TWI393193B - 晶片封裝結構的製程 - Google Patents

晶片封裝結構的製程 Download PDF

Info

Publication number
TWI393193B
TWI393193B TW098101390A TW98101390A TWI393193B TW I393193 B TWI393193 B TW I393193B TW 098101390 A TW098101390 A TW 098101390A TW 98101390 A TW98101390 A TW 98101390A TW I393193 B TWI393193 B TW I393193B
Authority
TW
Taiwan
Prior art keywords
patterned
conductive layer
layer
solder resist
package structure
Prior art date
Application number
TW098101390A
Other languages
English (en)
Other versions
TW201027638A (en
Inventor
Geng Shin Shen
Chun Ying Lin
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW098101390A priority Critical patent/TWI393193B/zh
Publication of TW201027638A publication Critical patent/TW201027638A/zh
Application granted granted Critical
Publication of TWI393193B publication Critical patent/TWI393193B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

晶片封裝結構的製程
本發明是有關於一種晶片封裝結構的製程，且特別是有關於一種較薄的晶片封裝結構的製程。
在半導體產業中，積體電路(integrated circuits，IC)的製程主要分為三個階段：積體電路設計、積體電路的製作及積體電路的封裝。
在積體電路的製程中，晶片係經由晶圓(wafer)製作、電路設計以及切割晶圓等步驟而完成。晶圓具有一主動面，其為有多個主動元件形成於其上的表面。於形成晶圓內的積體電路之後，在晶圓的主動面上形成多個接墊，以使由切割晶圓所形成的晶片可透過接墊電性連接至承載器。承載器可為一導線架或一線路板。晶片經由打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式電性連接至承載器(carrier)，其中晶片的接墊電性連接至承載器的接墊，以形成一晶片封裝結構。
一般而言，習知的線路板製程都必需用到核心介電層，而圖案化線路層與圖案化介電層以全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或是其他適合的方法交替地堆疊於核心介電層上。由前述可知，核心介電層的厚度為線路板的總厚度的主要部分。因此，若無法有效地降低核心介電層的厚度，勢必不利於降低晶片封裝結構的總厚度。
本發明提供一種晶片封裝結構的製程，其可製得厚度較薄的晶片封裝結構。
本發明提出一種晶片封裝結構的製程如下所述。首先，提供一圖案化導電層與一圖案化防焊層圖案化防焊層，其中圖案化導電層具有多個第一開口，圖案化防焊層配置於圖案化導電層上。接著，接合多個晶片至圖案化導電層上，以使晶片與圖案化防焊層分別配置於圖案化導電層的相對二表面上。然後，藉由多條導線電性連接晶片至圖案化導電層，其中導線貫穿圖案化導電層的第一開口。之後，形成至少一封裝膠體，以包覆圖案化導電層、圖案化防焊層、晶片以及導線。然後，分割封裝膠體、圖案化導電層與圖案化防焊層。
在本發明之一實施例中，提供圖案化導電層與圖案化防焊層的方法如下所述。首先，提供一導電層。接著，形成一防焊層於導電層上。然後，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分導電層。之後，圖案化導電層以形成圖案化導電層。
在本發明之一實施例中，提供圖案化導電層與圖案化防焊層的方法如下所述。首先，提供一防焊層。接著，形成一導電層於防焊層上。然後，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分導電層。之後，圖案化導電層以形成圖案化導電層。
在本發明之一實施例中，提供圖案化導電層與圖案化防焊層的方法如下所述。首先，提供一導電層。然後，形成一防焊層於導電層上。之後，圖案化導電層以形成圖案化導電層。然後，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分圖案化導電層。
在本發明之一實施例中，提供圖案化導電層與圖案化防焊層的方法如下所述。首先，提供一防焊層。接著，形成一導電層於防焊層上。然後，圖案化導電層以形成圖案化導電層。之後，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分圖案化導電層。
在本發明之一實施例中，多個引腳形成於圖案化導電層上。
在本發明之一實施例中，多個第二開口形成於圖案化防焊層上，其中第二開口暴露出各晶片的局部區域以及部分圖案化導電層。
在本發明之一實施例中，多個第三開口形成於圖案化防焊層上。
在本發明之一實施例中，晶片封裝結構的製程更包括於各第三開口中形成一外部電極，且外部電極透過第三開口電性連接至圖案化導電層。
在本發明之一實施例中，晶片封裝結構的製程更包括形成一黏著層於晶片與圖案化導電層之間。
在本發明之一實施例中，黏著層為一B階黏著層。在本發明之一實施例中，B階黏著層預先形成於晶片的一主動面上。
在本發明之一實施例中，在晶片黏著至圖案化導電層之前，B階黏著層形成於圖案化導電層上。
在本發明之一實施例中，封裝膠體包覆部分晶片。
在本發明之一實施例中，封裝膠體全面包覆晶片。
基於上述，本發明之晶片封裝結構的製程可在不需用到核心介電層的情況下，製作出晶片封裝結構，故本發明之晶片封裝結構的製程所製得的晶片封裝結構的厚度小於習知之晶片封裝結構的厚度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明的實施例可參照對應的圖示，且於圖示或描述中標號相同之處為彼此相同或相似。
圖1A至圖1H為本發明一實施例之晶片封裝結構的製程剖面圖。請參照圖1A，提供一導電層110與一圖案化防焊層120，其中導電層110具有相對的一第一表面112與一第二表面114，圖案化防焊層120具有多個第二開口122與多個第三開口124。此外，圖案化防焊層120配置於導電層110的第一表面112上，且圖案化防焊層120暴露出部分第一表面112。在一較佳的實施例中，可對導電層110施加一棕化(brown oxidation)製程或一黑化(black oxidation)製程，以增加導電層110的表面粗糙度。如此，可提升導電層110與圖案化防焊層120的接合度。
在本實施例中，形成圖案化防焊層120的方法為貼附一B階膠膜(B staged film)於導電層110的第一表面112上，其中B階膠膜亦為一防焊層，且此固態狀的防焊層於貼附至導電層110之前或之後可被圖案化而形成圖案化防焊層120。在一實施例中，圖案化防焊層120的形成方式包括先於導電層110的第一表面112上塗佈一液態防焊材料(例如B階液態防焊材料)，然後，固化與圖案化此液態防焊材料，以形成圖案化防焊層120，固化方式可藉由加熱或是照射紫外光。在本實施例中，圖案化防焊層120可為一B階膠膜。再者，圖案化防焊層120可為一感光性的B階膠膜。
接著，請參照圖1B，以曝光顯影以及蝕刻的方式圖案化導電層110，以形成一具有多個第一開口110a的圖案化導電層110’，其中圖案化導電層110’具有多個引腳118，且圖案化防焊層120暴露出圖案化導電層110’的部分第一表面112。換言之，形成於部分第一表面112上的圖案化防焊層120定義出多個第一接墊116。值得注意的是，前述形成圖案化導電層110’與圖案化防焊層120的圖案化製程的順序並非用以限定本發明。在一較佳實施例中，可進行一電鍍製程(plating process)，以於第一接墊116上形成一電鍍導電層(未繪示)。前述電鍍導電層可為一鎳/金疊層或是其他適合的金屬層。然後，請參照圖1C，多個晶片130黏著至圖案化導電層110’，然後，形成多條貫穿第一開口110a的導線150，以連接第一接墊116與晶片130，其中各晶片130具有一主動面132、一相對於主動面132的背面134以及多個配置於主動面132上的第二接墊136，且一第二開口122暴露出這些第二接墊136。各晶片130藉由一配置於晶片130與圖案化導電層110’之間的黏著層140黏著至圖案化導電層110’。
在本實施例中，導線150是以打線接合的方式形成，且各導線150電性連接一第一接墊116與一第二接墊136。導線150例如為金導線。
在本實施例中，黏著層140例如為一B階黏著層。B階黏著層可為ABLESTIK的8008或8008TH。此外，B階黏著層亦可為ABLESTIK的6200、6201或6202或HITACHI Chemical CO., Ltd.提供的SA-200-6、SA-200-10。在本發明之一實施例中，B階黏著層140形成在晶圓的主動面。當晶圓被切割時，可形成多個晶片130，且晶片130具有位於其主動面132上的黏著層140。因此，B階黏著層140有利於量產。此外，B階黏著層140的形成方式包括旋轉塗佈、印刷或是其他適合的製程。更明確而言，黏著層140是形成在晶片130的主動面132上。具體而言，可先提供一晶圓，其具有多個成陣列排列的晶片130。然後，於晶片130的主動面132上形成一二階黏著層，並藉由加熱或是照射紫外光的方式使此二階黏著層部分固化，以形成B階黏著層140。另外，在晶片130黏著至圖案化導電層110’之前，B階黏著層140可預先形成在圖案化導電層110’上。
在本實施例中，在晶片130黏著至圖案化導電層110’之後，或者是當一封裝膠體包覆晶片130之後，B階黏著層140才完全固化。在其他實施例中，更可對B階黏著層140進行一後續的固化製程，使其完全固化。
接著，請參照圖1D，一封裝膠體160包覆圖案化導電層110’、圖案化防焊層120、晶片130與導線150。封裝膠體160的材質例如為環氧樹脂(epoxy resin)。然後，分別於第三開口124中形成多個外部電極170，以電性連接圖案化導電層110’。外部電極170例如為銲球。
請參照圖1E，相較於圖1D是形成封裝膠體160來包覆圖案化導電層110’、圖案化防焊層120、晶片130與導線150，圖1E是形成多個封裝膠體160’來包覆圖案化導電層110’、圖案化防焊層120、晶片130與導線150。
請參照圖1F與圖1G，圖1D或圖1E中的結構經單顆化(singularize)之後可分別形成多個晶片封裝結構100(如圖1F所示)或多個晶片封裝結構100’(如圖1G所示)，其中單顆化的製程包括一衝壓製程(punch process)或一切割製程(sawing process)。
在本實施例中，封裝膠體160是部分包覆晶片130且暴露出晶片130的背面134，在其他實施例中，封裝膠體160亦可完全包覆晶片130(如圖1H所示)。
如圖1F所示，本實施例之晶片封裝結構100主要包括一圖案化導電層110’、一圖案化防焊層120、一晶片130、多條導線150與一封裝膠體160。圖案化導電層110’具有相對的一第一表面112與一第二表面114。圖案化防焊層120配置於第一表面112。圖案化防焊層120暴露出部分的第一表面112。晶片130配置於圖案化導電層110’上。導線150電性連接至晶片130以及由圖案化防焊層120所暴露出的圖案化導電層110’。封裝膠體160包覆圖案化導電層110’、圖案化防焊層120、晶片130以及導線150。
綜上所述，相較於習知之晶片封裝結構的製程，本發明的製程可製得無核心介電層且厚度較小的晶片封裝結構。因此，本發明可降低製作成本並提升產量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100’．．．晶片封裝結構
110．．．導電層
110’‧‧‧圖案化導電層
110a‧‧‧第一開口
112‧‧‧第一表面
114‧‧‧第二表面
116‧‧‧第一接墊
118‧‧‧引腳
120‧‧‧圖案化防焊層
122‧‧‧第二開口
124‧‧‧第三開口
130‧‧‧晶片
132‧‧‧主動面
134‧‧‧背面
136‧‧‧第二接墊
140‧‧‧黏著層、B階黏著層
150‧‧‧導線
160、160’‧‧‧封裝膠體
170‧‧‧外部電極
圖1A至圖1H為本發明一實施例之晶片封裝結構的製程剖面圖。
100．．．晶片封裝結構
110’．．．圖案化導電層
110a．．．第一開口
112．．．第一表面
114．．．第二表面
116．．．第一接墊
118．．．引腳
120．．．圖案化防焊層
122．．．第二開口
124．．．第三開口
130．．．晶片
132．．．主動面
134．．．背面
136．．．第二接墊
140．．．黏著層
150．．．導線
160．．．封裝膠體
170．．．外部電極

Claims (15)

  1. 一種晶片封裝結構的製程，包括：提供一圖案化導電層與一圖案化防焊層，其中該圖案化導電層具有多個第一開口，該圖案化防焊層配置於該圖案化導電層上；接合多個晶片至該圖案化導電層上，以使該些晶片與該圖案化防焊層分別配置於該圖案化導電層的相對二表面上；藉由多條導線電性連接該些晶片至該圖案化導電層，其中該些導線貫穿該圖案化導電層的該些第一開口；形成至少一封裝膠體，以包覆該圖案化導電層、該圖案化防焊層、該些晶片以及該些導線；以及分割該封裝膠體、該圖案化導電層與該圖案化防焊層。
  2. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該圖案化防焊層的方法包括：提供一導電層；形成一防焊層於該導電層上；圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導電層；以及圖案化該導電層以形成該圖案化導電層。
  3. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該圖案化防焊層的方法包括：提供一防焊層；形成一導電層於該防焊層上；圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導電層；以及圖案化該導電層以形成該圖案化導電層。
  4. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該圖案化防焊層的方法包括：提供一導電層；形成一防焊層於該導電層上；圖案化該導電層以形成該圖案化導電層；以及圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導電層。
  5. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該圖案化防焊層的方法包括：提供一防焊層；形成一導電層於該防焊層上；圖案化該導電層以形成該圖案化導電層；以及圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導電層。
  6. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個引腳形成於該圖案化導電層上。
  7. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個第二開口形成於該圖案化防焊層上，其中該些第二開口暴露出部分該圖案化導電層以及各該晶片的局部區域。
  8. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個第三開口形成於該圖案化防焊層上。
  9. 如申請專利範圍第8項所述之晶片封裝結構的製程，更包括：於各該第三開口中形成一外部電極，且該些外部電極透過該些第三開口電性連接至該圖案化導電層。
  10. 如申請專利範圍第1項所述之晶片封裝結構的製程，更包括：形成一黏著層於該些晶片與該圖案化導電層之間。
  11. 如申請專利範圍第10項所述之晶片封裝結構的製程，其中該黏著層為一B階黏著層。
  12. 如申請專利範圍第11項所述之晶片封裝結構的製程，其中該B階黏著層預先形成於該晶片的一主動面上。
  13. 如申請專利範圍第11項所述之晶片封裝結構的製程，其中在該晶片黏著至該圖案化導電層之前，該B階黏著層形成於該圖案化導電層上。
  14. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中該封裝膠體包覆部分該晶片。
  15. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中該封裝膠體全面包覆該晶片。
TW098101390A 2009-01-15 2009-01-15 晶片封裝結構的製程 TWI393193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098101390A TWI393193B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098101390A TWI393193B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Publications (2)

Publication Number Publication Date
TW201027638A TW201027638A (en) 2010-07-16
TWI393193B true TWI393193B (zh) 2013-04-11

Family

ID=44853274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101390A TWI393193B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Country Status (1)

Country Link
TW (1) TWI393193B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039808A1 (en) * 1994-03-18 2002-04-04 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039808A1 (en) * 1994-03-18 2002-04-04 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package

Also Published As

Publication number Publication date
TW201027638A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
JP3925809B2 (ja) 半導体装置およびその製造方法
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
US20190237374A1 (en) Electronic package and method for fabricating the same
US20080265395A1 (en) Semiconductor device and method of fabricating the semiconductor device
JP5207896B2 (ja) 半導体装置及びその製造方法
TW201826462A (zh) 半導體封裝結構及其製造方法
US7851896B2 (en) Quad flat non-leaded chip package
JP2003332508A (ja) 半導体装置及びその製造方法
US20140001621A1 (en) Semiconductor packages having increased input/output capacity and related methods
US10685943B2 (en) Semiconductor chip package with resilient conductive paste post and fabrication method thereof
TWI387089B (zh) 多晶片封裝結構及其製造方法
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
TW202023007A (zh) 半導體封裝結構及其製法
CN111199924B (zh) 半导体封装结构及其制作方法
TWI630665B (zh) 製作晶片封裝結構之方法
TWI720687B (zh) 晶片封裝結構及其製作方法
TWI771712B (zh) 封裝基板及其製造方法
TWI393193B (zh) 晶片封裝結構的製程
TWI550732B (zh) 晶片封裝結構的製作方法
TWI474413B (zh) 晶片封裝結構的製程
TWI387015B (zh) 晶片封裝結構的製程
TW201330224A (zh) 內嵌封裝體之封裝模組及其製造方法
US7851270B2 (en) Manufacturing process for a chip package structure
US9564391B2 (en) Thermal enhanced package using embedded substrate
TWI590407B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees