TWI387015B - 晶片封裝結構的製程 - Google Patents

晶片封裝結構的製程 Download PDF

Info

Publication number
TWI387015B
TWI387015B TW098101383A TW98101383A TWI387015B TW I387015 B TWI387015 B TW I387015B TW 098101383 A TW098101383 A TW 098101383A TW 98101383 A TW98101383 A TW 98101383A TW I387015 B TWI387015 B TW I387015B
Authority
TW
Taiwan
Prior art keywords
patterned
solder resist
conductive layer
layer
resist layer
Prior art date
Application number
TW098101383A
Other languages
English (en)
Other versions
TW201027636A (en
Inventor
Geng Shin Shen
Chun Ying Lin
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW098101383A priority Critical patent/TWI387015B/zh
Publication of TW201027636A publication Critical patent/TW201027636A/zh
Application granted granted Critical
Publication of TWI387015B publication Critical patent/TWI387015B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

晶片封裝結構的製程
本發明是有關於一種晶片封裝結構的製程，且特別是有關於一種較薄的晶片封裝結構的製程。
在半導體產業中，積體電路(integrated circuits，IC)的製程主要分為三個階段：積體電路設計、積體電路的製作及積體電路的封裝。
在積體電路的製程中，晶片係經由晶圓(wafer)製作、電路設計以及切割晶圓等步驟而完成。晶圓具有一主動面，其為有多個主動元件形成於其上的表面。於形成晶圓內的積體電路之後，在晶圓的主動面上形成多個接墊，以使由切割晶圓所形成的晶片可透過接墊電性連接至承載器。承載器可為一導線架或一線路板。晶片經由打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式電性連接至承載器(carrier)，其中晶片的接墊電性連接至承載器的接墊，以形成一晶片封裝結構。
一般而言，習知的線路板製程都必需用到核心介電層，而圖案化線路層與圖案化介電層以全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或是其他適合的方法交替地堆疊於核心介電層上。由前述可知，核心介電層的厚度為線路板的總厚度的主要部分。因此，若無法有效地降低核心介電層的厚度，勢必不利於降低晶片封裝結構的總厚度。
本發明提供一種晶片封裝結構的製程，其可製得厚度較薄的晶片封裝結構。
本發明提出一種晶片封裝結構的製程如下所述。首先，提供一圖案化導電層與一第一圖案化防焊層，其中圖案化導電層具有多個第一開口，第一圖案化防焊層配置於圖案化導電層上。接著，形成一第二圖案化防焊層於圖案化導電層上，以使第一圖案化防焊層與第二圖案化防焊層分別配置於圖案化導電層的相對二表面上。然後，接合多個晶片至第一圖案化防焊層上，以使第一圖案化防焊層位於晶片與圖案化導電層之間。之後，藉由多條導線電性連接晶片至圖案化導電層，其中導線貫穿圖案化導電層的第一開口。接著，形成至少一封裝膠體，以包覆圖案化導電層、第一圖案化防焊層、第二圖案化防焊層、晶片以及導線。然後，分離封裝膠體、第一圖案化防焊層與第二圖案化防焊層。
在本發明之一實施例中，提供圖案化導電層與第一圖案化防焊層的方法如下所述。首先，提供一導電層。接著，形成一防焊層於導電層上。然後，圖案化防焊層以形成第一圖案化防焊層，其中第一圖案化防焊層暴露出部分導電層。之後，圖案化導電層以形成圖案化導電層。
在本發明之一實施例中，提供圖案化導電層與第一圖案化防焊層的方法方法如下所述。首先，提供一防焊層。接著，形成一導電層於防焊層上。然後，圖案化防焊層以形成第一圖案化防焊層，其中第一圖案化防焊層暴露出部分導電層。之後，圖案化導電層以形成圖案化導電層。
在本發明之一實施例中，提供圖案化導電層與第一圖案化防焊層的方法如下所述。首先，提供一導電層。接著，形成一防焊層於導電層上。
圖案化導電層以形成圖案化導電層。然後，圖案化防焊層以形成第一圖案化防焊層。
在本發明之一實施例中，提供圖案化導電層與第一圖案化防焊層的方法如下所述。首先，提供一防焊層。接著，形成一導電層於防焊層上。然後，圖案化導電層以形成圖案化導電層。之後，圖案化防焊層以形成第一圖案化防焊層。
在本發明之一實施例中，多個引腳形成於圖案化導電層上。
在本發明之一實施例中，多個第二開口形成於第一圖案化防焊層上，其中第二開口暴露出各晶片的局部區域。
在本發明之一實施例中，多個第三開口形成於第二圖案化防焊層上，且第三開口暴露出部分圖案化導電層以及各晶片的局部區域。
在本發明之一實施例中，多個第四開口形成於第二圖案化防焊層上。
在本發明之一實施例中，晶片封裝結構的製程更包括於各第四開口中形成一外部電極，並經由第四開口使外部電極電性連接至圖案化導電層。
在本發明之一實施例中，晶片封裝結構的製程更包括形成一黏著層於晶片與第一圖案化防焊層之間。
在本發明之一實施例中，黏著層為一B階黏著層。
在本發明之一實施例中，B階黏著層預先形成於晶片的一主動面上。
在本發明之一實施例中，在晶片黏著至圖案化導電層之前，B階黏著層形成於圖案化導電層上。
在本發明之一實施例中，封裝膠體包覆部分晶片。
在本發明之一實施例中，封裝膠體全面包覆晶片。
在本發明之一實施例中，第一圖案化防焊層為一B階膠層。
在本發明之一實施例中，B階膠層為一感光性的B階膠。
基於上述，本發明之晶片封裝結構的製程可在不需用到核心介電層的情況下，製作晶片封裝結構，故本發明之晶片封裝結構的製程所製得的晶片封裝結構的厚度小於習知之晶片封裝結構的厚度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明的實施例可參照對應的圖示，且於圖示或描述中標號相同之處為彼此相同或相似。
圖1A至圖1J為本發明一實施例之晶片封裝結構的製程剖面圖。請參照圖1A，提供一導電層110與一第一圖案化防焊層120，其中導電層110具有相對的一第一表面112與一第二表面114，第一圖案化防焊層120具有多個第二開口122。此外，第一圖案化防焊層120配置於導電層110的第一表面112上。在一較佳的實施例中，可對導電層110施加一棕化(brown oxidation)製程或一黑化(black oxidation)製程，以增加導電層110的表面粗糙度。如此，可提升導電層110與第一圖案化防焊層120的接合度。
在本實施例中，形成第一圖案化防焊層120的方法為貼附一B階膠膜(B staged film)於導電層110的第一表面112上，其中B階膠膜亦為一防焊層，且此固態狀的防焊層於貼附至導電層110之前或之後可被圖案化而形成第一圖案化防焊層120。在一實施例中，第一圖案化防焊層120的形成方式包括先於導電層110的第一表面112上塗佈一液態防焊材料(例如B階液態防焊材料)，然後，固化與圖案化此液態防焊材料，以形成第一圖案化防焊層120，固化方式可藉由加熱或是照射紫外光。在本實施例中，第一圖案化防焊層120可為一B階膠膜。再者，第一圖案化防焊層120可為一感光性的B階膠膜。
接著，請參照圖1B，以曝光顯影以及蝕刻的方式圖案化導電層110，以形成一圖案化導電層130，其中圖案化導電層130具有多個引腳132與多個第一開口136。值得注意的是，前述形成圖案化導電層130與第一圖案化防焊層120的圖案化製程的順序並非用以限定本發明。
然後，請參照圖1C，於圖案化導電層130的第二表面114上形成一第二圖案化防焊層140，第二圖案化防焊層140具有多個第三開口144，其中部分第二表面114暴露於第二圖案化防焊層140之外。換言之，形成於部分第二表面114上的第二圖案化防焊層140定義出多個第一接墊134。第二圖案化防焊層140的形成方法包括封膠、印刷或薄膜貼附。在一較佳的實施例中，可進行一電鍍製程(plating process)，以於第一接墊134上形成一電鍍導電層(未繪示)。前述電鍍導電層可為一鎳/金疊層或是其他適合的金屬層。
之後，請參照圖1D，將多個晶片150黏著至第一圖案化防焊層120，並形成多條導線160，以連接第一接墊134與晶片150。各晶片150具有一主動面152、一相對於主動面152的背面154、多個配置於主動面152上的第二接墊156，且一第一開口136暴露出這些第二接墊156。各晶片150藉由一配置於晶片150與第一圖案化防焊層120之間的黏著層170黏著至第一圖案化防焊層120，其中第一圖案化防焊層120位於圖案化導電層130與各晶片150之間。在一實施例中，晶片150可不需經由黏著層170而直接黏著至第一圖案化防焊層120上，其中第一圖案化防焊層120為一形成於導電層130上的B階膠膜，而且，在晶片150黏著之前，此B階膠膜未被完全固化。
在本實施例中，導線160是以打線接合的方式形成，且各導線160電性連接一第一接墊134與一第二接墊156。導線160例如為金導線。
在本實施例中，黏著層170例如為一B階黏著層。B階黏著層可為ABLESTIK的8008或8008TH。此外，B階黏著層亦可為ABLESTIK的6200、6201或6202或HITACHI Chemical CO., Ltd.提供的SA-200-6、SA-200-10。在本發明之一實施例中，B階黏著層170形成在晶圓的主動面。當晶圓被切割時，可形成多個晶片150，且晶片150具有位於其主動面152上的黏著層170。因此，B階黏著層170有利於量產。此外，B階黏著層170的形成方式包括旋轉塗佈、印刷或是其他適合的製程。更明確而言，黏著層170是形成在晶片150的主動面152上。具體而言，可先提供一晶圓，其具有多個成陣列排列的晶片150。然後，於晶片150的主動面152上形成一二階黏著層，並藉由加熱或是照射紫外光的方式使此二階黏著層部分固化，以形成B階黏著層170。另外，在晶片150黏著至第一防焊層120之前，B階黏著層170可預先形成在第一防焊層120上。
在本實施例中，當晶片150黏著至第一防焊層120之後或在之後的後固化製程中，或者是當一封裝膠體包覆晶片150之後，B階黏著層170才完全固化。
接著，請參照圖1E，至少一封裝膠體180包覆圖案化導電層130、第一圖案化防焊層120、第二圖案化防焊層140、晶片150與導線160。封裝膠體180的材質例如為環氧樹脂(epoxy resin)。
然後，請參照圖1F，形成多個第四開口142於第二圖案化防焊層140中，以暴露出圖案化導電層130的部分第二表面114，之後，分別於這些第四開口142中形成多個外部電極190，以電性連接圖案化導電層130。外部電極190例如為銲球。值得注意的是，在第二圖案化防焊層140形成於圖案化導電層130的第二表面114上的同時，可形成第二圖案化防焊層140的第四開口142。
請參照圖1G，相較於前述實施例是形成封裝膠體180來包覆圖案化導電層130、第一圖案化防焊層120、晶片150與導線160，本實施例是形成多個封裝膠體180’來包覆圖案化導電層130、第一圖案化防焊層120、晶片150與導線160。
請參照圖1H與圖1I，圖1F或圖1G中的結構經單顆化(singularize)之後可分別形成多個晶片封裝結構100(如圖1H所示)或多個晶片封裝結構100’(如圖1I所示)，其中單顆化的製程包括一衝壓製程(punch process)或一切割製程(sawing process)。
請參照圖1H，值得注意的是，圖案化導電層130未延伸至晶片封裝結構100的側壁W，故圖案化導電層130未暴露於晶片封裝結構100的側壁W之外。在本實施例中，封裝膠體180是部分包覆晶片150且暴露出晶片150的背面154，在其他實施例中，封裝膠體180亦可完全包覆晶片150(如圖1J所示)。
如圖1H所示，本實施例之晶片封裝結構100主要包括一圖案化導電層130、一第一圖案化防焊層120、一第二圖案化防焊層140、一晶片150、多條導線160與一封裝膠體180。圖案化導電層130具有相對的一第一表面112與一第二表面114。第一圖案化防焊層120配置於第一表面112。第二圖案化防焊層140配置於第二表面114，其中第二圖案化防焊層140暴露出部分的第二表面114。晶片150藉由黏著層170配置於第一圖案化防焊層120上，其中黏著層170例如為一B階黏著層，第一圖案化防焊層120配置於圖案化導電層130與晶片150之間。導線160電性連接至晶片150以及由第二圖案化防焊層140所暴露出的圖案化導電層130。封裝膠體180包覆圖案化導電層130、第一圖案化防焊層120、第二圖案化防焊層140、晶片150以及導線160。
綜上所述，相較於習知之晶片封裝結構的製程，本發明的製程可製得無核心介電層且厚度較小的晶片封裝結構。因此，本發明可降低製作成本並提升產量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100’．．．晶片封裝結構
110．．．導電層
112．．．第一表面
114．．．第二表面
120．．．第一圖案化防焊層
122．．．第二開口
130．．．圖案化導電層
132．．．引腳
134．．．第一接墊
136．．．第一開口
140．．．第二圖案化防焊層
142．．．第四開口
144．．．第三開口
150．．．晶片
152．．．主動面
154．．．背面
156．．．第二接墊
160．．．導線
170．．．黏著層
180、180’．．．封裝膠體
190．．．外部電極
W．．．側壁
圖1A至圖1J為本發明一實施例之晶片封裝結構的製程剖面圖。
100．．．晶片封裝結構
112．．．第一表面
114．．．第二表面
120．．．第一圖案化防焊層
122．．．第二開口
130．．．圖案化導電層
132．．．引腳
134．．．第一接墊
136．．．第一開口
140．．．第二圖案化防焊層
142．．．第四開口
144．．．第三開口
150．．．晶片
152．．．主動面
154．．．背面
156．．．第二接墊
160．．．導線
170．．．黏著層
180．．．封裝膠體
190．．．外部電極
W．．．側壁

Claims (18)

  1. 一種晶片封裝結構的製程，包括：提供一圖案化導電層與一第一圖案化防焊層，其中該圖案化導電層具有多個第一開口，該第一圖案化防焊層配置於該圖案化導電層上；形成一第二圖案化防焊層於該圖案化導電層上，以使該第一圖案化防焊層與該第二圖案化防焊層分別配置於該圖案化導電層的相對二表面上；接合多個晶片至該第一圖案化防焊層上，以使該第一圖案化防焊層位於該多個晶片與該圖案化導電層之間；藉由多條導線電性連接該多個晶片至該圖案化導電層，其中該多條導線貫穿該圖案化導電層的該多個第一開口；形成至少一封裝膠體，以包覆該圖案化導電層、該第一圖案化防焊層、該第二圖案化防焊層、該多個晶片以及該多條導線；以及分割該封裝膠體、該第一圖案化防焊層與該第二圖案化防焊層。
  2. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該第一圖案化防焊層的方法包括：提供一導電層；形成一防焊層於該導電層上；圖案化該防焊層以形成該第一圖案化防焊層，其中該 第一圖案化防焊層暴露出部分該導電層；以及圖案化該導電層以形成該圖案化導電層。
  3. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該第一圖案化防焊層的方法包括：提供一防焊層；形成一導電層於該防焊層上；圖案化該防焊層以形成該第一圖案化防焊層，其中該第一圖案化防焊層暴露出部分該導電層；以及圖案化該導電層以形成該圖案化導電層。
  4. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該第一圖案化防焊層的方法包括：提供一導電層；形成一防焊層於該導電層上；圖案化該導電層以形成該圖案化導電層；以及圖案化該防焊層以形成該第一圖案化防焊層。
  5. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中提供該圖案化導電層與該第一圖案化防焊層的方法包括：提供一防焊層；形成一導電層於該防焊層上；圖案化該導電層以形成該圖案化導電層；以及圖案化該防焊層以形成該第一圖案化防焊層。
  6. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個引腳形成於該圖案化導電層上。
  7. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個第二開口形成於該第一圖案化防焊層上，其中該多個第二開口暴露出各該晶片的局部區域。
  8. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個第三開口形成於該第二圖案化防焊層上，且該多個第三開口暴露出部分該圖案化導電層以及各該晶片的局部區域。
  9. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中多個第四開口形成於該第二圖案化防焊層上。
  10. 如申請專利範圍第9項所述之晶片封裝結構的製程，更包括：於各該第四開口中形成一外部電極，並經由該多個第四開口使該多個外部電極電性連接至該圖案化導電層。
  11. 如申請專利範圍第1項所述之晶片封裝結構的製程，更包括：形成一黏著層於該多個晶片與該第一圖案化防焊層之間。
  12. 如申請專利範圍第11項所述之晶片封裝結構的製程，其中該黏著層為一B階黏著層。
  13. 如申請專利範圍第12項所述之晶片封裝結構的製程，其中該B階黏著層預先形成於該晶片的一主動面上。
  14. 如申請專利範圍第12項所述之晶片封裝結構的 製程，其中在該晶片黏著至該圖案化導電層之前，該B階黏著層形成於該圖案化導電層上。
  15. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中該封裝膠體包覆部分該晶片。
  16. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中該封裝膠體全面包覆該晶片。
  17. 如申請專利範圍第1項所述之晶片封裝結構的製程，其中該第一圖案化防焊層為一B階膠層。
  18. 如申請專利範圍第17項所述之晶片封裝結構的製程，其中該B階膠層為一感光性的B階膠。
TW098101383A 2009-01-15 2009-01-15 晶片封裝結構的製程 TWI387015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098101383A TWI387015B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098101383A TWI387015B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Publications (2)

Publication Number Publication Date
TW201027636A TW201027636A (en) 2010-07-16
TWI387015B true TWI387015B (zh) 2013-02-21

Family

ID=44853272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101383A TWI387015B (zh) 2009-01-15 2009-01-15 晶片封裝結構的製程

Country Status (1)

Country Link
TW (1) TWI387015B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US20020039808A1 (en) * 1994-03-18 2002-04-04 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US20060223234A1 (en) * 2005-03-31 2006-10-05 Fujitsu Limited Semiconductor-device manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039808A1 (en) * 1994-03-18 2002-04-04 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US20060223234A1 (en) * 2005-03-31 2006-10-05 Fujitsu Limited Semiconductor-device manufacturing method

Also Published As

Publication number Publication date
TW201027636A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
US6294100B1 (en) Exposed die leadless plastic chip carrier
US7009286B1 (en) Thin leadless plastic chip carrier
US6635957B2 (en) Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7005327B2 (en) Process and structure for semiconductor package
US6989294B1 (en) Leadless plastic chip carrier with etch back pad singulation
US6872661B1 (en) Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US20090102063A1 (en) Semiconductor package and method for fabricating the same
US20020089053A1 (en) Package having array of metal pegs linked by printed circuit lines
US8531017B2 (en) Semiconductor packages having increased input/output capacity and related methods
JP2003332508A (ja) 半導体装置及びその製造方法
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
CN111199924B (zh) 半导体封装结构及其制作方法
TWI430418B (zh) 引線架及其製造方法
TWI771712B (zh) 封裝基板及其製造方法
TWI387015B (zh) 晶片封裝結構的製程
TWI720687B (zh) 晶片封裝結構及其製作方法
TWI393193B (zh) 晶片封裝結構的製程
TWI474413B (zh) 晶片封裝結構的製程
US7851270B2 (en) Manufacturing process for a chip package structure
TWI590407B (zh) 半導體封裝結構及其製作方法
US20080315417A1 (en) Chip package
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
TW201445649A (zh) 晶片封裝結構的製作方法