JP6029873B2 - 配線基板、配線基板の製造方法及び半導体装置の製造方法 - Google Patents

配線基板、配線基板の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6029873B2
JP6029873B2 JP2012147389A JP2012147389A JP6029873B2 JP 6029873 B2 JP6029873 B2 JP 6029873B2 JP 2012147389 A JP2012147389 A JP 2012147389A JP 2012147389 A JP2012147389 A JP 2012147389A JP 6029873 B2 JP6029873 B2 JP 6029873B2
Authority
JP
Japan
Prior art keywords
layer
adhesive layer
support substrate
pad
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012147389A
Other languages
English (en)
Other versions
JP2014011335A5 (ja
JP2014011335A (ja
Inventor
中村　敦
敦 中村
三喜 今井
三喜 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012147389A priority Critical patent/JP6029873B2/ja
Priority to US13/926,214 priority patent/US8945336B2/en
Publication of JP2014011335A publication Critical patent/JP2014011335A/ja
Publication of JP2014011335A5 publication Critical patent/JP2014011335A5/ja
Application granted granted Critical
Publication of JP6029873B2 publication Critical patent/JP6029873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、配線基板、配線基板の製造方法及び半導体装置の製造方法に関するものである。
近年、マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ転送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインタフェースとなる実装技術の高密度化が進められている。
高密度実装に対応するパッケージ（半導体装置）としては、様々な構造が提案されている。例えばリード端子の代わりにはんだボールの端子がパッケージの面上にグリッドアレイ（格子配列）に設けられたＢＧＡ（Ball Grid Array）タイプのパッケージがある。さらに、ＢＧＡタイプのパッケージとしては、パッケージ基材にポリイミドフィルム等のテープ状基板を使用することにより高性能多ピン化を図ったＴＢＧＡ（Tape Ball Grid Array）タイプのパッケージも知られている（例えば、特許文献１参照）。
図１３は、従来のＴＢＧＡタイプの半導体装置の一例を示している。図１３に示すように、半導体装置１００は、配線基板１１０と、その配線基板１１０に実装された半導体素子１２０と、その半導体素子１２０等を封止する封止樹脂１３０と、はんだボール１４０とを有している。
配線基板１１０では、テープ状基板１１１の片面上に接着剤層１１２が形成されている。その接着剤層１１２上に、配線パターン１１３及びボンディングパッド１１４が形成されるとともに、配線パターン１１３を被覆するソルダレジスト層１１５が形成されている。このソルダレジスト層１１５上には、図示しない接着剤により半導体素子１２０が接着されている。半導体素子１２０の電極パッド１２０Ｐは、ボンディングワイヤ１２２を介して、ボンディングパッド１１４と電気的に接続されている。そして、これら半導体素子１２０、ボンディングワイヤ１２２及びボンディングパッド１１４を封止するように、接着剤層１１２上に封止樹脂１３０が形成されている。
また、テープ状基板１１１及び接着剤層１１２には、所要の箇所に複数の貫通孔１１２Ｘが形成されている。各貫通孔１１２Ｘには、はんだボール１４０が搭載されている。そして、そのはんだボール１４０と上記配線パターン１１３とが電気的に接続されている。
特開２００７−１４９９２０号公報
ところが、電子機器における小型化・薄型化が一層進み、半導体装置に対する小型化及び薄型化の要請はさらに高まっている。しかしながら、このような要請に応えるために、テープ状基板１１１を薄くすると、テープ状基板１１１の機械的強度が弱くなるため、製造途中の半導体装置１００の取り扱いが困難になるという問題が生じる。すなわち、テープ状基板１１１を薄くすると、製造途中の半導体装置１００をハンドリングすることが困難になる。このため、テープ状基板１１１の薄型化は難しく、半導体装置１００の薄型化も難しい。
本発明の一観点によれば、接着剤層と、半導体素子が搭載されるダイパッドと、前記ダイパッドよりも外側に形成されたボンディングパッドと、前記ボンディングパッドよりも外側に形成されたパッドとを含み、前記接着剤層の上面に形成された配線層と、前記接着剤層の下面に形成された支持基板と、前記接着剤層及び前記支持基板の厚さ方向を貫通し、前記パッドの下面の一部を露出する貫通孔と、前記接着剤層及び前記支持基板の厚さ方向を貫通し、前記ダイパッドの下面の一部を露出する貫通部と、前記貫通孔から露出された前記パッドの下面を被覆するとともに、前記貫通孔内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成された第１金属層と、前記貫通部から露出された前記ダイパッドの下面を被覆するとともに、前記貫通部内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成された第２金属層と、を有し、前記支持基板は、前記接着剤層に剥離可能に接着されている。
本発明の一観点によれば、製造工程におけるハンドリング性の低下を抑制しつつも、半導体装置の薄型化を図ることができるという効果を奏する。
（ａ）は、第１実施形態の配線基板を示す概略平面図、（ｂ）は、（ａ）に示す配線基板のＡ−Ａ概略断面図。なお、（ａ）は、（ｂ）に示した配線基板を上方から見た平面図であり、パッドの数を減らして簡略化して図示している。また、（ａ）は、一部の部材（めっき層等）の図示を省略している。 第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｅ）は、第１実施形態の配線基板の製造方法を示す概略断面図。なお、（ａ）〜（ｅ）は、図１（ａ）のＡ−Ａ線位置における配線基板の製造過程の断面構造を示している。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。なお、（ａ）〜（ｄ）は、図１（ａ）のＡ−Ａ線位置における配線基板の製造過程の断面構造を示している。 （ａ）〜（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の配線基板を示す概略断面図。 第２実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｅ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の半導体装置の製造方法を示す概略断面図。 変形例の発光装置を示す概略断面図。 従来の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図５に従って説明する。
（第１実施形態に係る配線基板の構造）
図１（ｂ）に示すように、配線基板１は、シート状の支持基板１０と、接着剤層２０と、配線層３０と、めっき層４１，４２と、ソルダレジスト層５０とを有している。
支持基板１０としては、例えばテープ状基板を用いることができる。具体的には、支持基板１０としては、例えばＰＩ（ポリイミド）フィルム、ＰＰＳ（ポリフェニレンサルファド）フィルム等の樹脂フィルムやガラス板等を用いることができる。図１（ａ）に示すように、支持基板１０の平面形状は、例えば矩形状に形成されている。この支持基板１０の厚さは、例えば５０〜７５μｍ程度とすることができる。
図１（ｂ）に示すように、接着剤層２０は、支持基板１０の上面１０Ａに形成されている。換言すると、支持基板１０は、接着剤層２０の下面２０Ｂ（第２の面）に形成されている。接着剤層２０の上面２０Ａ（第１の面）には、配線層３０が形成されている。この接着剤層２０は、配線層３０と支持基板１０とを接着する機能を有する。但し、接着剤層２０は、支持基板１０に対して剥離可能な状態で接着されている。換言すると、上記支持基板１０は、接着剤層２０に剥離可能に接着されている。その一方で、接着剤層２０は、配線層３０に対して強固に接着されている。すなわち、接着剤層２０は、配線層３０に対する接着強度が、支持基板１０に対する接着強度よりも強いという関係を満たすような接着力を有する。したがって、接着剤層２０に対する配線層３０のピール強度が、接着剤層２０に対する支持基板１０のピール強度よりも高くなる。例えば接着剤層２０に対する配線層３０のピール強度が０．６ｋｇｆ／ｃｍ程度となるのに対し、接着剤層２０に対する支持基板１０のピール強度が０．１５ｋｇｆ／ｃｍ程度となる。ここで、ピール強度とは、対象物（ここでは、配線層３０又は支持基板１０）と絶縁層（ここでは、接着剤層２０）との接着力を示す値（引き剥がし強度）のことである。このピール強度は、絶縁層から対象物を引き剥がすように垂直に引っ張ったときに、幅１ｃｍの対象物を絶縁層から引き剥がすために必要な力（ｋｇｆ／ｃｍ）で表わされ、この値が大きいほど、対象物と絶縁層との接着力（密着強度）が高いことを示している。
上記接着剤層２０の材料としては、例えばエポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。また、例えば接着剤層２０の材料として、加熱処理によって樹脂材に対する接着力が低下する性質を有する接着剤を用いるようにしてもよい。この接着剤層２０の厚さは、例えば５〜２０μｍ程度（好適には、１０〜１２μｍ程度）とすることができる。
これら支持基板１０及び接着剤層２０には、所要の箇所（ここでは、９つ）に貫通孔２０Ｘが形成されている。貫通孔２０Ｘは、支持基板１０及び接着剤層２０の厚さ方向を貫通し、配線層３０のパッド３１の下面３１Ｂの一部を露出するように形成されている。図１（ａ）に示すように、貫通孔２０Ｘの平面形状は、例えば円形状に形成されている。貫通孔２０Ｘの直径は、例えば２００〜４００μｍ程度とすることができる。また、貫通孔２０Ｘは、例えば平面視でアレイ状やマトリクス状に配置されている。
配線層３０は、半導体素子６０（図２参照）が搭載される実装領域に形成された複数の外部接続用のパッド３１と、上記実装領域よりも外側の領域に形成された複数のボンディングパッド３２と、それらパッド３１とボンディングパッド３２とを電気的に接続する配線パターン３３とを有している。例えば、配線層３０では、配線パターン３３の一端にパッド３１が形成され、配線パターン３３の他端にボンディングパッド３２が形成されている。これらパッド３１、ボンディングパッド３２及び配線パターン３３の材料としては、例えば銅（Ｃｕ）又は銅合金を用いることができる。また、パッド３１、ボンディングパッド３２及び配線パターン３３の厚さは、例えば１５〜３０μｍ程度とすることができる。
各パッド３１は、貫通孔２０Ｘ上に形成されている、具体的には、各パッド３１は、平面視で上記貫通孔２０Ｘと重なるように形成されている。また、各パッド３１の平面形状は、例えば貫通孔２０Ｘと同様に円形状に形成されている。さらに、各パッド３１の平面形状は、貫通孔２０Ｘの平面形状よりも大きく形成されている。このため、パッド３１の下面３１Ｂの外周縁が接着剤層２０に接し、下面３１Ｂの残りの部分が貫通孔２０Ｘから露出している。なお、各パッド３１の直径は、例えば２５０〜４５０μｍ程度とすることができる。また、複数のパッド３１は、上記貫通孔２０Ｘと同様に、例えば平面視でアレイ状やマトリクス状に配置されている。
図１（ｂ）に示した各パッド３１の下面３１Ｂは粗面化されており、微細な凹凸形状が形成されている。そして、複数のパッド３１は、開口部３０Ｘによって互いに分離されている。
図１（ａ）に示すように、複数のボンディングパッド３２は、例えばソルダレジスト層５０の外周縁（外形）に沿ってペリフェラル状に形成されている。各ボンディングパッド３２の平面形状は、例えば長方形等の矩形状に形成されている。各ボンディングパッド３２のサイズは、例えば１５０μｍ×１００μｍ程度とすることができる。これら複数のボンディングパッド３２は、上記開口部３０Ｘによって互いに分離されている。なお、図１（ｂ）に示すように、各ボンディングパッド３２の下面３２Ｂは粗面化されており、微細な凹凸形状が形成されている。この下面３２Ｂ全面が接着剤層２０の上面２０Ａに接している。
めっき層４１は、貫通孔２０Ｘによって支持基板１０及び接着剤層２０から露出するパッド３１の下面３１Ｂを被覆するように形成されている。このめっき層４１の下面４１Ｂには、はんだボールやリードピン等の外部接続端子６５（図２参照）が接続される。このようなめっき層４１の例としては、パッド３１の下面３１Ｂからニッケル（Ｎｉ）層／金（Ａｕ）層を順に積層した金属層を挙げることができる。また、めっき層４１の例としては、パッド３１の下面３１Ｂから、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／銀（Ａｇ）層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。ここで、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。なお、めっき層４１の厚さは、接着剤層２０の厚さよりも薄く形成されている。例えばめっき層４１がＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜１μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。なお、パッド３１を被覆するめっき層４１が形成される場合には、そのめっき層４１が外部接続用パッドとして機能する。
めっき層４２は、ボンディングパッド３２の表面（上面及び側面）を被覆するように形成されている。このめっき層４２の例としては、例えばボンディングパッド３２の表面からＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４２の例としては、ボンディングパッド３２の表面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えばめっき層４２がＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜１μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。なお、ボンディングパッド３２を被覆するめっき層４２が形成される場合には、そのめっき層４２がボンディングパッドとして機能する。
ソルダレジスト層５０は、パッド３１を覆うように接着剤層２０の上面２０Ａ上に形成されている。パッド３１の上面からソルダレジスト層５０の上面までの厚さは、例えば５〜１５μｍ程度とすることができる。ソルダレジスト層５０の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。
（第１実施形態に係る半導体装置の構造）
図２に示すように、半導体装置２は、上記配線基板１と、半導体素子６０と、封止樹脂６３と、外部接続端子６５とを有している。但し、配線基板１の接着剤層２０からは図１（ｂ）に示した支持基板１０が剥離されている。半導体装置２における接着剤層２０は、完全に硬化しており、外部に露出する下面２０Ｂが接着性を有していない。また、接着剤層２０は、例えば隣り合うめっき層４１（外部接続端子６５）を絶縁する絶縁層として機能する。
半導体素子６０は、接着剤６１によりソルダレジスト層５０の上面に接着されている。半導体素子６０は、電極パッド６０Ｐを有している。この電極パッド６０Ｐは、ボンディングワイヤ６２を介して、配線基板１のボンディングパッド３２（具体的には、めっき層４２）と電気的に接続されている。換言すると、半導体素子６０は、配線基板１に対してワイヤボンディング実装されている。
半導体素子６０の平面形状は、例えば正方形状に形成されている。半導体素子６０の大きさは、例えば平面視で９ｍｍ×９ｍｍ程度とすることができる。半導体素子６０の厚さは、例えば５０〜２００μｍ程度とすることができる。なお、半導体素子６０としては、例えば発光ダイオード等の発光素子、ＩＣチップやＬＳＩチップなどを用いることができる。接着剤６１としては、例えばエポキシ系樹脂からなるダイアタッチフィルムやＡｇペーストを用いることができる。また、ボンディングワイヤ６２としては、例えば金、銅やアルミニウムなどの細線を用いることができる。
封止樹脂６３は、半導体素子６０、ボンディングワイヤ６２、ボンディングパッド３２及びめっき層４２等を被覆するように、接着剤層２０の上面２０Ａに形成されている。この封止樹脂６３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。例えば封止樹脂６３としては、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。なお、接着剤層２０上に形成された封止樹脂６３の厚さは、例えば３００〜４００μｍ程度とすることができる。
外部接続端子６５は、配線基板１のめっき層４１の下面４１Ｂに形成されている。この外部接続端子６５は、例えば図示しないマザーボード等の実装基板に設けられた外部接続用パッドと電気的に接続される接続端子である。外部接続端子６５としては、例えばはんだボールやリードピンを用いることができる。なお、本例では、外部接続端子６５としてはんだボールを用いている。
（第１実施形態に係る配線基板の製造方法）
次に、上記配線基板１の製造方法について説明する。
図３（ａ）に示すように、まず、上面１０Ａに接着剤層２０が形成された支持基板１０を準備する。このとき、支持基板１０としては、配線基板１及び半導体装置２が多数個取れる大判の基板が使用される。例えば、支持基板１０及び接着剤層２０は、帯状に連なるものでリール間に巻回されて搬送される。但し、図３〜図５においては、説明の便宜上、１つの配線基板１及び半導体装置２となる一部分のみを示している。なお、上記接着剤層２０は、例えば接着剤層２０となる樹脂フィルムの支持基板１０への積層や、接着剤層２０となる液状樹脂やペースト状樹脂の支持基板１０への塗布などによって形成することができる。このような接着剤層２０となる樹脂としては、例えば熱硬化性の樹脂を用いることができる。また、本工程における接着剤層２０は、Ｂ−ステージ（半硬化状態）のものが使用される。
次に、図３（ｂ）に示す工程では、接着剤層２０及び支持基板１０の所要の箇所に貫通孔２０Ｘを形成する。この貫通孔２０Ｘは、例えばプレス加工やエッチング加工により形成することができる。
続いて、図３（ｃ）に示す工程では、接着剤層２０の上面２０Ａに配線層３０（図１（ｂ）参照）となる金属箔７０を接着する。例えば接着剤層２０の上面２０Ａに金属箔７０を熱圧着によりラミネートする。このとき、金属箔７０の下面７０Ｂを粗化し、その粗化した下面７０Ｂを接着剤層２０の上面２０Ａに対向するように金属箔７０を接着剤層２０にラミネートすることにより、金属箔７０と接着剤層２０との密着力を向上させることができる。続いて、上記ラミネート後に、例えば１５０〜２００℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより接着剤層２０を硬化させる。この接着剤層２０の硬化により、金属箔７０が接着剤層２０に強固に接着される。このとき、接着剤層２０として、例えば上記加熱処理（熱硬化処理）によって支持基板１０に対する接着力が低下する性質を有する接着剤を用いるようにしてもよい。なお、金属箔７０としては、例えば銅箔を用いることができる。その後、必要に応じて、機械研磨、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）等により金属箔７０の上面７０Ａを研磨して平坦化するようにしてもよい。
次いで、図３（ｄ）に示す工程では、金属箔７０の上面７０Ａ全面を覆うようにレジスト層７１を形成する。その後、図３（ｅ）に示す工程では、レジスト層７１の所要の箇所に、図１（ｂ）に示した開口部３０Ｘの形状に対応した開口部７１Ｘを形成する。上記レジスト層７１の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層７１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属箔７０の上面７０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記開口部７１Ｘを有するレジスト層７１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、開口部７１Ｘを有するレジスト層７１を形成することができる。
次に、レジスト層７１をエッチングマスクとして、金属箔７０を上面７０Ａ側からエッチングして、図４（ａ）に示すように、パッド３１、ボンディングパッド３２及び配線パターン３３（図１（ａ）参照）、つまり配線層３０を形成する。具体的には、レジスト層７１の開口部７１Ｘから露出された金属箔７０の上面７０Ａ側からエッチングし、金属箔７０に開口部３０Ｘを形成する。この開口部３０Ｘの形成により、パッド３１、ボンディングパッド３２及び配線パターン３３（図１（ａ）参照）が画定される。このように、配線層３０はサブトラクティブ法によって形成される。なお、ウェットエッチング（等方性エッチング）により金属箔７０をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、金属箔７０の材質に応じて適宜選択することができる。例えば金属箔７０として銅箔を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、金属箔７０の上面７０Ａ側からスプレーエッチングにて上記パターニングを実施することができる。
その後、図４（ｂ）に示す工程では、図４（ａ）に示したレジスト層７１を例えばアルカリ性の剥離液により除去する。
次に、図４（ｃ）に示す工程では、全てのパッド３１の表面（上面及び側面）を覆うように接着剤層２０の上面２０Ａ上にソルダレジスト層５０を形成する。例えば印刷法によりペースト状の感光性樹脂を接着剤層２０の上面２０Ａに塗布することにより、接着剤層２０の上面２０Ａ全面を覆うソルダレジスト層５０を形成する。その後、フォトリソグラフィ法によりソルダレジスト層５０を露光・現像し、ボンディングパッド３２等を露出する開口部５０Ｘを形成する。
続いて、図４（ｄ）に示す工程では、ソルダレジスト層５０及び支持基板１０をめっきマスクとして、配線層３０（パッド３１及びボンディングパッド３２等）に、その配線層３０をめっき給電層に利用する電解めっき法を施す。具体的には、貫通孔２０Ｘによって支持基板１０及び接着剤層２０から露出されたパッド３１の下面３１Ｂに電解めっき法を施すことにより、その下面３１Ｂにめっき層４１を形成する。さらに、ソルダレジスト層５０の開口部５０Ｘから露出されたボンディングパッド３２の表面に電解めっき法を施すことにより、そのボンディングパッド３２の表面（上面及び側面）を覆うようにめっき層４２を形成する。なお、例えばめっき層４１，４２がＮｉ／Ａｕ層である場合には、電解めっき法により、貫通孔２０Ｘ及び開口部５０Ｘから露出された配線層３０にＮｉ層とＡｕ層を順に積層する。
以上の工程により、図１に示した配線基板１を製造することができる。
（第１実施形態に係る半導体装置の製造方法）
次に、図５（ａ）に示す工程では、接着剤６１により、配線基板１のソルダレジスト層５０の上面に半導体素子６０を接着する（ダイボンディング）。このとき、半導体素子６０は、電極パッド６０Ｐの形成された面を上側にしてソルダレジスト層５０上に実装される。続いて、図５（ｂ）に示す工程では、半導体素子６０の電極パッド６０Ｐとボンディングパッド３２（具体的には、めっき層４２）とをボンディングワイヤ６２によって電気的に接続する（ワイヤボンディング）。
次いで、図５（ｃ）に示す工程では、接着剤層２０の上面２０Ａに、半導体素子６０、ボンディングワイヤ６２、ボンディングパッド３２及びめっき層４２等を封止するように封止樹脂６３を形成する。封止樹脂６３の材料として熱硬化性を有したモールド樹脂を用いる場合には、図５（ｂ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることにより、封止樹脂６３を形成する。上記モールド樹脂を充填する方法としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法を用いることができる。なお、封止樹脂６３は、液状の樹脂のポッティングにより形成することもできる。
次に、図５（ｄ）に示す工程では、図５（ｃ）に示した支持基板１０を接着剤層２０から剥離する。例えば上記支持基板１０を接着剤層２０から機械的に剥離する。これにより、製造過程における構造体の機械的強度を確保するために比較的厚く形成された支持基板１０を配線基板１から除去することができるため、半導体装置２の薄型化を図ることができる。また、先の工程で封止樹脂６３が形成されており、その封止樹脂６３によって図５（ｄ）に示した構造体の機械的強度が十分に確保されているため、本工程において支持基板１０を配線基板１から除去しても搬送時等のハンドリング性が損なわれることはない。なお、支持基板１０が剥離された接着剤層２０は、完全に硬化しているため、接着性を有さない。
その後、めっき層４１の下面４１Ｂに外部接続端子６５（図２参照）を形成する。例えばめっき層４１の下面４１Ｂに、適宜フラックスを塗布した後、外部接続端子６５（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。そして、このように外部接続端子６５が形成された構造体の封止樹脂６３及び接着剤層２０を個々の半導体装置２に対応する領域で切断することにより、図２に示した半導体装置２を得ることができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）支持基板１０を接着剤層２０に剥離可能に接着し、接着剤層２０上に封止樹脂６３を形成した後に上記支持基板１０を接着剤層２０（配線基板１）から剥離するようにした。これにより、配線基板１全体の厚さ及び半導体装置２全体の厚さを支持基板１０の分だけ薄くすることができ、配線基板１及び半導体装置２の薄型化を図ることができる。また、封止樹脂６３によって製造途中の半導体装置２の機械的強度が十分に確保された後に、配線基板１から支持基板１０が除去されるため、搬送時のハンドリング性が損なわれることはない。さらに、封止樹脂６３の形成の前までは、支持基板１０によって機械的強度が確保されているため、従来と同程度のハンドリング性を維持することができる。すなわち、製造工程において従来と同程度のハンドリング性を維持しつつも、従来の半導体装置２よりも薄型化を実現することができる。
さらに言えば、支持基板１０は最終的に除去されるため、その支持基板１０を従来のテープ状基板１１１よりも厚く形成した場合であっても半導体装置２が大型化することを抑制できる。したがって、支持基板１０を従来のテープ状基板１１１よりも厚く形成することによって、封止樹脂６３の形成前までの製造工程におけるハンドリング性を従来よりも向上させることができる。
（２）ところで、従来の半導体装置１００において、その半導体装置１００に対する高密度化の要請に伴って配線がファインピッチ化されると、貫通孔１１２Ｘの直径を小さくする必要がある。しかし、貫通孔１１２Ｘの直径が小さくなると、はんだボール１４０と配線パターン１１３との貫通孔１１２Ｘを介した電気的な接続信頼性が低下しやすくなる。詳述すると、貫通孔１１２Ｘの直径を小さくする一方で、機械的強度を確保するためにテープ状基板１１１を比較的厚く形成していると、貫通孔１１２Ｘの下端のはんだボール１４０が貫通孔１１２Ｘの上端の配線パターン１１３に届き難くなる。このようにはんだボール１４０が配線パターン１１３に届いていない状態でリフローしても、はんだボール１４０と配線パターン１１３とは正常に接合できない。
そこで、配線パターン１１３の下面に銅等の導体からなるプラグめっきを施すことにより底上げしてはんだボール１４０と配線パターン１１３との電気的な接続信頼性を向上させる技術も提案されている（例えば、特許文献１参照）。しかしながら、テープ状基板１１１が厚い場合には、上記プラグめっきが厚めっきになるため、加工時間が長くなり、製造コストが増大するという別の問題が生じる。
これに対し、本実施形態では、支持基板１０を除去した後に、接着剤層２０の貫通孔２０Ｘから露出されるめっき層４１の下面４１Ｂに外部接続端子６５を形成するようにした。このため、外部接続端子６５を形成する際には、支持基板１０が除去されており、貫通孔２０Ｘの深さが浅くなっている。すなわち、外部接続端子６５を形成する際には、貫通孔２０Ｘの開口端（下端）からめっき層４１の下面４１Ｂ（貫通孔２０Ｘの上端）までの距離が短くなっている。このため、貫通孔２０Ｘを充填するように外部接続端子６５を好適に形成することができ、パッド３１（めっき層４１）と外部接続端子６５との電気的な接続信頼性を従来の半導体装置１００よりも向上させることができる。
また、貫通孔２０Ｘ内にプラグめっきを形成することなく、パッド３１（めっき層４１）と外部接続端子６５との高い接続信頼性を得ることができる。このため、加工時間が長くなることを抑制し、製造コストが増大することを抑制しつつも、パッド３１と外部接続端子６５との電気的な接続信頼性を向上することができる。
（第２実施形態）
以下、第２実施形態を図６〜図１１に従って説明する。
（第２実施形態に係る配線基板の構造）
図６に示すように、配線基板１Ａは、シート状の支持基板１１と、接着剤層２１と、ダイパッド３６、ボンディングパッド３７及びパッド３８を有する配線層３５と、金属層８１，８２と、めっき層４５，４６，４７と、ソルダレジスト層５１とを有している。
支持基板１１としては、例えばテープ状基板を用いることができる。具体的には、支持基板１１としては、例えばＰＩフィルム、ＰＰＳフィルム等の樹脂フィルムやガラス板等を用いることができる。この支持基板１１の厚さは、例えば５０〜７５μｍ程度とすることができる。なお、支持基板１１は、例えば平面視矩形状に形成されている。
接着剤層２１は、支持基板１１の上面１１Ａ上に形成されている。換言すると、支持基板１１は、接着剤層２１の下面２１Ｂ（第２の面）に形成されている。接着剤層２１の上面２１Ａ（第１の面）には、配線層３５（ダイパッド３６、ボンディングパッド３７及びパッド３８）が形成されている。この接着剤層２１は、配線層３５と支持基板１１とを接着する機能を有する。但し、接着剤層２１は、支持基板１１に対して剥離可能な状態で接着されている。換言すると、上記支持基板１１は、接着剤層２１に剥離可能に接着されている。その一方で、接着剤層２１は、配線層３５に対して強固に接着されている。すなわち、接着剤層２１は、配線層３５に対する接着強度が、支持基板１１に対する接着強度よりも強いという関係を満たすような接着力を有する。したがって、接着剤層２１に対する配線層３５のピール強度が、接着剤層２１に対する支持基板１１のピール強度よりも高くなる。例えば接着剤層２１に対する配線層３５のピール強度が０．６ｋｇｆ／ｃｍ程度となるのに対し、接着剤層２１に対する支持基板１１のピール強度が０．１ｋｇｆ／ｃｍ程度となる。
上記接着剤層２１の材料としては、例えばエポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。また、例えば接着剤層２１の材料として、加熱処理によって樹脂材に対する接着力が低下する性質を有する接着剤を用いるようにしてもよい。この接着剤層２１の厚さは、例えば５〜２０μｍ程度（好適には、１０〜１２μｍ程度）とすることができる。
これら支持基板１１及び接着剤層２１には、貫通部２１Ｘと、複数（図６では、４つ）の貫通孔２１Ｙとが形成されている。貫通部２１Ｘは、支持基板１１及び接着剤層２１の平面視略中央部、具体的には半導体素子６０（図７参照）が実装される実装領域となる支持基板１１及び接着剤層２１の厚さ方向を貫通するように形成されている。また、貫通部２１Ｘは、ダイパッド３６の下面３６Ｂの一部を露出するように形成されている。なお、貫通部２１Ｘの平面形状は、図示は省略するが、例えば矩形状に形成されている。
貫通孔２１Ｙは、貫通部２１Ｘの周囲に位置する領域（つまり、実装領域よりも外側の領域）の支持基板１１及び接着剤層２１の厚さ方向を貫通するように形成されている。また、貫通孔２１Ｙは、パッド３８の下面３８Ｂの一部を露出するように形成されている。なお、貫通孔２１Ｙの平面形状は、図示は省略するが、例えば円形状に形成されている。貫通孔２１Ｙの直径は、例えば２００〜４００μｍ程度とすることができる。また、貫通孔２１Ｙは、例えば平面視で貫通部２１Ｘの外周縁に沿ってペリフェラル状に複数列に配置されている。
配線層３５は、上記実装領域に形成されたダイパッド３６と、上記貫通部２１Ｘと貫通孔２１Ｙとの間に形成された接着剤層２１上に形成されたボンディングパッド３７と、ボンディングパッド３７よりも外側の領域に形成された外部接続用のパッド３８とを有している。これらダイパッド３６、ボンディングパッド３７及びパッド３８の材料としては、例えば銅又は銅合金を用いることができる。また、ダイパッド３６、ボンディングパッド３７及びパッド３８の厚さは、例えば１５〜３０μｍ程度とすることができる。なお、配線層３５は、ボンディングパッド３７とパッド３８とを電気的に接続する配線パターンを有していてもよい。
ダイパッド３６は、貫通部２１Ｘ上に形成されている。具体的には、ダイパッド３６は、平面視で上記貫通部２１Ｘと重なるように形成されている。また、ダイパッド３６の平面形状は、例えば貫通部２１Ｘと同様に矩形状に形成されている。さらに、ダイパッド３６の平面形状は、貫通部２１Ｘの平面形状よりも大きく形成されている。このため、ダイパッド３６の下面３６Ｂの外周縁が接着剤層２１に接し、その下面３６Ｂの残りの部分が貫通部２１Ｘから露出している。このダイパッド３６の下面３６Ｂは粗面化されており、微細な凹凸形状が形成されている。
複数のボンディングパッド３７は、例えばダイパッド３６の外周縁（外形）に沿ってペリフェラル状に形成されている。各ボンディングパッド３７の平面形状は、例えば長方形等の矩形状に形成されている。各ボンディングパッド３７のサイズは、例えば１５０μｍ×１００μｍ程度とすることができる。各ボンディングパッド３７の下面３７Ｂは粗面化されており、微細な凹凸形状が形成されている。ボンディングパッド３７とダイパッド３６とは、開口部３５Ｘによって互いに分離されている。
各パッド３８は、貫通孔２１Ｙ上に形成されている。具体的には、各パッド３８は、平面視で上記貫通孔２１Ｙと重なるように形成されている。各パッド３８の平面形状は、例えば貫通孔２１Ｙと同様に円形状に形成されている。さらに、各パッド３８の平面形状は、貫通孔２１Ｙの平面形状よりも大きく形成されている。このため、各パッド３８の下面３８Ｂの外周縁が接着剤層２１に接し、その下面３８Ｂの残りの部分が貫通孔２１Ｙから露出している。なお、各パッド３８の直径は、例えば２５０〜４５０μｍ程度とすることができる。また、複数のパッド３８は、上記貫通孔２１Ｙと同様に、例えば平面視でダイパッド３６の外周縁に沿ってペリフェラル状に複数列に配置されている。
各パッド３８の下面３８Ｂは粗面化されており、微細な凹凸形状が形成されている。そして、複数のパッド３８は、開口部３５Ｘによって互いに分離されている。
金属層８１（第１金属層）は、貫通孔２１Ｙにより支持基板１１及び接着剤層２１から露出されたパッド３８の下面３８Ｂを被覆するように形成されている。また、金属層８２（第２金属層）は、貫通部２１Ｘにより支持基板１１及び接着剤層２１から露出されたダイパッド３６の下面３６Ｂを被覆するように形成されている。これら金属層８１，８２は、接着剤層２１の下面２１Ｂから突出するように形成されている。すなわち、金属層８１，８２の厚さは、接着剤層２１よりも厚く形成されている。具体的には、金属層８１，８２の厚さは、例えば１０〜２５μｍ程度とすることができる。また、金属層８１，８２の材料としては、例えば銅又は銅合金を用いることができる。
めっき層４５は、金属層８１の下面を被覆するように形成されている。これらめっき層４５及び金属層８１は、当該配線基板１Ａをマザーボード等の実装基板に実装する際の外部接続端子として機能する。一方、めっき層４６は、金属層８２の下面を被覆するように形成されている。これらめっき層４６及び金属層８２は、ダイパッド３６上に実装される半導体素子６０（図７参照）から発生する熱を放熱するための放熱板として機能する。これらめっき層４５，４６の例としては、金属層８１，８２の下面からＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４５，４６の例としては、金属層８１，８２の下面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えばめっき層４５，４６がＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜１μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。
めっき層４７は、ダイパッド３６の表面（上面及び側面）及びボンディングパッド３７の表面（上面及び側面）を被覆するように形成されている。このめっき層４７の例としては、例えばダイパッド３６及びボンディングパッド３７の表面からＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４７の例としては、ダイパッド３６及びボンディングパッド３７の表面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。めっき層４７が例えばＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜１μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。なお、めっき層４７が形成される場合には、ダイパッド３６を被覆するめっき層４７がダイパッドとして機能し、ボンディングパッド３７を被覆するめっき層４７がボンディングパッドとして機能する。
ソルダレジスト層５１は、パッド３８を覆うように接着剤層２１の上面２１Ａ上に形成されている。パッド３８の上面からソルダレジスト層５１の上面までの厚さは、例えば５〜１５μｍ程度とすることができる。ソルダレジスト層５１の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。
（第２実施形態に係る半導体装置の構造）
図７に示すように、半導体装置２Ａは、上記配線基板１Ａと、半導体素子６０と、封止樹脂６３とを有している。但し、配線基板１Ａの接着剤層２１からは図６に示した支持基板１１が剥離されている。半導体装置２Ａにおける接着剤層２１は、完全に硬化しており、外部に露出する下面２１Ｂが接着性を有していない。また、接着剤層２１は、例えば隣り合う金属層８１間、及び隣り合う金属層８１，８２間を絶縁する絶縁層として機能する。なお、図７は、半導体装置２Ａがマザーボード等の実装基板８５に実装された状態を示している。
半導体素子６０は、接着剤６１によりダイパッド３６（具体的には、ダイパッド３６の上面に形成されためっき層４７）上に接着されている。半導体素子６０の電極パッド６０Ｐは、ボンディングワイヤ６２を介して、配線基板１Ａのボンディングパッド３７（具体的には、ボンディングパッド３７の上面に形成されためっき層４７）と電気的に接続されている。換言すると、半導体素子６０は、配線基板１Ａに対してワイヤボンディング実装されている。
封止樹脂６３は、半導体素子６０、ボンディングワイヤ６２、ダイパッド３６、ボンディングパッド３７及びめっき層４７等を被覆するように、接着剤層２１の上面２１Ａ上に形成されている。
金属層８１及びめっき層４５は、例えばはんだ８６を介して、実装基板８５に設けられた外部接続用パッドと電気的に接続される。また、金属層８２及びめっき層４６は、例えばはんだ８７を介して、放熱用の配線層と熱的に接続される。
このように、半導体装置２Ａは、ＬＧＡ（Land Grid Array）タイプの半導体装置（パッケージ）であり、その配線基板１Ａ（インターポーザ）が薄型化された構造を有している。
（第２実施形態に係る配線基板の製造方法）
次に、上記配線基板１Ａの製造方法について説明する。
図８（ａ）に示すように、まず、上面１１Ａに接着剤層２１が塗布された支持基板１１を準備する。このとき、支持基板１１としては、配線基板１Ａ及び半導体装置２Ａが多数個取れる大判の基板が使用される。例えば、支持基板１１及び接着剤層２１は、帯状に連なるものでリール間に巻回されて搬送される。但し、図８〜図１１においては、説明の便宜上、１つの配線基板１Ａ及び半導体装置２Ａとなる一部分のみを示している。なお、上記接着剤層２１は、例えば接着剤層２１となる樹脂フィルムの支持基板１０への積層や、接着剤層２１となる液状樹脂やペースト状樹脂の支持基板１０への塗布などによって形成することができる。このような接着剤層２１となる樹脂としては、例えば熱硬化性の樹脂を用いることができる。また、本工程における接着剤層２１は、Ｂ−ステージ（半硬化状態）のものが使用される。
次に、図８（ｂ）に示す工程では、接着剤層２１及び支持基板１１の所要の箇所に貫通部２１Ｘ及び貫通孔２１Ｙを形成する。これら貫通部２１Ｘ及び貫通孔２１Ｙは、例えばプレス加工やエッチング加工により形成することができる。
続いて、図８（ｃ）に示す工程では、接着剤層２１の上面２１Ａに配線層３５（図６参照）となる金属箔７５を接着する。例えば接着剤層２１の上面２１Ａに金属箔７５を熱圧着によりラミネートする。このとき、金属箔７５の下面７５Ｂを粗化し、その粗化した下面７５Ｂを接着剤層２１の上面２１Ａに対向するように金属箔７５を接着剤層２１にラミネートすることにより、金属箔７５と接着剤層２１との密着力を向上させることができる。続いて、上記ラミネート後に、例えば１５０〜２００℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより接着剤層２１を硬化させる。この接着剤層２１の硬化により、金属箔７５が接着剤層２１に強固に接着される。このとき、接着剤層２１として、例えば上記加熱処理（熱硬化処理）によって支持基板１０に対する接着力が低下する性質を有する接着剤を用いるようにしてもよい。なお、金属箔７５としては、例えば銅箔を用いることができる。その後、必要に応じて、機械研磨、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）等により金属箔７５の上面７５Ａを研磨して平坦化するようにしてもよい。
次いで、図８（ｄ）に示す工程では、金属箔７５の上面７５Ａ全面を覆うようにマスク材７６を形成する。マスク材７６の材料としては、耐めっき性がある材料を用いることができる。例えばマスク材７６としては、マスキングテープやレジスト層を用いることができる。マスキングテープの材料としては、例えば塩化ビニルやＰＥＴフィルムを用いることができる。例えばマスク材７６としてマスキングテープを用いる場合には、金属箔７５上にマスキングテープを貼り付けることにより上記マスク材７６を形成することができる。なお、この場合のマスク材７６（マスキングテープ）は、後工程において金属箔７５から容易に剥離できる状態で仮接着される。
次に、図８（ｅ）に示す工程では、支持基板１１及びマスク材７６をめっきマスクとして、金属箔７５に、その金属箔７５をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。具体的には、貫通孔２１Ｙによって支持基板１１及び接着剤層２１から露出された金属箔７５の下面７５Ｂに電解めっき法を施すことにより、その下面７５Ｂに金属層８１を形成する。また、貫通部２１Ｘによって支持基板１１及び接着剤層２１から露出された金属箔７５の下面７５Ｂに電解めっき法を施すことにより、その下面７５Ｂに金属層８２を形成する。これら金属層８１，８２は、接着剤層２１よりも厚く形成され、それら金属層８１，８２の下面が接着剤層２１の下面２１Ｂよりも下方に突出される。
続いて、図９（ａ）に示す工程では、図８（ｅ）に示したマスク材７６を除去する。例えばマスク材７６としてマスキングテープを用いる場合には、金属箔７５からマスク材７６（マスキングテープ）を機械的に剥離する。
次いで、図９（ｂ）に示す工程では、金属箔７５の上面７５Ａ全面を覆うようにレジスト層７７を形成する。その後、図９（ｃ）に示す工程では、レジスト層７７の所要の箇所に、図６に示した開口部３５Ｘの形状に対応した開口部７７Ｘを形成する。レジスト層７７の材料としては、上記レジスト層７１と同様の材料を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属箔７５の上面７５Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記開口部７７Ｘを有するレジスト層７７を形成する。
次に、図９（ｄ）に示す工程では、図４（ａ）に示した工程と同様の製造工程により、レジスト層７７をエッチングマスクとして、金属箔７５を上面７５Ａ側からエッチングして、ダイパッド３６、ボンディングパッド３７及びパッド３８（つまり、配線層３５）を形成する。具体的には、レジスト層７７の開口部７７Ｘから露出された金属箔７５の上面７５Ａ側からエッチングし、金属箔７５に開口部３５Ｘを形成する。この開口部３５Ｘの形成により、ダイパッド３６、ボンディングパッド３７及びパッド３８が画定される。
その後、図１０（ａ）に示す工程では、図９（ｄ）に示したレジスト層７７を例えばアルカリ性の剥離液により除去する。
次に、図１０（ｂ）に示す工程では、図４（ｃ）に示した工程と同様の製造工程により、全てのパッド３８の表面（上面及び側面）を覆うように接着剤層２１の上面２１Ａ上にソルダレジスト層５１を形成する。
続いて、図１０（ｃ）に示す工程では、ソルダレジスト層５１及び支持基板１１をめっきマスクとして、ダイパッド３６、ボンディングパッド３７及び金属層８１，８２に、配線層３５（及び金属層８１，８２）をめっき給電層に利用する電解めっき法を施す。具体的には、貫通孔２１Ｙによって支持基板１１及び接着剤層２１から露出された金属層８１の下面８１Ｂに電解めっき法を施すことにより、その下面８１Ｂにめっき層４５を形成する。また、貫通部２１Ｘによって支持基板１１及び接着剤層２１から露出された金属層８２の下面８２Ｂに電解めっき法を施すことにより、その下面８２Ｂにめっき層４６を形成する。さらに、ソルダレジスト層５１から露出されたダイパッド３６及びボンディングパッド３７の表面に電解めっき法を施すことにより、それらダイパッド３６及びボンディングパッド３７の表面（上面及び側面）を覆うようにめっき層４７を形成する。
以上の工程により、図６に示した配線基板１Ａを製造することができる。
（第２実施形態に係る半導体装置の製造方法）
次に、図１１（ａ）に示す工程では、接着剤６１により、ダイパッド３６を被覆するめっき層４７上に半導体素子６０を接着する。続いて、図１１（ｂ）に示す工程では、半導体素子６０の電極パッド６０Ｐとボンディングパッド３７を被覆するめっき層４７とをボンディングワイヤ６２によって電気的に接続する。
次いで、図１１（ｃ）に示す工程では、接着剤層２１の上面２１Ａに、半導体素子６０、ボンディングワイヤ６２、ダイパッド３６、ボンディングパッド３７及びめっき層４７等を封止するように封止樹脂６３を形成する。封止樹脂６３の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１１（ｂ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることにより、封止樹脂６３を形成する。
次に、図１１（ｄ）に示す工程では、図１１（ｃ）に示した支持基板１１を接着剤層２１から剥離する。例えば上記支持基板１１を接着剤層２１から機械的に剥離する。そして、図１１（ｄ）に示した構造体の封止樹脂６３及び接着剤層２１を個々の半導体装置２Ａに対応する領域で切断することにより、図７に示した半導体装置２Ａを得ることができる。
以上説明した実施形態によれば、第１実施形態の（１）の効果に加えて以下の効果を奏する。
（３）貫通孔２１Ｙ及び貫通部２１Ｘに形成した金属層８１，８２を接着剤層２１よりも厚く形成するようにした。これにより、金属層８１，８２の下面８１Ｂ，８２Ｂが接着剤層２１の下面２１Ｂよりも下方に突出され、それら金属層８１，８２の下面８１Ｂ，８２Ｂをパッド（外部接続端子）として利用することができる。このため、金属層８１，８２の下面８１Ｂ，８２Ｂ（又はめっき層４５，４６の下面）にはんだボール等の外部接続端子を形成する場合に比べて半導体装置２Ａ全体を薄型化することができる。
（４）ダイパッド３６の下面に、そのダイパッド３６に直接接続される金属層８２を形成するようにした。これらダイパッド３６及び金属層８２によって、半導体素子６０から発生した熱を効率良く放熱することができる。
（５）ところで、従来の半導体装置１００を単純にＬＧＡタイプの半導体装置に変更した場合には、貫通孔１１２Ｘから露出される配線パターン１１３の下面に、接着剤層１１２及びテープ状基板１１１を厚さ方向に貫通し、且つテープ状基板１１１の下面よりも下方に突出する金属層を形成する必要がある。この場合には、その金属層を形成するための加工時間が長くなり、製造コストが増大するという問題がある。さらに、従来の半導体装置１００のようにテープ状基板１１１が存在するときに、金属層８１，８２を形成した場合には、それら金属層８１，８２の形成領域の面積（体積）が著しく異なる。このような面積差によって金属層８１，８２の厚さばらつきが大きくなる傾向があり、さらに、形成する金属層８１，８２の厚さが厚くなると、その厚さばらつきが顕著になる。このため、テープ状基板１１１が存在するときに金属層８１，８２を形成すると、それら金属層８１，８２の厚さばらつきが顕著になる。
これに対し、本実施形態では、接着剤層２１の下面２１Ｂよりも下方に突出される金属層８１，８２を形成し、最終的に支持基板１１を除去するようにした。このため、金属層８１，８２が支持基板１１の下面よりも下方に突出していなくとも、接着剤層２１の下面２１Ｂよりも下方に突出するように金属層８１，８２を形成することにより、金属層８１，８２を外部接続端子として利用することができる。すなわち、外部接続端子となる金属層８１，８２の厚さを薄くすることができる。したがって、金属層８１，８２の形成による加工時間の増大を抑制し、製造コストの増大を抑制しつつ、且つ、金属層８１，８２の厚さばらつきを抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。すなわち、支持基板１０，１１及び接着剤層２０，２１上に１つの配線基板１，１Ａ（及び半導体装置２，２Ａ）を作製するようにしてもよい。
・上記各実施形態では、配線基板１，１Ａに半導体素子６０をワイヤボンディング実装するようにした。これに限らず、例えば配線基板１，１Ａに半導体素子６０をフリップチップ実装するようにしてもよい。
・上記第１実施形態において、貫通孔２０Ｘから露出されるパッド３１の下面３１Ｂにプラグめっきを形成するようにしてもよい。この場合のプラグめっきは、接着剤層２０よりも薄く形成される。このため、プラグめっきの形成による加工時間の増大を抑制することができ、製造コストの増大も抑制することができる。さらに、プラグめっきを形成したことによって、外部接続端子６５とパッド３１とをより確実に接合することができる。
・上記第２実施形態では、金属層８１，８２の下面を接着剤層２１の下面２１Ｂよりも下方に突出させるようにした。これに限らず、例えばめっき層４５，４６を形成する場合には、金属層８１，８２を接着剤層２１よりも薄く形成し（又は、接着剤層２１と同等の厚さに形成し）、めっき層４５，４６を、その下面が接着剤層２１の下面２１Ｂよりも下方に突出するように形成するようにしてもよい。
・上記各実施形態では、配線基板１をＢＧＡタイプの半導体装置２に適用し、配線基板１ＡをＬＧＡタイプの半導体装置２Ａに適用するようにした。これに限らず、例えば配線基板１，１Ａを、ＣＳＰ（Chip Size Package）やＳＯＮ（Small Out line Non-Lead Package）等のＢＧＡ及びＬＧＡ以外のタイプの表面実装型パッケージに用いられる配線基板に具体化してもよい。また、配線基板１，１Ａを発光装置に用いるようにしてもよい。
図１２は、上記第２実施形態と同様の製造方法により製造することのできる発光装置の一例を示している。なお、図１２は、発光装置２Ｂがマザーボード等の実装基板８５に実装された状態を示している。
発光装置２Ｂは、配線基板１Ｂと、その配線基板１Ｂにフリップチップ実装された１又は複数の発光素子６０Ａと、その発光素子６０Ａ等を封止する封止樹脂６３Ａとを有している。なお、本例では、発光素子６０Ａを配線基板１Ｂにフリップチップ実装するようにしたが、発光素子６０Ａを配線基板１Ｂにワイヤボンディング実装するようにしてもよい。
配線基板１Ｂは、接着剤層２２と、配線パターン３９と、金属層８３と、めっき層４８，４９と、ソルダレジスト層５２とを有している。なお、これら接着剤層２２、配線パターン３９、金属層８３、めっき層４８，４９、ソルダレジスト層５２はそれぞれ、接着剤層２１、パッド３８、金属層８１、めっき層４５，４７、ソルダレジスト層５１と同様に製造することができる。
接着剤層２２の上面２２Ａ（第１の面）には、配線パターン３９が形成されている。この接着剤層２２の材料としては、上記接着剤層２１と同様の材料を用いることができる。なお、接着剤層２２は、接着剤層２１と同様に、製造過程において配線パターン３９と支持基板とを接着する機能を有する。具体的には、製造過程における接着剤層２２の下面２２Ｂ（第２の面）には、支持基板１１に相当する支持基板が剥離可能に接着されている。
接着剤層２２には、複数（図１２では、２つ）の貫通孔２２Ｘが形成されている。これら貫通孔２２Ｘは、接着剤層２２の平面視略中央部、具体的には発光素子６０Ａが実装される実装領域となる接着剤層２２の厚さ方向を貫通するように形成されている。また、貫通孔２２Ｘは、配線パターン３９の下面３９Ｂの一部を露出するように形成されている。なお、各貫通孔２２Ｘは例えば平面視矩形状に形成されている。
配線パターン３９は、平面視で上記貫通孔２２Ｘと重なるように形成されている。各配線パターン３９の平面形状は、貫通孔２２Ｘの平面形状よりも大きく形成されている。このため、各配線パターン３９の下面３９Ｂの一部が接着剤層２２に接着され、その下面３９Ｂの残りの部分が貫通孔２２Ｘから露出されている。各配線パターン３９の下面３９Ｂは粗面化されており、微細な凹凸形状が形成されている。
各配線パターン３９は、例えば平面視矩形状に形成されている。これら複数の配線パターン３９は、平行に隣接して配置され、開口部３９Ｘによって互いに分離されている。なお、配線パターン３９の材料としては、例えば銅又は銅合金を用いることができる。
金属層８３は、貫通孔２２Ｘから露出された配線パターン３９の下面３９Ｂを被覆するように形成されている。この金属層８３は、接着剤層２２の下面２２Ｂから突出するように形成されている。すなわち、金属層８３の厚さは、接着剤層２２よりも厚く形成されている。この金属層８３の材料としては、例えば銅又は銅合金を用いることができる。
めっき層４８は、金属層８３の下面を被覆するように形成されている。このめっき層４８は、例えばはんだ８８を介して、実装基板８５に設けられた外部接続用パッドと電気的に接続される。すなわち、金属層８３及びめっき層４８は、当該発光装置２Ｂをマザーボード等の実装基板８５に実装する際の外部接続端子（電極）として機能する。そして、これら金属層８３及びめっき層４８には、外部の電源から実装基板の配線や外部接続用パッド等を介して給電される。なお、めっき層４８の例としては、上記めっき層４５と同様の金属層（Ｎｉ／Ａｕ層等）を挙げることができる。
ソルダレジスト層５２は、配線パターン３９を被覆するように接着剤層２２の上面２２Ａ上に形成されている。このソルダレジスト層５２には、発光素子６０Ａが実装される実装領域における配線パターン３９及び接着剤層２２を露出する開口部５２Ｘが形成されている。そして、この開口部５２Ｘから露出された配線パターン３９を被覆するようにめっき層４９が形成されている。各めっき層４９は、例えば平面視矩形状に形成されている。これら複数のめっき層４９は、平行に隣接して配置され、開口部４９Ｘによって互いに分離されている。このような開口部５２Ｘから露出される各配線パターン３９及び各めっき層４９は、発光素子６０Ａが接合される接続パッドとして機能する。すなわち、配線パターン３９は、発光素子６０Ａの搭載部となるとともに、電極として機能する金属層８３との接続部となる。なお、めっき層４９の例としては、上記めっき層４７と同様の金属層（Ｎｉ／Ａｕ層等）を挙げることができる。
上記ソルダレジスト層５２としては、高い反射率を有する反射膜を用いることができる。具体的には、この場合のソルダレジスト層５２は、波長が４５０〜７００ｎｍの間で５０％以上（好適には８０％以上）の反射率を有する反射膜を用いることができる。このようなソルダレジスト層５２は、白色レジスト層や反射層とも呼ばれる。この場合のソルダレジスト層５２の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばエポキシ系樹脂やオルガノポリシロキサン系樹脂に白色の酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）からなるフィラーや顔料を含有した樹脂材を用いることができる。また、ソルダレジスト層５２の材料としては、黒色の絶縁性樹脂を用いることもできる。黒色の絶縁性樹脂としては、例えば遮光性の黒色樹脂に感光材を混入させた遮光性の黒色レジストを用いることができる。なお、黒色顔料としては、例えば数種類の顔料を混合したもの、カーボンブラックやチタンブラックなどを用いることができる。
発光素子６０Ａは、配線パターン３９上に形成されためっき層４９上に実装されている。具体的には、発光素子６０Ａは、各めっき層４９間に形成された開口部４９Ｘを跨るように、その開口部４９Ｘの両側に形成された２つのめっき層４９上にフリップチップ実装されている。より具体的には、発光素子６０Ａの片面（図１２では、下面）に形成された一方のバンプ６４が上記２つのめっき層４９の一方のめっき層４９にフリップチップ接合され、他方のバンプ６４が他方のめっき層４９にフリップチップ接合されている。これにより、発光素子６０Ａは、めっき層４９及び配線パターン３９を介して金属層８３及びめっき層４８に電気的に接続されている。そして、発光素子６０Ａは、外部の電源（図示略）から実装基板８５、めっき層４８、金属層８３、配線パターン３９及びめっき層４９等を介して給電されて発光する。
なお、発光素子６０Ａとしては、例えば発光ダイオード（Light Emitting Diode：ＬＥＤ）や面発光型半導体レーザ（Vertical Cavity Surface Emitting Laser：ＶＣＳＥＬ）を用いることができる。また、バンプ６４としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
封止樹脂６３Ａは、発光素子６０Ａ、バンプ６４及びめっき層４９等を封止するように接着剤層２２の上面２２Ａ上に形成されている。この封止樹脂６３Ａの材料としては、シリコーン樹脂に蛍光体を含有させた樹脂材を用いることができる。このような蛍光体を含有させた樹脂材を発光素子６０Ａ上に形成することにより、発光素子６０Ａの発光と蛍光体の発光の混色を用いることが可能となり、発光装置２Ｂの発光色を様々に制御することができる。
このような構成によれば、上記第２実施形態と同様の効果を奏することができる。さらに、配線パターン３９の下面３９Ｂに金属層８３を形成したことにより、それら配線パターン３９及び金属層８３によって、発光素子６０Ａが搭載される基板（接着剤層２２）の上面２２Ａから下面２２Ｂまでを貫通する電極を形成することができる。これによれば、電極として機能する金属層８３及びめっき層４８によっても、発光素子６０Ａから発生する熱を放熱させることができるため、放熱効率を向上させることができる。さらに、接着剤層２２の下面２２Ｂよりも下方に突出されためっき層４８を実装基板８５の外部接続用パッドに直接接続し、発光素子６０Ａに給電するようにした。これにより、ボンディングワイヤ等によって配線基板１Ｂの電極と実装基板８５とを電気的に接続する場合に比べて、発光装置２Ｂ全体を小型化することができる。
１，１Ａ，１Ｂ 配線基板
２，２Ａ 半導体装置
２Ｂ 発光装置（半導体装置）
１０，１１ 支持基板
２０，２１，２２ 接着剤層
３０，３５ 配線層
３１，３８ パッド（配線パターン）
３２，３７ ボンディングパッド
３６ ダイパッド
３９ 配線パターン（配線層、パッド）
４０，４１，４２，４５，４６，４７，４８，４９ めっき層
５０，５１，５２ ソルダレジスト層
６０ 半導体素子
６０Ａ 発光素子（半導体素子）
６１ 接着剤
６３，６３Ａ 封止樹脂
７０，７５ 金属箔
７６ マスク材
８１，８３ 金属層（第１金属層）
８２ 金属層（第２金属層）

Claims (8)

  1. 接着剤層と、
    半導体素子が搭載されるダイパッドと、前記ダイパッドよりも外側に形成されたボンディングパッドと、前記ボンディングパッドよりも外側に形成されたパッドとを含み、前記接着剤層の上面に形成された配線層と、
    前記接着剤層の下面に形成された支持基板と、
    前記接着剤層及び前記支持基板の厚さ方向を貫通し、前記パッドの下面の一部を露出する貫通孔と、
    前記接着剤層及び前記支持基板の厚さ方向を貫通し、前記ダイパッドの下面の一部を露出する貫通部と、
    前記貫通孔から露出された前記パッドの下面を被覆するとともに、前記貫通孔内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成された第１金属層と、
    前記貫通部から露出された前記ダイパッドの下面を被覆するとともに、前記貫通部内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成された第２金属層と、
    を有し、
    前記支持基板は、前記接着剤層に剥離可能に接着されていることを特徴とする配線基板。
  2. 前記接着剤層の上面に、前記接着剤層の上面及び前記パッドの上面及び側面を被覆するように形成されたソルダレジスト層を有することを特徴とする請求項１に記載の配線基板。
  3. 前記接着剤層の前記配線層に対する接着力は、前記接着剤層の前記支持基板に対する接着力よりも強いことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記接着剤層は、加熱処理によって前記支持基板に対する接着力が低下する性質を有する接着剤であることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 上面に接着剤層が形成された支持基板を準備する工程と、
    前記支持基板及び前記接着剤層の厚さ方向を貫通する貫通孔及び貫通部を形成する工程と、
    前記接着剤層の上面に金属箔を接着する工程と、
    前記金属箔上にマスク材を形成する工程と、
    電解めっき法により、前記貫通孔から露出された前記金属箔を被覆する第１金属層を形成するとともに、前記貫通部から露出された前記金属箔を被覆する第２金属層を形成する工程と、
    前記マスク材を除去する工程と、
    前記金属箔をパターニングし、前記貫通部によって前記支持基板及び前記接着剤層から下面の一部が露出されるダイパッドと、前記ダイパッドよりも外側に形成されたボンディングパッドと、前記ボンディングパッドよりも外側に形成され、前記貫通孔によって前記支持基板及び前記接着剤層から下面の一部が露出されるパッドと、を有する配線層を形成する工程と、を有し、
    前記第１金属層は、前記貫通孔から露出された前記パッドの下面を被覆するとともに、前記貫通孔内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成され、
    前記第２金属層は、前記貫通部から露出された前記ダイパッドの下面を被覆するとともに、前記貫通部内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成され、
    前記支持基板が前記接着剤層に剥離可能に接着されていることを特徴とする配線基板の製造方法。
  6. 前記配線層を形成する工程の後に、
    前記接着剤層の上面に、前記接着剤層の上面及び前記パッドの上面及び側面を被覆するソルダレジスト層を形成する工程と、
    前記ソルダレジスト層及び前記支持基板をマスクとし、前記配線層を給電層とする電解めっき法により、前記配線層及び前記第１金属層及び前記第２金属層を被覆するようにめっき層を形成する工程と、を有することを特徴とする請求項５に記載の配線基板の製造方法。
  7. 前記金属箔を接着する工程は、加熱処理により前記接着剤層と前記金属箔とを接着する工程を有し、
    前記接着剤層として、前記加熱処理により、前記支持基板に対する接着力が低下する接着剤が用いられることを特徴とする請求項５又は６に記載の配線基板の製造方法。
  8. 上面に接着剤層が形成された支持基板を準備する工程と、
    前記支持基板及び前記接着剤層の厚さ方向を貫通する貫通孔及び貫通部を形成する工程と、
    前記接着剤層の上面に金属箔を接着する工程と、
    前記金属箔上にマスク材を形成する工程と、
    電解めっき法により、前記貫通孔から露出された前記金属箔を被覆する第１金属層を形成するとともに、前記貫通部から露出された前記金属箔を被覆する第２金属層を形成する工程と、
    前記マスク材を除去する工程と、
    前記金属箔をパターニングし、前記貫通部によって前記支持基板及び前記接着剤層から下面の一部が露出されるダイパッドと、前記ダイパッドよりも外側に形成されたボンディングパッドと、前記ボンディングパッドよりも外側に形成され、前記貫通孔によって前記支持基板及び前記接着剤層から下面の一部が露出されるパッドと、を有する配線層を形成する工程と、
    前記ダイパッド上に半導体素子を実装する工程と、
    前記半導体素子及び前記配線層を封止するように前記接着剤層の上面に封止樹脂を形成する工程と、
    前記支持基板を前記接着剤層から剥離する工程と、
    を有し、
    前記第１金属層は、前記貫通孔から露出された前記パッドの下面を被覆するとともに、前記貫通孔内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成され、
    前記第２金属層は、前記貫通部から露出された前記ダイパッドの下面を被覆するとともに、前記貫通部内を前記支持基板の中途部まで埋め込んで前記接着剤層よりも厚く形成されることを特徴とする半導体装置の製造方法。
JP2012147389A 2012-06-29 2012-06-29 配線基板、配線基板の製造方法及び半導体装置の製造方法 Active JP6029873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012147389A JP6029873B2 (ja) 2012-06-29 2012-06-29 配線基板、配線基板の製造方法及び半導体装置の製造方法
US13/926,214 US8945336B2 (en) 2012-06-29 2013-06-25 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147389A JP6029873B2 (ja) 2012-06-29 2012-06-29 配線基板、配線基板の製造方法及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014011335A JP2014011335A (ja) 2014-01-20
JP2014011335A5 JP2014011335A5 (ja) 2015-08-06
JP6029873B2 true JP6029873B2 (ja) 2016-11-24

Family

ID=49777270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147389A Active JP6029873B2 (ja) 2012-06-29 2012-06-29 配線基板、配線基板の製造方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8945336B2 (ja)
JP (1) JP6029873B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
KR20160001169A (ko) * 2014-06-26 2016-01-06 삼성전자주식회사 마킹층을 포함하는 반도체 패키지
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JP3529507B2 (ja) * 1995-09-04 2004-05-24 沖電気工業株式会社 半導体装置
JPH10270592A (ja) * 1997-03-24 1998-10-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4103482B2 (ja) * 2002-07-16 2008-06-18 日立化成工業株式会社 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
US7556984B2 (en) * 2005-06-17 2009-07-07 Boardtek Electronics Corp. Package structure of chip and the package method thereof
JP4984502B2 (ja) 2005-11-28 2012-07-25 凸版印刷株式会社 Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板
JP2007150099A (ja) * 2005-11-29 2007-06-14 Hitachi Cable Ltd 配線基板及びその製造方法並びに配線基板を用いた電子部品の製造方法及びその装置
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof

Also Published As

Publication number Publication date
US20140001648A1 (en) 2014-01-02
JP2014011335A (ja) 2014-01-20
US8945336B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
JP6050975B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP5005603B2 (ja) 半導体装置及びその製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP2013153068A (ja) 配線基板、発光装置及び配線基板の製造方法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
US20140102772A1 (en) Packaging carrier and manufacturing method thereof and chip package structure
US8410463B2 (en) Optocoupler devices
JP2016051803A (ja) 配線基板及びその製造方法
JP6029873B2 (ja) 配線基板、配線基板の製造方法及び半導体装置の製造方法
JP2014049476A (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP5801685B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6027001B2 (ja) 放熱回路基板
US9462704B1 (en) Extended landing pad substrate package structure and method
US8176628B1 (en) Protruding post substrate package structure and method
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
JP2013109905A (ja) 発光装置用の配線基板、発光装置及び配線基板の製造方法
TWI544846B (zh) 封裝載板及其製作方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161019

R150 Certificate of patent or registration of utility model

Ref document number: 6029873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150