JP2010238694A - 半導体素子用基板の製造方法および半導体装置 - Google Patents

半導体素子用基板の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010238694A
JP2010238694A JP2009081785A JP2009081785A JP2010238694A JP 2010238694 A JP2010238694 A JP 2010238694A JP 2009081785 A JP2009081785 A JP 2009081785A JP 2009081785 A JP2009081785 A JP 2009081785A JP 2010238694 A JP2010238694 A JP 2010238694A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
resin
pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009081785A
Other languages
English (en)
Other versions
JP5526575B2 (ja
Inventor
Susumu Maniwa
進 馬庭
Taketo Tsukamoto
健人 塚本
Junko Toda
順子 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009081785A priority Critical patent/JP5526575B2/ja
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to SG2011072113A priority patent/SG174622A1/en
Priority to PCT/JP2010/001810 priority patent/WO2010116615A1/ja
Priority to CN201080014228.6A priority patent/CN102365737B/zh
Priority to KR1020117022639A priority patent/KR101615789B1/ko
Priority to TW099108814A priority patent/TWI500131B/zh
Publication of JP2010238694A publication Critical patent/JP2010238694A/ja
Priority to US13/249,925 priority patent/US8535987B2/en
Application granted granted Critical
Publication of JP5526575B2 publication Critical patent/JP5526575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】プリモールド樹脂付きの半導体素子用基板の製造で、過剰な樹脂が材料外周に広がりマークなどを阻害せぬよう、簡便で確実に防止できる基板の製造方法と半導体装置を提供。
【解決手段】金属板に感光性樹脂層を形成し露光・現像により、第一面に接続用ポスト形成用、また第二面に配線パターン形成用の各レジストパターンを形成し、その後、第一面は中途エッチングで接続用ポストを形成し、プリモールド用液状樹脂を充填し離型フィルムを介して加圧硬化し、研磨加工で上底面を露出、又、第二面はエッチングで配線パターンを形成することで、基板本体のパターン周囲に溝状の構造を形成する。
【選択図】図２

Description

本発明は、半導体素子を実装するための半導体素子用基板に係わり、特に構造面でリードフレームに似た特徴を兼ね備えた基板の製造方法およびそれを用いた半導体装置に関する。
ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ等の半導体素子は、電気的接続用の端子を有する。その電気的接続用端子のピッチと、半導体素子が装着されるプリント基板側の接続部のピッチとは、そのスケールが数倍から数百倍程度異なる。そのため、半導体素子とプリント基板を接続しようとする場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。このインターポーザの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺でプリント基板との接続がとられる。インターポーザは内部もしくは表面に金属リードフレームを有しており、リードフレームにより電気的接続経路を引き回して、プリント基板との接続を行う外部接続端子のピッチを拡張している。
インターポーザ-の一種としてＱＦＮ（Quad Flat Non-lead）式リードフレームがある。その構造を図５に模式的に示す。アルミニウム、銅などからなるリードフレームの中央部に半導体素子を搭載する平坦部分１６を設け、外周部にピッチの広いリード１７を配設したもので、リードと半導体素子の電気的接続端子との接続には、金線等のメタルワイヤーによるボンディング法を使用したものである。そして、最終的には、全体を樹脂でモールドして一体化する。
プリント基板のインターポーザの接続は、端子数が少ない場合には、インターポーザの外延部の取り出し電極に金属ピンを装着して行われる。また、端子数が多い場合には、半田ボールを外周部分の外部接続端子にアレイ状に配置（Ball Grid Array）する。
面積が狭く、端子数が多い場合には、配線層を多層化し、積層する手法がとられる場合もある。この方法によると、多端子化には対応できるが、基板の構造が複雑になり、信頼性や安定性が低下し、例えば車載用などには向かないという問題もある。
こうしたインターポーザは使用する材料や構造により、リードフレーム部分が保持される構造がセラミックのもの、あるいはＰ−ＢＧＡ（Plastic Ball Grid Array）、ＣＳＰ（Chip Size Package）、ＬＧＡ(Land Grid Array)のように、基材が有機物のものなど数種類あり、目的用途に応じて使い分けられている。
いずれの場合においても、半導体素子の小型化、多ピン化高速化に対応して、インターポーザの半導体素子との接続部分のファインピッチ化及び、高速信号対応が進んでいる。微細化の進展を考慮すると、端子部分のピッチは８０〜１２０μｍが必要である。
ところで、リードフレームは導通部であると同時に支持部材でもあると云えるるもので、安定したエッチング処理と、ハンドリングのために、その厚さは最低でも１００〜１２０μｍが必要と考えられる。また、ワイヤーボンディングの際に十分な接合強度を持つためには、ランドの大きさもある程度必要であり、それらの理由から、リードフレームにおいては、リードのピッチで１２０μｍ、リード線幅で６０μｍ程度のファイン化が限界と考えられる。
この問題を解決し、リードフレームのさらなるファインピッチ化を実現する方法として、例えば特許文献１に開示されているような、プリモールド樹脂を金属配線の支持体とした構造の、リードフレームの構造に少し似た特徴をもつ半導体素子用基板が挙げられる。
特許文献１の発明について記述すると、この半導体素子用基板の製造方法としては、金属板の第一の面には接続用ポスト形成用のレジストパターン、第二の面には配線パターン形成用のレジストパターンを形成し、第一の面の上から、銅を所望の厚さまでエッチングしたのち、第一の面にプリモールド用の樹脂を充填し、接続用ポストの底面を確実に露出させたうえで、なるべく厚く樹脂層を形成する。続いて、第二の面のエッチングを行い、配線パターンを形成したうえで、両面のレジストパターンを剥離して完成となる。
以上のようにして製造した半導体素子用基板においては、金属がプリモールド樹脂によって支持された構造となっているため、金属の厚さをファインエッチングが可能なレベルまで小さくしても、安定したエッチングが可能である。
特開平１０−０２２４４０号公報 特開２００６−３０３２１６号公報
しかし、特許文献１の発明の場合には、金属板の厚さ方向途中までエッチングした面にプリモールド樹脂を塗布する工程は技術的に困難である。何故なら、塗付の厚さは、基板に必要な剛性を与えるのに十分な程度の厚さが必要であり、且つ、接続用ポストの底面は完全に露出させなければならない為である。
このように厚さを制御して塗付する手法としては、例えば、シリンジ等を用いて、塗付面底の一点または複数点から樹脂を流し込み、それが塗布面全体または、均一な厚さの樹脂を形成するのに十分な広さまで濡れ広がるのを待って、次の樹脂を流し込む、という手順を繰り返すと云う対策が一例として考えられる。しかし、プリモールド樹脂はある程度の粘性を持っており、そのため濡れ広がるのには時間がかかり生産性の面で問題がある。
さらに、プリモールド樹脂の表面張力のために、樹脂が球状になって、狭い範囲にとどまる場合もあり、その場合は注入した樹脂が少量であっても、高さが大きくなり、接続用ポストの底面に達してしまう不良も発生しやすい問題もある。
また他の手法としては、ディスペンサ等を用いて、塗布面底に、次々と樹脂を少量ずつ配置してゆく方法も考えられる。
しかし、この手法も生産性の面で問題があり、また、表面張力のために樹脂が球状になって狭い範囲にとどまる場合もあり、その場合は注入した樹脂が少量であっても高さが大きくなり、接続用ポストの底面にプリモールド樹脂が付着して、接続性に支障をきたす不良も起こり得る。
この問題を解決する対策として例えば、第一の面にプリモールド樹脂を充填する際に、はじめに第一の面全体を樹脂で覆うように充填し、それを硬化させた後に第一の面を上から研磨加工し、接続用ポストを露出させる手法も考えられる。
具体的には、まず計算上、第一の面に充填するのに必要な量以上のプリモールド樹脂を第一の面上に塗布し、その上に、プリモールド樹脂が硬化した際に、容易に剥離できる材質のフィルムまたは板状のカバーをかける。そして、その上からプレス加工を行い、第一の面の細部にも樹脂を充填した後、樹脂を硬化させる。そして、カバーを除去し、第一の面上を覆っているプリモールド樹脂に対して、例えばバフなどによる研磨加工を行い、接続用ポストの上底面が露出するまで、プリモールド樹脂を除去する。
このようにすれば、比較的容易に、基板を支持するのに十分な厚さをもち、かつ確実に接続用ポストを露出させたプリモールド樹脂層を得ることができる。
しかし、この手法にも問題がある。即ち、第一の面にプリモールド樹脂を塗布する際に、それが細部にまでいきわたるためには、理論上、必要な量よりもやや多くの量を必要とする。それをプレスした場合、通常は過剰な樹脂が基板本体パターンのある場所からはみ出て、外側へと拡がってゆく。
ここで、材料となる金属板の中において、ほとんどの場合、基板本体となる部分は材料の中央付近に割り付けられており、その外側、材料の周辺部には、基板が出来上がった後で、半導体チップ等の部品を実装したり、また金型内に装着してモールド加工を行ったりする際のアライメントをとるためのアライメントマークが配置されている。
第一の面に塗布する樹脂量については、なるべく過剰な部分が出ないように、計算されるべきではあるが、それでも外側に広がる部分はゼロにはならず、またある方向にのみ大きく広がる場合もあり得る。その場合に、過剰な樹脂が上記のアライメント用のマークにまで達してしまうと、マークを覆い隠すこととなり後加工に支障をきたすと云う問題もある。
本発明は、前記従来の技術が抱える問題点に鑑み成されたもので、プリモールド樹脂付きの半導体素子用基板を製造する過程で、過剰な樹脂が材料外周部にまで広がってしまい、アライメントマークなどが機能することを阻害してしまう問題を、簡便かつ確実に防止できる半導体素子用基板および半導体装置を提供することを目的とする。
前記課題を解決するために提供する本発明の請求項１は、
（イ）金属板の面に感光性樹脂層を形成し、所定のパターンに選択的に露光し現像を行うことによって、該金属板の第一の面の側には、接続用ポスト形成用のレジストパターンを、又、第二の面の側には、配線パターン形成用のレジストパターンを、それぞれ形成し、
しかる後に、
（ロ）該第一の面の側については、該第一の面の側から金属板の中途までエッチングを行い、接続用ポストを形成し、該エッチングされた面にプリモールド用の液状樹脂を充填し、該充填した面を離型フィルムを介して加圧し、その後に硬化し、該第一の面に研磨加工を行い、該接続用ポストの上底面を該プリモールド樹脂層から露出させること、又、該第二の面の側については、該第二の面の側からエッチングを行い配線パターンを形成すること、
以上の（イ）（ロ）を経ることにより、基板本体のパターンの周囲に該金属板の厚さ方向途中までの深さをもつ溝状の構造を形成すること、
を特徴とする半導体素子用基板の製造方法である。
これによれば、基板本体パターンの上に塗布されたプリモールド樹脂がカバーを介してプレスされる際に、外側に広がった樹脂が、金属材料周辺部のアライメントマーク等の上に達する前に、溝状の構造の中に落ち、それ以上外に広がることを防ぐため、アライメントマーク等が樹脂によって覆われることを防ぐことができる。
また請求項２は、前記溝状の構造は、基板本体のパターンを取り囲んで繋がっていること、を特徴とする請求項１に記載の半導体素子用基板の製造方法である。
これによって、より確実に過剰の樹脂がアライメントマーク等にまで達するのを防ぐことができる。
また請求項３は、請求項１又は２のいずれかに記載の半導体素子用基板の製造方法により得られた半導体素子用基板に半導体素子が実装され、該半導体素子用基板と該半導体素子との間の電気的接続がワイヤーボンディングでなされていること、を特徴とする半導体装置である。
以上、本発明によれば、 以上、本発明によれば、液状のプリモールド樹脂で第一の面全体を覆ってしまってから、余分な樹脂を研磨加工にて除去することによって、プリモールド樹脂付きの半導体素子用基板を作成する過程において、過剰な樹脂が材料外周部にまで広がって、アライメント等に用いるマークなどの構造を阻害することを簡便かつ確実に防ぐことができる。
（ａ）〜（ｇ）は、本発明に係る半導体素子用基板の製造方法の一例について模式的に示す説明図。 （ｈ）〜（ｍ）は、本発明に係る半導体素子用基板の製造方法の一例について模式的に示す説明図。（図１の続き） 本発明に係る半導体素子用基板の製造方法について、銅板材内の配置の一例を模式的に示す説明図。 本発明に係る半導体素子用基板の製造方法について、フレーム内の配置の一例を模式的に示す説明図。 従来の半導体素子用基板を模式的に示す説明図。
以下、本発明による半導体素子用基板について、その製造方法の代表例を図１〜図３を用いて説明する。
材料となる金属板１の中の配置について、図２に模式的に示す。基板の最終形態としては、１２ｍｍ四方の正方形であり、それが３列掛ける３行で一組（以下ブロック２１と称する）となっており、３ブロックが８ｍｍの間隔を空けて一列に並んでおり、一組（以下フレーム２２と称する）を構成している。そして、図のように、材料となる銅板は４５０ｍｍ四方の正方形であり、その中に１２枚のフレームが配置されている。
基板完成後の工程は、金めっき、チップ実装、ワイヤーボンディング、樹脂封止を想定しており、それは、フレームを単位として行う。
各フレームには、樹脂封止時に金型に入れる際のアライメント用として、長辺端付近の４箇所に直径０．６ｍｍの円形の穴１２が開いている。（図４参照）
各ブロックの周囲には、前記の穴とブロックを分断する位置に、幅１ｍｍの溝１３が配置されている。溝は第一のエッチングを行う際に作られるため、その深さについては、第一面においてエッチングされる他の部分と、概ね同じになる。
次に加工の手順について説明する。まず、図１（a）に示すように、４５０ｍｍ四方の正方形であり、厚さが２００μｍの銅板材１を用意した。次いで、図１（ｂ）に示すように、銅板材１の両面にロールコーターにて感光性レジスト２（東京応化（株）製、OFPR4000）を５μｍの厚さになるようにコーティングした後、９０℃でプリベークをした。次に、所望のパターンを有するパターン露光用フォトマスクを介して、両面からパターン露光をし、その後１％水酸化ナトリウム水溶液で現像処理を行ったのちに、水洗およびポストベークを行い、図１（ｃ）に示すようにレジストパターン３を得た。なお、銅板材の一方の面側（半導体チップが搭載される面と逆の面。以下では第一の面と称する）には、接続用ポスト４を形成するためのレジストパターンを形成し、他方の面（以下では第二の面と称する）には、配線パターン９を形成するためのレジストパターンを形成した。
次に、銅板材の第二の面全体をバックシートで覆って保護した後、塩化第二鉄溶液を用いて、銅基材の第一の面側より、第１回目のエッチング処理を行い、第一の面側のレジストパターンから露出した銅基板部位の厚さを３０μｍまで薄くした（図１（ｄ））。塩化第二鉄溶液の比重は１．４８、液温５０℃とした。第１回目のエッチングの際、接続用ポスト形成用のレジストパターンが形成された部位の銅基板には、エッチング処理が行われない。そのため、銅基板の厚み方向に、第１回目のエッチング処理で形成されたエッチング面から銅基板下側面までの高さを有して延在する、プリント基板との外部接続を可能とした接続用ポストを形成することが出来る。
なお、第１回目のエッチングでは、エッチング処理を行う部位の銅基板をエッチング処理で完全に溶解除去するものではなく、所定の厚さの銅基板となった段階でエッチング処理を終了するよう、中途までエッチング処理を行う。
次に、図１（e）に示すように、第一の面に対して、２０％水酸化ナトリウム水溶液によって、レジストの剥離を行った、剥離液の温度は１００℃とした。
次に、図１（ｆ）に示すように、液状のプリモールド樹脂６を、第一の面のうちの各ブロックの中央付近に配置した。プリモールド樹脂の量としては、各ブロックを覆うのに十分で、かつブロックの外になるべくはみ出さないことを目標とし、それまでの実験結果より、各ブロックを覆うのに必要最低な樹脂量の計算値に対し、１．６倍とした。そして、すべてのブロックに液状プリモールド樹脂を配置してから、各フレーム上に、カバーフィルム７を乗せた。カバーフィルムの材質としては、後にプリモールド樹脂から剥離しやすいように、フッ素樹脂系のプラスチックフィルムを用いた。（図１（ｆ））
次に、上記の銅板材に対して、カバーフィルム７を介して、液状プリモールド樹脂が第一の面の凹部に埋め込まれる方向にプレス加工を行った。プレス加工に際しては、真空加圧式ラミネート装置を用いて、プレス部の温度は７０℃、真空チャンバー内の気圧は０．２ｔｏｒｒ、プレス時間は９０秒にて行った。この結果、第一の面上においては、液状プリモールド樹脂の一部が、ブロック内から外にはみ出したが、溝部１３に落ちることによって、それ以上外には出なかった。また、真空チャンバー内でのプレス加工を行うことによって、液状プリモールド樹脂層内に生じた空隙を解消する効果があり、樹脂内のボイド発生を抑える効果がある。
次に、液状プリモールド樹脂の加熱硬化を行った。加熱硬化は二段階で行い、はじめに９０℃に加熱したオーブン内で１時間処理し、液状プリモールド樹脂が半硬化した時点で、カバーフィルムを除去し、続けて１５０℃に加熱したオーブンで３時間処理した。この結果、第一の面上のブロックとその周辺部は、硬化したプリモールド樹脂層８で覆われた。プリモールド樹脂層の高さは、接続用ポストの上底面からみて２０μｍ上であった。（図１（ｇ））
続いて、図２（ｈ）に示すように、第一の面上のプリモールド樹脂層に対して、研磨加工を行った。加工に際しては、バフロール回転式研磨装置を用い、バフロールの番手は８００番相当を使用した。加工は、第一の面の接続用ポストの上底面が完全に露出するまで行った。
次に、図２（ｉ）に示すように、第一の面全体に対して、カバーフィルム１１を貼付して保護したうえで、図２（ｊ）に示すように、第二の面のエッチングを行った。エッチング液としては、塩化第二鉄溶液を用い、液の比重は１．４８、液温は５０℃とした。エッチングは、第二の面に配線パターンを形成することを目的としており、第二の面の上のレジストパターンから露出した銅を溶解除去した。続いて、図２（ｋ）に示すように、第一の面上のカバーフィルムを剥離除去した。液状プリモールド樹脂のプレス加工の際に、ブロック周辺の溝部が、ブロック内からはみ出した樹脂をトラップしたために、第二の面のエッチング加工後には、フレーム外周付近にはアライメント用のマーク１２が、所定どおりの大きさをもつ貫通穴として加工された。
次いで、図２（ｌ）に示すように、第二の面のレジストパターンの剥離を行った。剥離液は２０％水酸化ナトリウム水溶液であり、液温は１００℃とした。
この段階まで加工して、銅板材はフレーム単位に断裁した。
そして、各フレーム毎に、露出した金属面に対し、無電解ニッケル／パラジウム／金めっき形成法による表面処理を施した。リードフレームへのめっき層の形成は、電解めっき法が適用可能である。
しかし、電解めっき法では、めっき電流を供給するためのめっき電極の形成が必要になり、めっき電極を形成する分、配線領域が狭くなり、配線の引き回しが困難になる。そのため、本実施例では、供給用電極が不要な、無電解ニッケル／パラジウム／金めっき形成法を採用した。
すなわち、金属面に酸性脱脂、ソフトエッチング、酸洗浄、パラジウム触媒活性処理、プレディップ、無電解ニッケルめっき、無電解パラジウムめっき、無電解金めっきにより、めっき層を形成した。めっき厚さはニッケルが３μｍ、パラジウムが０．２μｍ、金が０．０３μｍとした。使用しためっき液は、ニッケルがエンプレートＮＩ（メルテックス社製）、パラジウムがパウロボンＥＰ（ロームアンドハース社製）、金がパウロボンドＩＧ（ロームアンドハース社製）である。
次いで、各フレーム内の個々の半導体素子用基板のアイランド８上に半導体素子を固定用接着剤もしくは固定用テープで接着、搭載した後、半導体素子の電気的接続用端子と配線パターンの所定の部位（ワイヤボンディング用ランド４）とを金細線を用いてワイヤボンディングを行った後、リードフレームと半導体素子とを被覆するようにモールディングを行い、個々の半導体基板を得た。
次いで、面付けされた半導体基板に断裁を行い、個々の半導体基板を得た。
本発明をこのように適用した半導体素子用基板の製造方法や半導体装置は、やはり、プリモールド樹脂付きの半導体素子用基板を製造する過程で、過剰な樹脂が材料外周部にまで広がってしまい、アライメントマークなどが機能することを阻害してしまう問題を、簡便かつ確実に防止できた。
１ ・・・銅板材
２ ・・・感光性レジスト
３ ・・・レジストパターン
４ ・・・接続用ポスト
５ ・・・アイランド
６ ・・・液状プリモールド樹脂（硬化前）
７ ・・・カバーフィルム（液状樹脂プレス用）
８ ・・・液状プリモールド樹脂（硬化後）
９ ・・・配線
１０・・・アイランド表面
１１・・・カバーフィルム（エッチング保護用）
１２・・・アライメント用穴
１３・・・溝状構造
１４・・・固定用接着剤
１５・・・半導体チップ
１６・・・中央平坦部
１７・・・リード
２１・・・ブロック
２２・・・フレーム

Claims (3)

  1. （イ）金属板の面に感光性樹脂層を形成し、所定のパターンに選択的に露光し現像を行うことによって、該金属板の第一の面の側には、接続用ポスト形成用のレジストパターンを、又、第二の面の側には、配線パターン形成用のレジストパターンを、それぞれ形成し、
    しかる後に、
    （ロ）該第一の面の側については、該第一の面の側から金属板の中途までエッチングを行い、接続用ポストを形成し、該エッチングされた面にプリモールド用の液状樹脂を充填し、該充填した面を離型フィルムを介して加圧し、その後に硬化し、該第一の面に研磨加工を行い、該接続用ポストの上底面を該プリモールド樹脂層から露出させること、又、該第二の面の側については、該第二の面の側からエッチングを行い配線パターンを形成すること、
    以上の（イ）（ロ）を経ることにより、基板本体のパターンの周囲に該金属板の厚さ方向途中までの深さをもつ溝状の構造を形成すること、
    を特徴とする半導体素子用基板の製造方法。
  2. 前記溝状の構造は、基板本体のパターンを取り囲んで繋がっていること、を特徴とする請求項１に記載の半導体素子用基板の製造方法。
  3. 請求項１又は２のいずれかに記載の半導体素子用基板の製造方法により得られた半導体素子用基板に半導体素子が実装され、該半導体素子用基板と該半導体素子との間の電気的接続がワイヤーボンディングでなされていること、を特徴とする半導体装置。
JP2009081785A 2009-03-30 2009-03-30 半導体素子用基板の製造方法および半導体装置 Expired - Fee Related JP5526575B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009081785A JP5526575B2 (ja) 2009-03-30 2009-03-30 半導体素子用基板の製造方法および半導体装置
PCT/JP2010/001810 WO2010116615A1 (ja) 2009-03-30 2010-03-15 半導体素子用基板の製造方法および半導体装置
CN201080014228.6A CN102365737B (zh) 2009-03-30 2010-03-15 半导体元件用基板的制造方法及半导体器件
KR1020117022639A KR101615789B1 (ko) 2009-03-30 2010-03-15 반도체 소자용 기판의 제조 방법 및 반도체 장치
SG2011072113A SG174622A1 (en) 2009-03-30 2010-03-15 Method for manufacturing substrate for semiconductor element, and semiconductor device
TW099108814A TWI500131B (zh) 2009-03-30 2010-03-25 半導體元件用基板之製造方法及半導體裝置
US13/249,925 US8535987B2 (en) 2009-03-30 2011-09-30 Method of manufacturing substrate for semiconductor element, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081785A JP5526575B2 (ja) 2009-03-30 2009-03-30 半導体素子用基板の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2010238694A true JP2010238694A (ja) 2010-10-21
JP5526575B2 JP5526575B2 (ja) 2014-06-18

Family

ID=42935915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081785A Expired - Fee Related JP5526575B2 (ja) 2009-03-30 2009-03-30 半導体素子用基板の製造方法および半導体装置

Country Status (7)

Country Link
US (1) US8535987B2 (ja)
JP (1) JP5526575B2 (ja)
KR (1) KR101615789B1 (ja)
CN (1) CN102365737B (ja)
SG (1) SG174622A1 (ja)
TW (1) TWI500131B (ja)
WO (1) WO2010116615A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229542A (ja) * 2012-03-27 2013-11-07 Shinko Electric Ind Co Ltd リードフレーム、半導体装置及びリードフレームの製造方法
US20170125335A1 (en) * 2011-10-07 2017-05-04 Volterra Semiconductor Corporation Power management application of interconnect substrates
JP2019145774A (ja) * 2018-02-23 2019-08-29 ヘソン・ディーエス・カンパニー・リミテッド 半導体パッケージ基板製造方法、それを利用して製造された半導体パッケージ基板、半導体パッケージ製造方法、及びそれを利用して製造された半導体パッケージ
US10943857B2 (en) 2017-09-20 2021-03-09 Shinko Electric Industries Co., Ltd. Substrate with multi-layer resin structure and semiconductor device including the substrate
US11227775B2 (en) 2019-10-01 2022-01-18 Haesungds Co., Ltd. Method of fabricating carrier for wafer level package by using lead frame
JP7442019B2 (ja) 2020-11-10 2024-03-01 クゥアルコム・インコーポレイテッド 基板間勾配相互接続構造体を備えるパッケージ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
CN102779763A (zh) * 2012-06-05 2012-11-14 华天科技（西安）有限公司 一种基于腐蚀的aaqfn产品的二次塑封制作工艺
CN102738017A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于喷砂的aaqfn产品的二次塑封制作工艺
CN102738016A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺
CN103021882A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于磨屑塑封体的扁平封装件制作工艺
CN103021875A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于aaqfn框架产品二次塑封的扁平封装件制作工艺
CN103021883A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于腐蚀塑封体的扁平封装件制作工艺
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN104359393B (zh) * 2014-11-28 2018-08-24 中航电测仪器股份有限公司 一种应变计及其制造和安装方法
JP2018019071A (ja) 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
US11692903B2 (en) 2020-10-01 2023-07-04 Saudi Arabian Oil Company Valve diagnostic and performance system
US11441697B2 (en) 2020-10-01 2022-09-13 Saudi Arabian Oil Company Valve diagnostic and performance system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297830A (ja) * 1988-05-25 1989-11-30 Matsushita Electric Works Ltd 半導体素子の薄型封止方法
JPH06326142A (ja) * 1993-05-13 1994-11-25 Fujitsu Ltd 半導体装置
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2899956B2 (ja) 1996-05-01 1999-06-02 東洋精密工業株式会社 半導体装置及びその製造方法
WO2000030419A1 (fr) * 1998-11-18 2000-05-25 Daiwa Co., Ltd. Procede de production de tableaux de connexions
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
TW200623999A (en) * 2004-09-06 2006-07-01 North Corp Member for interconnecting wiring films and method for producing the same
JP4609172B2 (ja) 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297830A (ja) * 1988-05-25 1989-11-30 Matsushita Electric Works Ltd 半導体素子の薄型封止方法
JPH06326142A (ja) * 1993-05-13 1994-11-25 Fujitsu Ltd 半導体装置
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125335A1 (en) * 2011-10-07 2017-05-04 Volterra Semiconductor Corporation Power management application of interconnect substrates
US10332827B2 (en) * 2011-10-07 2019-06-25 Volterra Semiconductor Corporation Power management application of interconnect substrates
US10748845B2 (en) 2011-10-07 2020-08-18 Volterra Semiconductor Corporation Power management application of interconnect substrates
JP2013229542A (ja) * 2012-03-27 2013-11-07 Shinko Electric Ind Co Ltd リードフレーム、半導体装置及びリードフレームの製造方法
US10943857B2 (en) 2017-09-20 2021-03-09 Shinko Electric Industries Co., Ltd. Substrate with multi-layer resin structure and semiconductor device including the substrate
JP2019145774A (ja) * 2018-02-23 2019-08-29 ヘソン・ディーエス・カンパニー・リミテッド 半導体パッケージ基板製造方法、それを利用して製造された半導体パッケージ基板、半導体パッケージ製造方法、及びそれを利用して製造された半導体パッケージ
CN110189999A (zh) * 2018-02-23 2019-08-30 海成帝爱斯株式会社 半导体封装衬底及其制造方法、半导体封装及其制造方法
US10910299B2 (en) 2018-02-23 2021-02-02 Haesung Ds Co., Ltd. Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the method, and method of manufacturing semiconductor package and semiconductor package manufactured using the method
CN110189999B (zh) * 2018-02-23 2023-05-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法、半导体封装及其制造方法
US11227775B2 (en) 2019-10-01 2022-01-18 Haesungds Co., Ltd. Method of fabricating carrier for wafer level package by using lead frame
JP7442019B2 (ja) 2020-11-10 2024-03-01 クゥアルコム・インコーポレイテッド 基板間勾配相互接続構造体を備えるパッケージ

Also Published As

Publication number Publication date
US20120061829A1 (en) 2012-03-15
TW201044532A (en) 2010-12-16
US8535987B2 (en) 2013-09-17
WO2010116615A1 (ja) 2010-10-14
KR20120004423A (ko) 2012-01-12
JP5526575B2 (ja) 2014-06-18
SG174622A1 (en) 2011-10-28
CN102365737B (zh) 2014-04-02
KR101615789B1 (ko) 2016-04-26
CN102365737A (zh) 2012-02-29
TWI500131B (zh) 2015-09-11

Similar Documents

Publication Publication Date Title
JP5526575B2 (ja) 半導体素子用基板の製造方法および半導体装置
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP5629969B2 (ja) リードフレーム型基板の製造方法と半導体装置の製造方法
TW201044441A (en) Substrate for semiconductor element, method of forming the same, and semiconductor device
JP5672652B2 (ja) 半導体素子用基板の製造方法および半導体装置
KR20120010044A (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
KR101025775B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법
JP2008186869A (ja) リードフレーム、およびその製造方法
JP2016122713A (ja) リードフレーム基板およびその製造方法
TW201606950A (zh) 附有樹脂的導線架基板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5526575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees