TWI500131B - 半導體元件用基板之製造方法及半導體裝置 - Google Patents

半導體元件用基板之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI500131B
TWI500131B TW099108814A TW99108814A TWI500131B TW I500131 B TWI500131 B TW I500131B TW 099108814 A TW099108814 A TW 099108814A TW 99108814 A TW99108814 A TW 99108814A TW I500131 B TWI500131 B TW I500131B
Authority
TW
Taiwan
Prior art keywords
resin layer
substrate
metal plate
semiconductor element
pattern
Prior art date
Application number
TW099108814A
Other languages
English (en)
Other versions
TW201044532A (en
Inventor
Susumu Maniwa
Takehito Tsukamoto
Junko Toda
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201044532A publication Critical patent/TW201044532A/zh
Application granted granted Critical
Publication of TWI500131B publication Critical patent/TWI500131B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體元件用基板之製造方法及半導體裝置
本發明係關於用以安裝半導體元件的半導體元件用基板，尤其是在構造面上兼備類似導線架(lead frame)特徵之基板的製造方法及使用它的半導體裝置。
以晶圓製程所製造之各種記憶體、CMOS、CPU等半導體元件具有電性連接用的端子。該電性連接用端子的間距(pitch)、及裝著半導體元件之印刷基板側的連接部的間距，其規模(scale)的差異為從數倍到數百倍左右。因此，在欲將半導體元件與印刷基板連接的情況下，可使用被稱作內插板(interposer)之用於變換間距的仲介用基板(半導體元件安裝用基板)。將半導體元件安裝在內插板之一方的面，在他方的面或基板周邊作成與印刷基板連接。內插板在內部或表面具有金屬導線架。利用導線架來迴繞電性連接路徑，將進行與印刷基板連接的外部連接端子的間距擴張。
作為一種內插板，有QFN(Quad Flat Non-lead)式導線架。將其構造示意地顯示在第4A圖~第4C圖。將搭載半導體元件16的導線架的平坦部分15設置在由鋁、銅所構成之導線架的中央部。將寬間距的導線17配設在導線架的外周部。導線17與半導體元件16之電性連接用端子的連接，係藉由使用金線等金屬配線(metal wire)18的接合法來進行。最終以成型用樹脂19將整體加以成型而一體化。
在端子數少的情況下，印刷基板的內插板的連接，係將金屬針(metal pin)裝著在內插板外延部的導出電極20來進行。又，在端子數多的情況下，則使用將焊球(solder ball)以陣列狀配置在外周部分的外部連接端子之球柵格陣列(Ball Grid Array)。
針對面積窄、端子數多的情況，亦有採用將配線層多層化、積層的手法之情況。雖然依照該方法便能對應於多端子化，但是卻有基板構造變得複雜，可靠性及穩定性降低，不能應用於例如車載用途等的問題。
如此作成的內插板係藉由所使用的材料及構造，支撐導線架部分之構造為陶瓷者，或是如P-BGA(Plastic Ball Grid Array，塑膠球柵格陣列)、CSP(Chip Size Package，晶片尺寸封裝)、LGA(Land Grid Array，墊柵格陣列)，基材有有機物者等數種類，來根據目的用途而予以分開使用。
在任一情況下，亦正對應於半導體元件的小型化、多針化、高速化，而進行內插板之與半導體元件的連接部分之精細間距(fine pitch)化及高速訊號對應。一旦考慮微細化的進展，則端子部分的間距必須是80~120μm。
然而，導線架可同時為導通部及支撐構件。為了穩定的蝕刻處理、及處置(handling)，認為導線架厚度最低為100~120μm是必要的。又，針對為了在配線接合之際具有充分的接合強度，墊的大小亦必須為某種程度。從上述的理由認為，在導線架中，導線間距120μm、導線線寬60μm左右的精細化是極限。
作為解決該問題，實現導線架的進一步精細間距化的方法，例如在專利文獻1中揭露有：以預成型樹脂作為金屬配線支撐體的構造之具有些許類似於導線架構造之特徵的半導體元件用基板。
針對專利文獻1的半導體元件用基板的製造方法加以敘述。在金屬板的第1面形成用以形成連接用柱的阻劑圖案，在第2面形成用以形成配線圖案的阻劑圖案。從第1面上，將銅蝕刻至所須厚度後，將預成型用樹脂填充至第1面，在使連接用柱的底面確實地露出之後，盡量厚地形成樹脂層。接下來，進行第2面的蝕刻，在形成配線圖案之後，剝離兩面的阻劑圖案而完成。
在如以上進行所製造的半導體元件用基板中，由於是成為金屬由預成型樹脂所支撐的構造，所以即使將金屬厚度減小至可精細蝕刻的水準，亦可穩定地蝕刻。
[先前技術文獻] [專利文獻]
[專利文獻1]特開平10-022440號公報
[專利文獻2]特開2006-303216號公報
然而，在專利文獻1的半導體元件用基板之製造方法中，將預成型樹脂塗布在已蝕刻至金屬板厚度方向中途的面的製程在技術上是困難的。這是因為塗附的厚度必須對於提供基板必要剛性是充分程度的厚度，且必須使連接用柱的底面完全露出的緣故。
作為控制厚度的塗附手法，例如，可考慮如下的對策來作為一例：重複進行使用注射器(syringe)等，從塗附面底的一點或複數點流入樹脂，等待其潤濕擴展至整個塗布面、或足以形成均勻厚度之樹脂的廣度，流入其次的樹脂的操作順序。但是，預成型樹脂維持著某種程度的黏性，因此潤濕擴展所花費的時間在生產性方面會有問題。
再者，由於預成型樹脂的表面張力，所以也有會使樹脂變成球狀，而停留在狹窄範圍的情況。在該情況，即使注入少量的樹脂，高度也會變大，而有容易發生會達到連接用柱底面的不良的問題。
又，作為其他的手法，亦可考慮使用點膠機(dispenser)等，每次少量地逐漸將樹脂配置在塗布面底的方法。
但是，該手法在生產性方面上也有問題。又，由於表面張力所以也有樹脂成為球狀而停留在狹窄範圍的情況，在該情況，即使注入少量的樹脂，高度也會變大，預成型樹脂附著在連接用柱的底面，能引起連續性地招致障礙的不良。
作為解決上述問題的對策，也可考慮例如，在將預成型樹脂填充至第1面之際，先以利用樹脂覆蓋整個第1面的方式填充，在使其硬化後從上將第1面研磨加工，使連接用柱露出的手法。
具體而言，首先計算後，將填充至第1面所須量以上的預成型樹脂塗布在第1面上，於其上施加在預成型樹脂硬化之際，能夠容易剝離的材質的膜或板狀的罩(cover)。然後，從其上進行加壓加工，在亦對第1面的細部填充樹脂後，使樹脂硬化。然後，將罩除去，對覆蓋第1面上的預成型樹脂進行例如拋光(buff)等的研磨加工，直到連接用柱的上底面露出為止，除去預成型樹脂。
如此一來，便能比較容易地製得具有足以支撐基板的厚度且確實地使連接用柱露出的預成型樹脂層。
但是，該手法也有問題。即，在將預成型樹脂塗布於第1面之際，由於其會遍及直到細部，所以理論上，必須為比必須的量稍多的量。在將其加壓的情況，通常過剩的樹脂會從基板本體之有圖案的場所溢出而逐漸朝向外側擴展。
在此，在成為材料的金屬板之中，在幾乎所有的情況下，成為基板本體的部分會被分攤至材料的中央附近，在其外側、材料的周邊部，在基板完成之後，配置有在將半導體晶片等構件安裝、或裝著於模具內以進行成型加工之際用以對位的對位記號。
針對塗布在第1面的樹脂量，應以盡量使過剩的部分不會出現之方式來計算，儘管如此擴展至外側的部分並不會變成零，又亦可能有只在某方向上擴大的情況。在該情況，亦有一旦過剩的樹脂到達至上述的對位記號，則會成為覆蓋掩蔽對位記號而對後加工招來障礙的問題。
有鑑於前述先前技術所存在的問題點，本發明提供一種半導體元件用基板及半導體裝置，能在製造附有預成型樹脂的半導體元件用基板的過程中，簡單且確實地防止過剩的樹脂擴展至材料外周部而阻礙對位記號等發揮功能的問題。
本發明的第1態樣為一種半導體元件用基板之製造方法，含有第1製程及第2製程，前述第1製程含有：將第1感光性樹脂層形成在金屬板的第1面；將第2感光性樹脂層設置在前述金屬板之與前述第1面相異的第2面；藉由對前述第1感光性樹脂層根據第1圖案進行選擇性曝光顯影，來將由經顯影的前述第1感光性樹脂層所構成且用以形成連接用柱(connecting post)的第1阻劑圖案形成在前述金屬板的前述第1面；及藉由對前述第2感光性樹脂層根據第2圖案進行選擇性曝光顯影，來將由經顯影的前述第2感光性樹脂層所構成且用以形成配線圖案的第2阻劑圖案形成在前述金屬板的前述第2面；前述第2製程含有：對前述金屬板之前述第1面進行自前述第1面至前述金屬板中途的蝕刻，以將前述連接用柱形成在前述第1面；將預成型用液狀樹脂填充在經蝕刻的前述第1面；使前述預成型用液狀樹脂硬化而形成預成型樹脂層；將前述第1面研磨加工而使前述連接用柱的上底面自前述預成型樹脂層露出；及對前述金屬板的前述第2面進行自前述第2面開始的蝕刻，以形成前述配線圖案；藉由經過前述第1製程及前述第2製程，來將具有深至前述金屬板厚度方向中途的深度之溝狀構造形成在基板本體的圖案周圍。
依照本發明之第1態樣，由於在透過罩來將已塗布在基板本體圖案上的預成型樹脂予以加壓之際，已擴展至外側的樹脂在到達金屬材料周邊部之對位記號等的上面之前，便會落在溝狀構造中，防止進一步擴展至外面，所以能防止對位記號等被樹脂覆蓋。
本發明之第2態樣為如本發明之第1態樣所記載之半導體元件用基板之製造方法，前述溝狀構造為包圍前述基板本體的圖案而連接著。
依照本發明的第2態樣，能更確實地防止過剩的樹脂到達對位記號等。
本發明之第3態樣為一種半導體裝置，含有半導體元件用基板、及安裝在前述半導體元件用基板的半導體元件，前述半導體元件用基板含有：金屬板，係含有第1面、及與前述第1面相異的第2面；連接用柱，係配置在前述金屬板的前述第1面；配線圖案，係配置在前述金屬板的前述第2面；及預成型樹脂層，係配置在前述金屬板的前述第1面之未配置前述連接用柱的部分；前述連接用柱的上底面係自前述預成型樹脂層露出，前述半導體元件用基板與前述半導體元件之間係藉由金屬配線予以電性連接。
依照本發明，便能在利用液狀的預成型樹脂覆蓋整個第1面後，以研磨加工來除去多餘的樹脂，藉以作成附預成型樹脂的半導體元件用基板的過程中，簡便且確實地防止過剩的樹脂擴展至材料外周部而阻礙用於對位等之記號等的構造。
 [用以實施發明的形態]
以下，就依據本發明所製造之半導體元件用基板，使用第1A圖~第3圖說明其製造方法的代表例。
[實施例]
就成為材料的金屬板1之中的配置，示意地顯示在第2圖~第3圖。第2圖係示意地顯示關於本發明之半導體元件用基板之製造方法，銅板材26內的配置之一例的說明圖。第3圖係示意地顯示關於本發明之半導體元件用基板之製造方法，框架24內的配置之一例的說明圖。基板25的最終形態為12 mm見方的正方形，其係以3列乘3行來構成一組區塊(block)23。3個區塊23係隔開8 mm的間隔並列在一列上，來構成一組框架24。於是，如第2圖，成為材料的銅板材26為450 mm見方的正方形，其中配置有12片框架24。
基板完成後的製程估計要進行鍍金、晶片安裝、焊線(wire bonding)、樹脂封裝，其係以框架24為單位來進行。
在各框架24，係作為在當樹脂封裝時放入模具之際對位用，而在長邊端附近的4個地方開出直徑0.6 mm的圓形穴(參照第3圖)。
在各區塊23的周圍，在分開前述穴12與區塊23的位置，配置有寬度1 mm溝狀構造13。由於溝狀構造13係在進行第1蝕刻之際所製作，所以就其深度而言，係成為與藉由第1蝕刻所蝕刻的其他部分大概相同。
接著就加工的操作順序加以說明。首先，如第1A圖所示，準備450 mm見方的正方形、厚度200μm的銅板材1。接著，如第1B圖所示，在利用輥塗布機(roll coater)、以成為5μm厚度的方式來將感光性阻劑2(東京應化(股)製，OFPR4000)塗布在銅板材1的兩面後，在90℃進行預烘烤。接著，透過具有所須圖案的圖案曝光用光罩，從兩面進行圖案曝光，之後以1%氫氧化鈉水溶液進行顯影處理後，進行水洗及後烘烤，製得如第1C圖所示的第1阻劑圖案3及第2阻劑圖案30。又，在銅板材1之一方的面側(與搭載半導體晶片的面相反的面，以下稱為第1面)，形成用以形成連接用柱4的第1阻劑圖案3，在他方的面(以下稱為第2面)，形成用以形成配線圖案9的第2阻劑圖案30。
接著，在利用背板(back sheet)覆蓋銅板材1的整個第2面而加以保護之後，使用氯化亞鐵溶液，由銅基材1的第1面側進行第1次蝕刻處理，使從第1面側之第1阻劑圖案3露出的銅基板1部位的厚度減薄至30μm為止(第1D圖)。氯化亞鐵溶液的比重定為1.48，液溫定為50℃。在第1次蝕刻之際，不會對已形成用以形成連接用柱4之第1阻劑圖案3的部位之銅基板1進行蝕刻處理。因此，能形成連接用柱4，其係在銅基板1的厚度方向上，具有從以第1次蝕刻處理所形成之蝕刻面到銅基板1的下側面為止的高度而延伸，可使印刷基板與外部連接。
又，在第1次蝕刻中，不會以蝕刻處理來完全溶解除去進行蝕刻處理之部位的銅基板1，而是以在成為了既定厚度之銅基板1的階段便結束蝕刻處理的方式來將蝕刻處理進行至中途為止。
接著，如第1E圖所示，針對第1面，利用20%氫氧化鈉水溶液進行第1阻劑圖案3的剝離，剝離液的溫度定為100℃。
接著，如第1F圖所示，將液狀預成型樹脂6配置在第1面之中各區塊的中央附近。作為液狀預成型樹脂6的量，係以可充分覆蓋各區塊，且盡量不會溢出至區塊之外為目標。由實驗結果，將液狀預成型樹脂6的量定為相對於覆蓋各區塊所須最低樹脂量之計算值的1.6倍。然後，在將液狀預成型樹脂6配置在所有的區塊後，將覆膜7放在各框架上。作為覆膜7的材質，為了以後易於從液狀預成型樹脂6剝離，而使用氟樹脂系的塑膠膜。
接著，對上述銅板材1，透過覆膜7，在將液狀預成型樹脂6埋入第1面的凹部的方向上進行加壓加工。在進行加壓加工之際，使用真空加壓式積層裝置，利用加壓部的溫度為70℃，真空室內的氣壓為0.2torr，加壓時間為90秒來進行。其結果，在第1面上，雖然液狀預成型樹脂6的一部分會從區塊內溢出至外面，但藉由掉落至溝部13，而不會進一步出現在外面。又，藉由進行在真空室內的加壓加工，有解消在液狀預成型樹脂層內產生空隙的效果，有抑制樹脂內的空洞(void)發生之效果。
接著，進行液狀預成型樹脂6的加熱硬化。加熱硬化是以二階段進行，先在已加熱至90℃的烤箱內進行1小時處理，在液狀預成型樹脂6已半硬化的時間點，除去覆膜，接下來在已加熱至150℃的烤箱進行3小時處理。其結果，以已硬化的預成型樹脂層8來覆蓋第1面上的區塊及其周邊部。預成型樹脂層8的高度，從連接用柱的上底面看為20μm上(第1G圖)。
接下來，如第1H圖所示，對第1面上的預成型樹脂層8進行研磨加工。在加工之際，係使用拋光輥旋轉式研磨裝置(buff roll rotary polishing device)，拋光輥的號數是使用相當於800號。加工是進行至第1面的連接用柱4的上底面完全露出為止。
接著，如第1I圖所示，在對整個第1面貼附覆膜11來加以保護之後，如第1J圖所示，進行第2面的蝕刻。作為蝕刻液，係使用氯化亞鐵溶液，液的比重定為1.48’液溫定為50℃。蝕刻的目的是將配線圖案9形成在第2面’將從第2面上的第2阻劑圖案30露出的銅板材1溶解除去。接下來，如第1K圖所示，將第1面上的覆膜11剝離除去。在液狀預成型樹脂6加壓加工之際，由於區塊周邊的溝狀構造13會捕捉已從區塊內溢出的樹脂，所以在第2面的蝕刻加工後，可在框架外周附近加工對位記號，可形成具有依既定大小之已貫穿的對位用穴12。
接著，如第1L圖所示，剝離第2面的第2阻劑圖案30。剝離液為20%氫氧化鈉水溶液，液溫定為100℃。
加工到此階段，銅板材1裁切為框架單位。
然後，在每一個框架，對露出的金屬面，實施無電解鍍鎳/鈀/金形成法之表面處理。朝導線架形成鍍覆層可適用電解鍍覆法。
但是，要利用電解鍍覆法，便必須形成用於供給鍍覆電流的鍍覆電極，形成鍍覆電極的部分會使配線區域變窄，使配線的迴繞變得困難。因此，在本實施例，採用不須供給用電極的無電解鍍鎳/鈀/金形成法。
即，藉由酸性脫脂、軟蝕刻、酸洗淨、鈀觸媒活性處理、預浸漬(pre-dip)、無電解鍍鎳、無電解鍍鈀、無電解鍍金來將鍍覆層形成在金屬面。鍍覆厚度是：鎳定為3μm、鈀定為0.2μm、金定為0.03μm。使用的鍍覆液是：鎳為Emplate-NI(Meltex公司製)、鈀為Paurobon-EP(羅門哈斯公司製)、金為Paurobon-IG(羅門哈斯公司製)。
接著，在以固定用接著劑或固定用帶14將半導體元件16接著、搭載在各框架內的各個半導體元件用基板的島5的表面10上後，使用金細線8將半導體元件16的電性連接用端子及配線圖案之既定部位(配線接合用墊)進行配線接合後，以披覆導線架及半導體元件的方式進行成型(molding)，製得各個半導體基板。
接著，對已排版的半導體基板進行裁切，製得各個半導體基板。
如此地應用本發明的半導體元件用基板之製造方法及半導體裝置，的確能在製造附預成型樹脂的半導體元件用基板的過程中，簡便且確實地防止過剩的樹脂擴展至材料外周部而阻礙對位記號等發揮功能的問題。
以上，雖然就本發明之適當的實施例加以說明並舉例証明，但該等實施例只是發明的例示而已不應被視為用於限定本發明，可在不脫離本發明範圍的範圍內進行追加、削除、置換及其他變更。即，本發明不受限於前述實施例，而是依申請專利範圍來限定。
[產業上之可利用性]
根據本發明，便能在以液狀的預成型樹脂覆蓋整個第1面之後，藉由以研磨加工除去多餘的樹脂，而在作成附預成型樹脂的半導體元件用基板的過程中，簡單且確實地防止過剩的樹脂擴展至材料外周部而阻礙用於對位等之記號等的構造。
1．．．銅板材
2．．．感光性阻劑
3．．．第1阻劑圖案
4．．．連接用柱
5．．．島
6．．．液狀預成型樹脂(硬化前)
7．．．覆膜(液狀樹脂加壓用)
8．．．液狀預成型樹脂層(硬化後)
9．．．配線圖案
10．．．島表面
11．．．覆膜(蝕刻保護用)
12．．．對位用穴
13．．．溝狀構造
14．．．固定用接著劑或固定用帶
15．．．導線架的平坦部分
16．．．半導體元件
17．．．導線
18．．．金屬配線
19．．．成型用樹脂
20．．．導出電極
21．．．支撐材
22．．．固定用接著劑或固定用帶
23．．．區塊
24．．．框架
25．．．基板
26．．．銅板材
30．．．第2阻劑圖案
第1A圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1B圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1C圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1D圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1E圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1F圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1G圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1H圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1I圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1J圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1K圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1L圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第1M圖係示意地顯示本發明之半導體元件用基板之製造方法之一例的說明圖。
第2圖係示意地顯示關於本發明之半導體元件用基板之製造方法，銅板材內的配置之一例的說明圖。
第3圖係示意地顯示關於本發明之半導體元件用基板之製造方法，框內的配置之一例的說明圖。
第4A圖係示意地顯示過去的半導體元件用基板的說明圖。
第4B圖係示意地顯示過去的半導體元件用基板的說明圖。
第4C圖係示意地顯示過去的半導體元件用基板的說明圖。
9．．．配線圖案
10．．．島表面
14．．．固定用接著劑或固定用帶
16．．．半導體元件

Claims (3)

  1. 一種半導體元件用基板之製造方法，其含有第1製程及第2製程，該第1製程含有：將第1感光性樹脂層形成在金屬板的第1面；將第2感光性樹脂層設置在該金屬板之與該第1面相異的第2面；藉由對該第1感光性樹脂層根據第1圖案選擇性曝光顯影，來將由經顯影的該第1感光性樹脂層所構成且用以形成連接用柱的第1阻劑圖案形成在該金屬板的該第1面；及藉由對該第2感光性樹脂層根據第2圖案進行選擇性曝光顯影，來將由經顯影的該第2感光性樹脂層所構成且用以形成配線圖案的第2阻劑圖案形成在該金屬板的該第2面；該第2製程含有：對該金屬板之該第1面進行自該第1面至該金屬板中途的蝕刻，以將該連接用柱形成在該第1面；將預成型用液狀樹脂填充在經蝕刻的該第1面；使該預成型用液狀樹脂硬化而形成預成型樹脂層；將該第1面研磨加工而使該連接用柱的上底面自該預成型樹脂層露出；及對該金屬板的該第2面進行自該第2面開始的蝕刻，以形成該配線圖案； 藉由經過該第1製程及該第2製程，來將具有至該金屬板厚度方向中途的深度之溝狀構造形成在基板本體的圖案周圍。
  2. 如申請專利範圍第1項半導體元件用基板之製造方法，其中該溝狀構造為包圍該基板本體的圖案而連接著。
  3. 一種半導體裝置，其含有具有第1面及與該第1面相異的第2面之半導體元件用基板、及安裝在該半導體元件用基板的該第2面之半導體元件，該半導體元件用基板係由第1製程及第2製程所製造，該第1製程係將第1感光性樹脂層形成在金屬板的該第1面；將第2感光性樹脂層設置在該金屬板之與該第1面相異的該第2面；藉由對該第1感光性樹脂層根據第1圖案選擇性曝光顯影，來將由經顯影的該第1感光性樹脂層所構成且用以形成連接用柱的第1阻劑圖案形成在該金屬板的該第1面；藉由對該第2感光性樹脂層根據第2圖案進行選擇性曝光顯影，來將由經顯影的該第2感光性樹脂層所構成且用以形成配線圖案的第2阻劑圖案形成在該金屬板的該第2面，該第2製程係對該金屬板之該第1面進行自該第1面至該金屬板中途的蝕刻，以將該連接用柱形成在該第1面； 將預成型用液狀樹脂填充在經蝕刻的該第1面；使該預成型用液狀樹脂硬化而形成預成型樹脂層；將該第1面研磨加工而使該連接用柱的上底面自該預成型樹脂層露出；及對該金屬板的該第2面進行自該第2面開始的蝕刻，以形成該配線圖案，藉由經過該第1製程及該第2製程，來將具有至該金屬板厚度方向中途的深度並包圍該基板本體的圖案而連接著之溝狀構造，形成在基板本體的圖案周圍，該半導體元件用基板含有：連接用柱，係配置在該半導體元件用基板的該第1面；配線圖案，係配置在該半導體元件用基板的該第2面；及預成型樹脂層，係配置在該半導體元件用基板的該第1面之未配置該連接用柱的部分；該連接用柱的上底面係自該預成型樹脂層露出，該半導體元件用基板與該半導體元件之間係藉由金屬配線(metal wire)予以電性連接。
TW099108814A 2009-03-30 2010-03-25 半導體元件用基板之製造方法及半導體裝置 TWI500131B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081785A JP5526575B2 (ja) 2009-03-30 2009-03-30 半導体素子用基板の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW201044532A TW201044532A (en) 2010-12-16
TWI500131B true TWI500131B (zh) 2015-09-11

Family

ID=42935915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108814A TWI500131B (zh) 2009-03-30 2010-03-25 半導體元件用基板之製造方法及半導體裝置

Country Status (7)

Country Link
US (1) US8535987B2 (zh)
JP (1) JP5526575B2 (zh)
KR (1) KR101615789B1 (zh)
CN (1) CN102365737B (zh)
SG (1) SG174622A1 (zh)
TW (1) TWI500131B (zh)
WO (1) WO2010116615A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
CN103975427B (zh) * 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用
JP6050975B2 (ja) * 2012-03-27 2016-12-21 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN102779763A (zh) * 2012-06-05 2012-11-14 华天科技（西安）有限公司 一种基于腐蚀的aaqfn产品的二次塑封制作工艺
CN102738017A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于喷砂的aaqfn产品的二次塑封制作工艺
CN102738016A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺
CN103021875A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于aaqfn框架产品二次塑封的扁平封装件制作工艺
CN103021883A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于腐蚀塑封体的扁平封装件制作工艺
CN103021882A (zh) * 2012-12-09 2013-04-03 华天科技（西安）有限公司 一种基于磨屑塑封体的扁平封装件制作工艺
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN104359393B (zh) * 2014-11-28 2018-08-24 中航电测仪器股份有限公司 一种应变计及其制造和安装方法
JP2018019071A (ja) 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
JP6964477B2 (ja) 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
KR101999594B1 (ko) 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
US11441697B2 (en) 2020-10-01 2022-09-13 Saudi Arabian Oil Company Valve diagnostic and performance system
US11692903B2 (en) 2020-10-01 2023-07-04 Saudi Arabian Oil Company Valve diagnostic and performance system
US11581251B2 (en) 2020-11-10 2023-02-14 Qualcomm Incorporated Package comprising inter-substrate gradient interconnect structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411748B (en) * 1998-11-18 2000-11-11 Daiwa Kk Production method for multi-layer wiring board
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297830A (ja) * 1988-05-25 1989-11-30 Matsushita Electric Works Ltd 半導体素子の薄型封止方法
JPH06326142A (ja) * 1993-05-13 1994-11-25 Fujitsu Ltd 半導体装置
JP2899956B2 (ja) 1996-05-01 1999-06-02 東洋精密工業株式会社 半導体装置及びその製造方法
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
KR20070101213A (ko) * 2004-09-06 2007-10-16 테세라 인터커넥트 머터리얼즈, 인크. 배선막 상호 접속용 부재와 그 제조 방법
JP4609172B2 (ja) 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411748B (en) * 1998-11-18 2000-11-11 Daiwa Kk Production method for multi-layer wiring board
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device

Also Published As

Publication number Publication date
KR20120004423A (ko) 2012-01-12
JP2010238694A (ja) 2010-10-21
SG174622A1 (en) 2011-10-28
JP5526575B2 (ja) 2014-06-18
US20120061829A1 (en) 2012-03-15
CN102365737B (zh) 2014-04-02
WO2010116615A1 (ja) 2010-10-14
KR101615789B1 (ko) 2016-04-26
US8535987B2 (en) 2013-09-17
TW201044532A (en) 2010-12-16
CN102365737A (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
TWI500131B (zh) 半導體元件用基板之製造方法及半導體裝置
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
US8703598B2 (en) Manufacturing method of lead frame substrate
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
TWI473175B (zh) 半導體元件用基板之製造方法及半導體裝置
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
KR101082778B1 (ko) 미세 피치의 인쇄회로기판 제조방법
TWI607546B (zh) Wiring substrate manufacturing method and semiconductor device manufacturing method
JP2016122713A (ja) リードフレーム基板およびその製造方法
TW201606950A (zh) 附有樹脂的導線架基板及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees