CN106169458B - 半导体元件安装用引线框架与半导体装置及其制造方法 - Google Patents

半导体元件安装用引线框架与半导体装置及其制造方法 Download PDF

Info

Publication number
CN106169458B
CN106169458B CN201610331019.3A CN201610331019A CN106169458B CN 106169458 B CN106169458 B CN 106169458B CN 201610331019 A CN201610331019 A CN 201610331019A CN 106169458 B CN106169458 B CN 106169458B
Authority
CN
China
Prior art keywords
coating
semiconductor element
element mounting
lead frame
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610331019.3A
Other languages
English (en)
Other versions
CN106169458A (zh
Inventor
菱木薰
饭谷则
饭谷一则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Da Kun Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Da Kun Electric Co Ltd filed Critical Da Kun Electric Co Ltd
Publication of CN106169458A publication Critical patent/CN106169458A/zh
Application granted granted Critical
Publication of CN106169458B publication Critical patent/CN106169458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种半导体元件安装用引线框架、半导体装置及其制造方法，其在对金属材料进行蚀刻时能够防止端子脱离，且无需高价的程序，能够底价制造。半导体元件安装用引线框架包括金属板(10)、设于该金属板的表面(11)上的半导体元件安装区域(13)、形成于金属板的表面上的半导体元件安装区域周围的内部端子用镀层(20)及(21)、形成于金属板背面上与内部端子用镀层为相反侧的位置的外部端子用镀层(30)，内部端子用镀层具有树脂脱离防止结构，用于防止金属板的表面被密封树脂(80)覆盖时从该密封树脂脱离，而外部端子用镀层不具有该树脂脱离防止结构。

Description

半导体元件安装用引线框架与半导体装置及其制造方法
技术领域
本发明涉及半导体元件安装用引线框架与半导体装置及其制造方法。
背景技术
以便携式设备为中心，半导体装置(封装)趋于小型化发展。随之各种各样的CSP(Chip Scale Package)被投入市场。其中，专利文献1记载的半导体装置其结构简单，能够实现低成本化，且能够实现多脚化，因此作为FPBGA(Fine Pitch Ball Grid Array)的代替品受到期待。
根据专利文献1记载的半导体装置的制造方法，作为金属材料主要使用引线框架用铜材，在一个面(表面侧)上的引线接合部，以及另一面(背面侧)上相当于半导体元件安装部的相反面与引线接合部的相反面的外部连接端子面部分进行镀层，从而完成半导体元件安装用引线框架。
图13是表示专利文献1记载的现有技术的半导体装置的制造方法的图。如图13所示，安装半导体元件160，并通过接合线170连接半导体元件160的电极161与引线框架的引线接合部120，然后使用环氧树脂180等对半导体元件160以及接合线170等进行密封。
图14是表示专利文献1记载的现有技术的半导体装置的制造方法的图。如图14所示，以构成外部连接端子面的镀层130作为蚀刻用掩膜，对铜材110进行蚀刻，使半导体元件安装部114以及外部连接端子部115彼此电独立，最后切断成封装大小，完成单体封装。在此，环氧树脂密封之后对露出在其背面的金属材料进行蚀刻的处理，特将其命名为凹蚀，以区别于形成引线框架图形时进行的蚀刻。
图15是表示专利文献1记载的现有技术的另一个半导体装置的制造方法的图。如图15所示，根据专利文献1记载的另一个半导体装置的制造方法，作为金属材料主要使用引线框架用铜材110，在一个面(表面侧)上的引线接合部120，以及另一面(背面侧)上相当于半导体元件安装部的相反面与引线接合部的相反面的外部连接端子面部分，形成镀层130。然后，在背面侧的整个面形成抗蚀剂的掩膜，并在表面侧以上述形成的镀层作为蚀刻用掩膜，从铜材的表面侧开始以预定深度进行半蚀刻，完成半导体元件安装用引线框架。然后，安装半导体元件160，并通过接合线170连接半导体元件160的电极161与引线框架的引线接合部120，并使用环氧树脂180等对半导体元件160以及接合线170等进行密封。
图16是表示专利文献1记载的现有技术的另一个半导体装置的制造方法的图。如图16所示，以构成外部连接端子面的镀层130作为蚀刻用掩膜，对铜材110进行凹蚀，使半导体元件安装部114以及外部连接端子部115彼此电独立，最后切断成封装大小，完成单体封装。
根据专利文献1记载的半导体装置的制造方法，直到进行树脂密封为止，各个端子部(引线接合部与外部连接端子部)通过金属材料或其半蚀刻后的残留部被连接，树脂密封之后，会通过凹蚀除去金属材料或其半蚀刻残留部，无需使各个外部连接端子与外形框进行连接。因此，不需要历来的引线框架等支持部，从而可提高设计灵活度，例如可以将外部连接端子排列成2列以上，还可以用小型封装尺寸实现多脚化。
<现有技术文献>
<专利文献>
专利文献1：(日本)特开平11-195742号公报
发明内容
本发明要解决的课题
然而，如图14所示，专利文献1记载的半导体装置中，由于仅靠内部端子与密封树脂的接触来进行连接，因此密接强度弱。由此，树脂密封后通过凹蚀对金属材料进行蚀刻时，内部端子会从密封树脂中脱离，导致成品率恶化而引发成本增加的问题。并且，半导体装置受到外部冲击等时，可能会造成其端子部脱离。另外，如图16所示，专利文献1记载的半导体装置中，提供了一种从内部端子的表面开始进行半蚀刻加工而使其成为下凹形状，增加与密封树脂的接触面，来提高连接强度的方法。通过使内部端子具有下凹形状，可提高端子与密封树脂的密接性，然而，实施这种从表面开始进行半蚀刻加工的工序时有必要使用高价的蚀刻液，从而会造成成本增加的问题。
对此，本发明的目的在于提供一种即能够防止在树脂密封后通过凹蚀对金属材料进行蚀刻时发生端子脱离，又无需高价的程序，而能够低价制造的半导体元件安装用引线框架与半导体装置及其制造方法。
解决上述课题的手段
为了达成上述目的，本发明的一形态的半导体元件安装用引线框架包括：金属板；半导体元件安装区域，设于所述金属板的表面上；内部端子用镀层，形成于所述金属板的所述表面上的所述半导体元件安装区域的周围；外部端子用镀层，形成于所述金属板的背面上与所述内部端子用镀层为相反侧的位置，其中，所述内部端子用镀层具有树脂脱离防止结构，用于防止所述金属板的所述表面被密封树脂覆盖时从该密封树脂脱离，所述外部端子用镀层不具有所述树脂脱离防止结构。
本发明的其他形态的半导体装置包括：半导体元件安装部，由具有倒锥形剖面形状的金属柱构成；引线部，由具有倒锥形剖面形状的金属柱构成，且配置于所述半导体元件安装部的周围；半导体元件，安装于所述半导体元件安装部的表面上；内部端子用镀层，形成于所述引线部的表面上；外部端子用镀层，形成于所述引线部的背面上；接合线，对所述半导体元件的电极与所述内部端子用镀层进行电连接；密封树脂，覆盖所述半导体元件、所述内部端子用镀层以及所述接合线，所述内部端子用镀层具有树脂脱离防止结构，用于防止从所述密封树脂脱离，所述外部端子用镀层不具有所述树脂脱离防止结构。
本发明的其他形态的半导体元件安装用引线框架的制造方法包括：由第1抗蚀层覆盖金属板的表面以及背面的工序；在所述金属板的所述表面上的所述第1抗蚀层，形成具有倒梯形剖面形状的开口，从而形成第1镀层掩膜的工序；利用所述第1镀层掩膜，在所述金属板的所述表面上形成第1镀层的工序；除去所述第1镀层掩膜以及所述第1抗蚀层的工序；由第2抗蚀层覆盖所述金属板的所述表面以及所述背面的工序；在所述金属板的所述背面上的所述第2抗蚀层形成开口，从而形成第2镀层掩膜的工序；利用所述第2镀层掩膜，在所述金属板的所述表面上形成第2镀层的工序；除去所述第2镀层掩膜以及所述第2抗蚀层的工序。
本发明的其他形态的半导体装置的制造方法包括：在通过以上半导体元件安装用引线框架的制造方法制造成的半导体元件安装用引线框架的所述表面上的预定区域，安装半导体元件的工序；通过引线接合来连接所述半导体元件的电极与所述第1镀层的工序；在所述半导体元件安装用引线框架的所述表面上进行树脂密封的工序；以所述第2镀层掩膜作为蚀刻掩膜，从所述金属板的背面侧开始进行蚀刻，形成具有锥形侧面的金属柱的工序；在所述金属板的所述背面上进行树脂密封的工序。
发明的效果
根据本发明，无需进行形成引线框架图形的蚀刻，能够通过简单的制造工序进行低价制造，并能够防止在树脂密封后通过凹蚀对金属材料进行蚀刻时发生端子脱离。另外，可实现高信頼性的半导体装置，在半导体装置受到外部冲击等时端子部不会脱离。
附图说明
图1是表示本发明的第1实施方式的半导体元件安装用引线框架的一个例子的图。
图2是表示本发明的第1实施方式的半导体装置的一个例子的图。
图3是表示本发明的第1实施方式的半导体元件安装用引线框架的制造方法的前半一系列工序的图。图3(a)是表示金属板准备工序的一个例子的图。图3(b)是表示第1抗蚀层形成工序的一个例子的图。图3(c)是表示第1曝光工序的一个例子的图。图3(d)是表示第1显影工序的一个例子的图。图3(e)是表示第1镀层工序的一个例子的图。图3(f)是表示第1抗蚀层剥离工序的一个例子的图。
图4是表示本发明的第1实施方式的半导体元件安装用引线框架的制造方法的后半一系列工序的图。图4(a)是表示第2抗蚀层形成工序的一个例子的图。图4(b)是表示第2曝光工序的一个例子的图。图4(c)是表示第2显影工序的一个例子的图。图4(d)是表示第2镀层工序的一个例子的图。图4(e)是表示第2抗蚀层剥离工序的一个例子的图。
图5是表示本发明的第1实施方式的半导体装置的制造方法的一系列工序的图。图5(a)是表示半导体元件安装工序的一个例子的图。图5(b)是表示引线接合工序的一个例子的图。图5(c)是表示第1树脂密封工序的一个例子的图。图5(d)是表示蚀刻工序的一个例子的图。图5(e)是表示第2树脂密封工序的一个例子的图。
图6是表示本发明的第2实施方式的半导体元件安装用引线框架的一个例子的图。
图7是表所本发明的第2实施方式的半导体装置的一个例子的图。
图8是表示本发明的第2实施方式的半导体元件安装用引线框架的制造方法的一个例子的前半一系列工序的图。图8(a)是表示金属板准备工序的一个例子的图。图8(b)是表示抗蚀层形成工序的一个例子的图。图8(c)是表示第1曝光工序的一个例子的图。图8(d)是表示本第1显影工序的一个例子的图。图8(e)是表示第1镀层工序的一个例子的图。图8(f)是表示第1抗蚀层剥离工序的一个例子的图。
图9是表示本发明的第3实施方式的半导体元件安装用引线框架的一个例子的图。
图10是表示本发明的第3实施方式的半导体装置的一个例子的图。
图11是表示本发明的第4实施方式的半导体元件安装用引线框架的一个例子的图。
图12是本发明的第4实施方式的半导体装置的一个例子的图。
图13是表示专利文献1记载的现有技术的半导体装置的制造方法的图。
图14是表示专利文献1记载的现有技术的半导体装置的制造方法的图。
图15是表示专利文献1记载的现有技术的另一个半导体装置的制造方法的图。
图16是表示专利文献1记载的现有技术的另一个半导体装置的制造方法的图。
符号说明
10－金属板，11－表面，12－背面，13－半导体元件安装区域，14－半导体元件安装部，15－引线部，20、21－内部端子用镀层，22－粗化表面，30－外部端子用镀层，43、47－镀层掩膜，50～53－半导体元件安装用引线框架，60－半导体元件，61－电极，70－接合线，80、81－密封树脂，100～103－半导体装置。
具体实施方式
以下参照附图来说明用于实施本发明的形态。
[第1实施方式]
图1是表示本发明的第1实施方式的半导体元件安装用引线框架的一个例子的图。第1实施方式的半导体元件安装用引线框架50包括金属板10、内部端子用镀层20、外部端子用镀层30。并且，在金属板10的表面11上形成有半导体元件安装区域13。内部端子用镀层20设于金属板10的表面11上的半导体元件安装区域13的周围。另外，外部端子用镀层30设于金属板10的背面12上与内部端子用镀层20为相反侧的位置，以及与半导体元件安装区域13为相反侧的位置。
另外，本实施方式中将说明为确保半导体元件安装区域而未对其配置镀层的形态，然而，也可以在半导体元件安装区域配置与内部端子用镀层20同等的镀层。
作为金属板10可以使用各种金属材料，例如可以使用铜材或铜合金材，且优选使用通常的引线框架所采用的高强度金属材料。关于金属板10的厚度，考虑到易处理性等，优选在50～200μm的范围进行选择。考虑到凹蚀的生产性，更优选使用厚度50～150μm的金属板。在此，关于金属板10，将用于安装半导体元件并与之电连接的内部端子用镀层20的图形化面，以下称之为表面11，将用于与外部装置电连接的外部端子用镀层30的图形化面，以下称之为背面12。
内部端子用镀层20是用于形成内部端子的镀层，内部端子通过引线接合，与安装在半导体元件安装区域13的半导体元件(图1中未图示)的电极构成连接。因此，为了使半导体元件被安装在半导体元件安装区域13时能够通过接合线与半导体元件的电极进行连接，在与半导体元件安装区域13为同一面的金属板10的表面11上、且半导体元件安装区域13的周围形成内部端子用镀层20。
内部端子用镀层20具有用于防止从密封树脂脱离的树脂脱离防止结构。具体如图1所示，内部端子用镀层20具有倒梯形的剖面形状，并具有倒锥形的侧面。通过具备这种形状，在金属板10的表面11被密封树脂覆盖时，能够防止从密封树脂脱离而造成不良问题。即，由于具有倒梯形的形状，前端扩张的部分构成牵引密封树脂的状态，而构成内部端子用镀层20不易脱离的状态。本实施方式的内部端子用镀层20，如上所述，由于具有前端比根部宽的形状，因此能够有效防止树脂脱离。
可根据用途将内部端子用镀层20的倒梯形或倒锥形的锥角设定成各种角度，例如可以设定成30°以上70°以下。在此，形成倒梯形的剖面形状或倒锥形的侧面形状时，例如采用对具有上述形状的镀层掩膜进行曝光的方法，就此详情后述。
外部端子用镀层30是具备用于连接外部装置的外部端子的功能的镀层30。外部端子用镀层30没有必要防止树脂脱离，因此可以形成具有通常的矩形剖面形状的镀层。另外，外部端子用镀层30形成于金属板10的背面12上与内部端子用镀层20以及半导体元件安装区域13为相反侧的位置上。
图2是表示本发明的第1实施方式的半导体装置的一个例子的图。第1实施方式的半导体装置100包括半导体元件安装部14、引线部15、内部端子用镀层20、外部端子用镀层30、半导体元件60、接合线70、密封树脂80与81。
对图1所示的半导体元件安装用引线框架50的金属板10，以外部端子用镀层30作为蚀刻掩膜，从背面12侧开始进行蚀刻，使半导体安装区域13以及各内部端子用镀层20彼此分离，构成半导体元件安装部14以及引线部15。半导体元件安装部14以及引线部15是具有倒锥形侧面形状的金属柱。在引线部12的表面11上形成有内部端子用镀层20，在背面12上形成有外部端子用镀层30。另外，在半导体元件安装部14的表面11上安装有半导体元件60，在背面12上形成有外部端子用镀层30。
另外，半导体元件60的电极61通过接合线70连接于内部端子用镀层20的表面上。在半导体元件安装部14以及引线部15的表面11上覆盖密封树脂80，即，半导体元件60、内部端子用镀层20以及接合线70被密封树脂80密封。另外，半导体元件安装部14、引线部15以及外部端子用镀层30的侧面被密封树脂81密封，外部端子用镀层30的表面作为外部连接端子从密封树脂81露出。
在此，将图1所示状态的半导体元件安装用引线框架50加工成图2的半导体装置100时，采用先由密封树脂80密封半导体元件安装部14以及引线部15的表面11，然后从金属板10的背面12侧开始进行蚀刻的程序。此时，随着金属板10的蚀刻的进行，半导体元件安装部14以及引线部15分离，最终的支撑处将仅剩下由密封树脂80支撑的内部端子用镀层20与引线部15的接合。进行蚀刻时要在金属板10上喷射蚀刻液，因此，金属板10会被上施加一定强度的压力。即，内部端子用镀层20与密封树脂80必须具备能够承受该蚀刻压力的接合力。在本实施方式的半导体装置100中，内部端子用镀层20具有倒梯形的剖面形状、倒锥形的侧面形状，由周长比根部宽的侧面部构成与密封树脂80卡合的状态，因此能够有效防止引线部15的端子脱离。
在此，背面12侧的密封树脂81可以是与表面11侧的密封树脂80相同的树脂，也可以是不同的树脂。从整体的整合性的观点而言，优选由相同的树脂构成。
接下来，关于本发明的第1实施方式的半导体元件安装用引线框架的制造方法进行说明。
图3是表示本发明的第1实施方式的半导体元件安装用引线框架的制造方法的前半一系列工序的图。
图3(a)是表示金属板准备工序的一个例子的图。金属板准备工序中，准备金属板10。在此，作为金属板10，如上所述，例如可以使用厚度为50～200μm的铜板。
图3(b)是表示第1抗蚀层形成工序的一个例子的图。第1抗蚀层形成工序中，首先在金属板10的两面形成抗蚀层40，由抗蚀层40覆盖金属板10的表面11以及背面12的整体。形成抗蚀层40时，可以使用各种抗蚀剂，例如，可以在金属板10的两面层压干膜抗蚀剂。另外，对干膜抗蚀剂的种类、厚度并无特别限定，通常使用感光部硬化的负性膜。另外也可以使用正性的干膜抗蚀剂。另外，也可以涂敷液体状的光致抗蚀剂。抗蚀层40的厚度根据要形成的图形的线宽·线间距离而定，多采用15～40μm的范围。
图3(c)是表示第1曝光工序的一个例子的图。第1曝光工序中，对抗蚀层40进行图形曝光，该图形用于在预定位置形成预定形状的内部端子用镀层20。在此，与一般的方法同样，使形成有图形的光掩膜(未图示)紧贴于抗蚀层40，并通过照射紫外线，使光掩膜的图形曝光于干膜抗蚀剂。此时，对用于安装半导体元件60的面的侧即表面11侧，及其相反侧即成为外部连接端子的背面12侧进行区别。在表面11侧曝光内部端子用镀层20的镀层图形，在背面12侧则进行全面曝光而不进行图形化。
在此，曝光时利用紫外线的散射光进行曝光，通过使散射光斜方向射入来进行图形化，以形成倒梯形的剖面形状。如图3(c)所示，以可以使非硬化抗蚀层40成为倒梯形的剖面形状的方式，照射紫外线的散射光，被照射散射光的部分成为硬化部分41。
图3(d)是表示第1显影工序的一个例子的图。第1显影工序中，对曝光工序后的抗蚀层40进行显影，溶解除去未硬化的部分，形成开口部42。至此，完成镀层掩膜43。在此，作为抗蚀层40使用碱性显影的光致抗蚀剂的情况下，使用指定的显影液。如上所述，制成在金属板10的表面11侧形成有预定形状的开口部42的、用于内部端子用镀层20的抗蚀掩膜。
在此，图3(b)～图3(d)是第1镀层掩膜形成工序。通过第1镀层掩膜形成工序，形成具有倒梯形的剖面形状，即具有倒锥形的侧面形状的开口部42的镀层掩膜43。
图3(e)是表示第1镀层工序的一个例子的图。第1镀层工序中，在镀层掩膜43的开口部42进行镀层，形成内部端子用镀层20。关于镀层的金属，考虑到其耐热性、与半导体元件接合的引线接合性等，通常以电镀进行Ni、Pd、Au、Ag等的单层镀膜或2种以上的叠层镀膜。如上所述，由于镀层掩膜43的开口部42具有倒锥形的形状，因此可以在金属板10的表面11上进行锥形镀层。
如上所述，锥形镀层的目的在于，提高在安装有半导体元件60并进行了引线接合的半导体元件安装侧封入密封树脂80之后的内部端子的连接强度。例如，通过将锥形镀层的锥角设为30°以上70°以下，能够获得连接强度充分高的锥形镀层。锥形镀层的锥角小于30°时，可能难以使密封树脂80充填于内部端子用镀层20之间，或出现漏充。另外，锥角超过70°时，密封树脂80与内部端子用镀层20的连接强度不足，凹蚀后的端子可能会发生剥离。例如，使用Ni形成锥形镀层，提高与密封树脂80的密接性之后，考虑到与半导体元件60进行连接时的引线接合性，可以进行Au镀层、Ag镀层以及/或Pd镀层的叠层镀层。
图3(f)是表示第1抗蚀层剥离工序的一个例子的图。抗蚀层剥离工序中，剥离镀层掩膜43以及背面12的抗蚀层41。在此，作为抗蚀层40使用碱性显影的光致抗蚀剂的情况下，使用指定的剥离液。
图4是表示本发明的第1实施方式的半导体元件安装用引线框架的制造方法的后半一系列工序的图。
图4(a)是表示第2抗蚀层形成工序的一个例子的图。第2抗蚀层形成工序中，在经过镀层图形化而形成有内部端子用镀层20的金属板10的两面11、12的整体上形成抗蚀层44。形成抗蚀层44时可以使用各种抗蚀剂，例如可以层压干膜抗蚀剂来形成抗蚀层44。对于干膜抗蚀剂的种类、厚度并无特别限定，通常使用感光部硬化的负性抗蚀剂。此外，也可以是正性干膜抗蚀剂。另外，还可以涂敷液体状的光致抗蚀剂。抗蚀层44的厚度根据所要形成的图形的线宽·线间距离而定，多采用15～40μm的范围。
图4(b)是表示第2曝光工序的一个例子的图。第2曝光工序中，对抗蚀层44进行图形曝光，该图形用于在预定位置形成预定形状的外部端子用镀层30。在此，与一般的方法同样，使形成有图形的光掩膜紧贴于抗蚀层40，并通过照射紫外线，使光掩膜的图形曝光于抗蚀层44。在表面11侧，对内部端子用镀层20的镀层图形上层压的抗蚀层44进行全面曝光，而在背面12侧，进行外部端子用镀层30的镀层图形曝光。在此，背面12侧形成通常的镀层即可，因此可以照射并非是散射光的一般性的紫外线。另外，被照射紫外线的抗蚀层44成为硬化部分45。
图4(c)是表示第2显影工序的一个例子的图。第2显影工序中，通过显影，溶解除去未硬化部分的抗蚀层44，形成开口部46。至此，在背面12侧形成镀层掩膜47。在此，作为抗蚀层44使用碱性显影的光致抗蚀剂的情况下，使用指定的显影液。
如上所述，在金属板10的背面12侧形成具有预定形状的开口部46的、用于外部端子用镀层30的镀层掩膜47。在此，图4(a)～图4(c)是第2镀层掩膜形成工序。
图4(d)是表示第2镀层工序的一个例子的图。第2镀层工序中，在镀层掩膜47的开口部46进行镀层。关于镀层的金属，考虑到其耐热性、与外部装置的焊锡接合性等，可以通过通常的电镀，形成Ni、Pd、Au等的单层镀层或2种以上的叠层镀层。例如，可以是0.5μm的Ni镀层、0.01μm的Pd镀层、0.003μm的Au镀层。尤其是，为了防止凹蚀后的外部端子用镀层30发生下垂或毛刺，可以采用Ni镀层的加厚镀层。进行Ni镀层的加厚镀层的目的在于，防止凹蚀后的外部端子用镀层30的下垂或毛刺，例如，通过氨基磺酸镍镀层形成厚度为2μm以上20μm以下的Ni镀层。然后，形成0.01μm的Pd镀层、0.003μm的Au镀层，由此能够防止凹蚀后的外部端子用镀层30发生下垂或毛刺。Ni镀层的厚度小于2μm时，凹蚀后的外部端子用镀层30可能会发生下垂或毛刺。另一方面，Ni镀层超过20μm时，镀层厚度过厚而会造成生产性降低。因此，作为外部端子用镀层30的一部分，可以形成2μm以上20μm以下范围的Ni镀层。如上所述，外部端子用镀层30可由多层的镀层构成。
图4(e)是表示第2抗蚀层剥离工序的一个例子的图。第2抗蚀层剥离工序中，剥离表面11侧的抗蚀层45以及背面12侧的镀层掩膜47。在作为抗蚀层44使用碱性显影型的光致抗蚀剂的情况下，第2抗蚀层剥离工序中使用指定的剥离液。
然后，可切成薄片状并根据需要进行清洗，而获得本发明的第1实施方式的半导体元件安装用引线框架。
接下来，关于使用本发明的第1实施方式的半导体元件安装用引线框架的半导体装置的制造方法进行说明。
图5是表示本发明的第1实施方式的半导体装置的制造方法的一个例子的一系列工序的图。
图5(a)是表示半导体元件安装工序的一个例子的图。半导体元件安装工序中，在半导体元件安装用引线框架50的半导体元件安装区域13上安装半导体元件60。在此，安装半导体元件60时，在半导体元件安装用引线框架50的表面11侧的半导体元件安装区域13上，可以使用晶片膏等安装半导体元件60。在此，作为晶片膏可以使用银膏等。
图5(b)是表示引线接合工序的一个例子的图。引线接合工序中，通过接合线70的引线接合将半导体元件60的电极61电连接于内部端子用镀层20。作为接合线70可以使用金线或铜线等20～40μmφ大小的线。
图5(c)是表示第1树脂密封工序的一个例子的图。第1树脂密封工序中，在金属板10的表面11上充填密封树脂80，对金属板10的半导体元件安装侧即表面11侧进行树脂密封。在此，作为密封树脂80可以使用例如环氧树脂等。
图5(d)是表示蚀刻工序的一个例子的图。蚀刻工序中，以外部端子用镀层30作为蚀刻掩膜，从背面12侧开始对金属板10进行蚀刻。如上所述，通过对金属板10进行凹蚀加工，使半导体元件安装部14以及引线部15独立。在此，蚀刻加工中，通过从外部端子用镀层30侧的一个方向开始进行凹蚀，凹蚀后的半导体元件安装部14以及引线部15的剖面形状成为倒梯形的形状，即成为倒锥形的侧面形状，从而能够防止从密封树脂81脱离的不良问题。例如，在蚀刻工序中，使用喷嘴将用于凹蚀的铜蚀刻液喷射在半导体装置安装用引线框架50的背面12侧，此时可以通过调整喷射压与喷射时间以及喷嘴摇动角度等，将凹蚀后的半导体元件安装部14以及引线部15的剖面形状调整成倒梯形。
图5(e)是表示第2树脂密封工序的一个例子的图。第2树脂密封工序中，对金属板10的凹蚀加工后的背面12侧进行树脂密封。该第2树脂密封工序是用于防止凹蚀后半导体元件安装部14以及引线部15的侧面露出而发生氧化及变色等的劣化，同时防止半导体元件安装部14以及引线部15发生脱离的有效方法。
最后，通过切割等方法，按单体封装尺寸进行切断。如上所述，引线框架的制造工序中，不使用蚀刻工序就能够获得半导体元件安装用引线框架。
根据本发明的第1实施方式的半导体元件安装用引线框架与半导体装置及其制造方法，通过采用内部端子用镀层20具有倒梯形剖面形状的结构，能够有效防止内部端子用镀层20脱离密封树脂80。另外，通过凹蚀加工使半导体元件安装部14以及引线部15也构成倒锥形的形状，在背面12侧也能够有效防止包含外部端子用镀层30的半导体元件安装部14以及引线部15的脱离。
[第2实施方式]
图6是表示本发明的第2实施方式的半导体元件安装用引线框架的一个例子的图。
如图6所示，第2实施方式的半导体元件安装用引线框架51，其金属板10以及外部端子用镀层30的结构与图1所示的第1实施方式的半导体元件安装用引线框架50相同，而内部端子用镀层21的结构与第1实施方式的半导体元件安装用引线框架50不同。
如图6所示，内部端子用镀层21与外部端子用镀层30同样具有矩形的剖面形状，而表面22是经粗化的结构。由于具备该粗化的表面22，能够提高内部端子用镀层21与密封树脂80的接合性。
关于内部端子用镀层21的表面22的粗化，只要能够对表面22进行粗化，可以采用各种方法进行，例如，通过可以进行粗化镀层的粗化镀浴来对内部端子用镀层21进行镀层。粗化镀层的目的在于，提高在安装了半导体元件60并进行了引线接合的半导体元件安装侧封入密封树脂80之后的内部端子用镀层21的连接强度。例如，通过氯类Ni粗化镀层进行Pd镀层之后的镀层表面的表面粗糙度(Ra)为0.2μm以上0.7μm以下时，能够获得连接强度充分高且可以进行接合的粗化镀层。镀层表面粗糙度(Ra)小于0.2μm时，密封树脂80与内部端子用镀层21的连接强度不足，凹蚀后可能会发生端子剥离。另外，镀层表面粗糙度(Ra)超过0.7μm时，有必要加厚镀层，而会造成生产性降低。如上所述，粗化镀层，只要其表面被粗化即可，可以是Pd等的单层粗化镀层，还可以是在Ni等的粗化镀层上进行Pd、Au、Ag等的贵金属镀层而成的叠层镀层。
另外，以上说明了内部端子用镀层21的剖面形状为矩形的情况，而内部端子用镀层21的剖面形状并不限定于矩形。例如，如第1实施方式所述，剖面形状也可以是倒梯形等。在此情况下，通过形状所具有的効果、经粗化的表面所具有的効果，能够提高内部端子用镀层21的连接强度。
由于具有该结构，第2实施方式的半导体元件安装用引线框架51，能够有效防止内部端子用镀层21的树脂脱离。在此，除了内部端子用镀层21之外的其他结构要素与第1实施方式的半导体元件安装用引线框架50同样，因此采用相同的参照符号，并省略其说明。
图7是表示本发明的第2实施方式的半导体装置101的一个例子的图。内部端子用镀层21的表面22被粗化，与密封树脂80的接合性得以充分提高，这一点与第1实施方式的半导体装置100同样。另外，其他结构要素与第1实施方式的半导体装置100同样，因此对各结构要素采用相同的参照符号，并省略其说明。
以下，关于本发明的第2实施方式的半导体元件安装用引线框架的制造方法进行说明。在此，关于第2实施方式的半导体元件安装用引线框架的制造方法，将重点说明与第1实施方式的半导体元件安装用引线框架的制造方法不同之处，而关于相同或类似的内容，将省略或简化其说明。
图8是表示本发明的第2实施方式的半导体元件安装用引线框架的制造方法的一个例子的前半一系列工序的图。
图8(a)是表示金属板准备工序的一个例子的图，图8(b)是表示抗蚀层形成工序的一个例子的图。金属板准备工序以及抗蚀层形成工序与图3(a)、(b)所示的第1实施方式的半导体元件安装用引线框架同样，因此对各结构要素采用相同的参照符号，并省略其说明。
图8(c)是表示第1曝光工序的一个例子的图。第1曝光工序中，不同点在于不使用紫外线的散射光，而使用一般的紫外线。因此，抗蚀层40的硬化部分41从上方被垂直照射紫外线，而形成相对于金属板10的表面11大体垂直的结构。其他内容与图3(c)中说明的内容相同，因此省略重复。
图8(d)是表示第1显影工序的一个例子的图。通过显影形成的开口部42a具有相对于金属板10的表面11大体垂直的侧面。在此，其他内容与图3(d)中说明的内容同样，因此省略重复。另外，图8(b)～图8(d)的第1镀层掩膜形成工序也与图3(b)～图3(d)同样。
图8(e)是表示第1镀层工序的一个例子的图。第1镀层工序中，利用可形成粗化表面22的粗化镀浴来进行镀层，形成内部端子用镀层21。粗化镀层的目的在于，在安装了半导体元件并进行了引线接合的半导体元件安装侧封入第1树脂之后，使内部端子具有强的连接强度，例如，通过氯类Ni粗化镀层进行Pd镀层之后的镀层表面的表面粗糙度(Ra)为0.2μm以上0.7μm以下，能够获得连接强度充分高的粗化镀层。另外，进行Ni粗化镀层之后，考虑到与半导体元件进行连接时的引线接合性，一般会进行Au镀层、Ag镀层及Pd镀层的叠层镀层。
图8(f)是表示第1抗蚀层剥离工序的一个例子的图。其与图3(f)所示的第1实施方式的半导体元件安装用引线框架相同，因此对各结构要素采用相同的参照符号，并省略其说明。
接下来，按照与第1实施方式的半导体元件安装用引线框架50的制造方法的图4(a)～(e)相同的工序实施即可。由此，能够制造出密封树脂80与内部端子用镀层21的接合性高的半导体元件安装用引线框架51。
本发明的第2实施方式的半导体装置101的制造方法，除了内部端子用镀层21结构之外，其他内容与图5中说明的第1实施方式的半导体装置100的制造方法相同，因此省略相关说明。
[第3实施方式]
图9是表示本发明的第3实施方式的半导体元件安装用引线框架的一个例子的图。第3实施方式的半导体元件安装用引线框架52其不同于第1实施方式的半导体元件安装用引线框架50之处在于，在金属板10的与表面11上的半导体元件安装区域13为相反侧的背面12上的位置，并未形成外部端子用镀层30。
如上所述，无需在半导体元件安装区域13的背面12侧设置外部端子用镀层30，可以采用如图9所示的结构。其他结构要素与第1实施方式的半导体元件安装用引线框架同样，因此对相同的结构要素采用相同的参照符号，并省略其说明。
图10是表示本发明的第3实施方式的半导体装置的一个例子的图。第3实施方式的半导体装置102其不同于第1实施方式的半导体装置100之处在于，不具备对金属板10进行加工而形成的半导体元件安装部14。因此，无需将半导体元件60设置在半导体元件安装部14上，而可以通过蚀刻工序除去该部分，构成由密封树脂80、81保持半导体元件60的结构。
第3实施方式的半导体元件安装用引线框架的制造方法，相当于在第1实施方式的半导体元件安装用引线框架的制造方法的图4(b)～(d)的第2镀层掩膜形成工序中，以半导体元件安装区域13相反侧位置的抗蚀层44作为硬化部分45，并不形成开口部46。
另外，除了在蚀刻工序中通过蚀刻除去半导体元件安装区域13这一点，第3实施方式的半导体装置的制造方法与图5说明的半导体装置的制造方法同样。
[第4实施方式]
图11是表示本发明的第4实施方式的半导体元件安装用引线框架的一个例子的图。第4实施方式的半导体元件安装用引线框架53其不同于第2实施方式的半导体元件安装用引线框架51之处在于，在金属板10的与表面11上的半导体元件安装区域13为相反侧的背面12上的位置，并未形成外部端子用镀层30。
如上所述，无需在半导体元件安装区域13的背面12侧设置外部端子用镀层30，可以采用如图11所示的结构。其他结构要素与第2实施方式的半导体元件安装用引线框架同样，因此对相同的结构要素采用相同的参照符号，并省略其说明。
图12是表示本发明第4实施方式的半导体装置的一个例子的图。第4实施方式的半导体装置103其不同于第2实施方式的半导体装置101之处在于，不具备对金属板10进行加工而形成的半导体元件安装部14。因此，无需将半导体元件60设置在半导体元件安装部14上，而可以通过蚀刻工序除去该部分，构成由密封树脂80、81保持半导体元件60的结构。
在此，第4实施方式的半导体元件安装用引线框架的制造方法，相当于在第2实施方式的半导体元件安装用引线框架的制造方法的图4(b)～(d)的第2镀层掩膜形成工序中，以半导体元件安装区域13相反侧位置的抗蚀层44作为硬化部分45，且不形成开口部46。
另外，除了在蚀刻工序中通过蚀刻除去半导体元件安装区域13这一点，第4实施方式的半导体装置的制造方法与图5中说明的半导体装置的制造方法同样。
[实施例]
[实施例1]
以下，根据图8以及图4所示的流程图，说明本发明的半导体元件安装用引线框架与半导体元件安装用引线框架的制造方法的实施例。
作为金属板10使用厚度0.125mm的铜类合金材(古河电工制EFTEC64-T)，并在两面层压了干膜抗蚀剂(旭日化成制2558)(参照图8(b))。
然后，按照预定图形进行两面曝光、显影，形成了在内部端子用镀层21的必要部分设有开口的镀层掩膜43a(参照图8(c)、(d))。
然后，在从上述形成的抗蚀剂掩膜12的开口部露出的金属板10上，通过氯类镍镀浴进行粗化镀层，依次以5μm的Ni、0.01μm的Pd的厚度形成了内部端子用镀层21(参照图8(e))。
接下来，剥离镀层掩膜43a以及抗蚀层41(参照图8(f))。
在此，内部端子用镀层21的镀层表面22的粗糙度(Ra)为0.2μm。测定表面粗糙度(Ra)时使用了奥林巴斯制OLS3000(参照图8(f))。
然后，在两面层压了干膜抗蚀剂44(旭化成制2558)(参照图4(a))。
然后，按预定图形对两面进行曝光、显影，形成了在外部端子用镀层30的必要部分设有开口的镀层掩膜47(参照图4(b)、(c))。
接下来，在从上述形成的镀层掩膜47的开口部46露出的金属板10上，通过氨基磺酸镍镀浴以2μm的Ni、0.01μm的Pd、0.003μm的Au的厚度依次进行镀层，形成了外部端子用镀层30(参照图4(d))。
然后，剥离镀层掩膜47以及抗蚀层45(参照图4(e))。
然后，切割成薄片状，并根据需要进行清洗。如上所述，获得了本发明的引线框架。
接下来，使用通过上述工序获得的半导体元件安装用引线框架51，安装半导体元件60并通过接合线进行连接之后，使用环氧树脂80在表面11侧进行了第一树脂封入(参照图5(a)～(c))。
然后，以背面12侧形成的外部端子用镀层30作为蚀刻掩膜，对金属板10进行了凹蚀加工(参照图5(d))。
然后，使用环氧树脂81从背面12侧进行了第二树脂封入(参照图5(e))。
然后，通过锯断进行小片化，制作了半导体装置。
[实施例2～5、比较例]
表1表示实施例2～5、比较例的各项设定。
[表1]
实施例2中，内部端子用镀层21的表面粗糙度(Ra)如表1所示。其他与实施例1的方法相同。
实施例3中，如图3(c)中说明的那样，形成用于镀层掩膜43的抗蚀层40图形时，曝光工序中使用散射光，形成剖面形状为倒梯形的开口部42(参照图3(d))。然后，进行镀层，内部端子用镀层20的锥角如表1所示(参照图3(f))。测定锥角时，使用尼康制的测定显微镜MM-60，算出了测定值。其他结构要素与实施例1的方法相同。
实施例4中，与实施例3同样，内部端子用镀层20的锥角如表1所示。其他结构要素与实施例1的方法相同。
实施例5中，作为外部端子用镀层30的镀层，依次按20μm的Ni、0.01μm的Pd、0.003μm的Au的厚度进行镀层，形成了外部端子用镀层30(参照图3(d))。其他结构要素与实施例1的方法相同。
比较例中，如表1所示，内部端子用镀层具有一般的剖面矩形的形状，也未进行表面粗化。其他结构要素与实施例1的方法相同。
其次，作为效果确认，对实施例1～5的内部端子用镀层20、21的密封树脂密接性进行了确认，并对外部端子用镀层30进行了下垂以及毛刺等外观确认。
关于内部端子用镀层20、21的密封树脂密接性的确认，树脂密封后通过凹蚀对金属材料进行蚀刻中，确认了是否发生内部端子用镀层20、21从密封树脂脱离的不良情况。未发生脱离不良的情况视为“○”，一部分发生了脱离不良的情况视为“×”。本发明的实施例1～5均未发生脱离不良，而比较例中有数个内部端子镀层发生了脱离不良。确认到本实施例的半导体元件安装用引线框架以及半导体装置能够有效防止内部端子用镀层20、21的树脂脱离。
并且，在构成半导体装置的状态下，使用显微镜对半导体装置底面的金属层或电极层周缘部的密封树脂的状态进行了观察。外部端子用镀层30未发生下垂或毛刺的情况视为“○”，一部分发生了下垂或毛刺的情况视为“×”。其结果如表1所示。
实施例1～5以及比较例的样品均未见树脂密封部或电极端子的下垂、毛刺或欠缺等，获得了良好的结果。
如上所述，实施例1～5的样品在密封树脂密接性及外部端子外观的两方面均显示出优良的结果。
以上，详细说明了本发明所优选的实施方式以及实施例，而本发明并不限定于上述的实施方式以及实施例，只要不脱离本发明的范围，可以对上述实施方式以及实施例进行各种变更以及置换。

Claims (27)

1.一种半导体元件安装用引线框架，包括：
金属板；
半导体元件安装区域，设于所述金属板的表面上；
内部端子用镀层，形成于所述金属板的所述表面上的所述半导体元件安装区域的周围；以及
外部端子用镀层，形成于所述金属板的背面上与所述内部端子用镀层为相反侧的位置，
其中，所述内部端子用镀层具有树脂脱离防止结构，用于防止所述金属板的所述表面被密封树脂覆盖时从该密封树脂脱离，所述树脂脱离防止结构是由具有倒梯形剖面形状的所述内部端子用镀层构成的倒锥形的结构，
所述外部端子用镀层不具有所述树脂脱离防止结构。
2.如权利要求1所述的半导体元件安装用引线框架，其中，
所述倒锥形的锥角为30°以上70°以下。
3.如权利要求1所述的半导体元件安装用引线框架，其中，
所述树脂脱离防止结构是所述内部端子用镀层的表面被粗化的结构。
4.如权利要求3所述的半导体元件安装用引线框架，其中，
所述内部端子用镀层为多层镀层。
5.如权利要求4所述的半导体元件安装用引线框架，其中，
所述内部端子用镀层的所述表面由粗化镀层形成。
6.如权利要求5所述的半导体元件安装用引线框架，其中，
所述内部端子用镀层的表面粗糙度Ra为0.2μm以上0.7μm以下。
7.如权利要求1所述的半导体元件安装用引线框架，其中，
所述内部端子用镀层比所述外部端子用镀层厚。
8.如权利要求1所述的半导体元件安装用引线框架，其中，
所述外部端子用镀层具有矩形的剖面形状且具有平滑的表面。
9.如权利要求1所述的半导体元件安装用引线框架，其中，
在所述金属板的所述背面上依次叠层Ni镀层、Pd镀层、Au镀层，从而构成所述外部端子用镀层。
10.如权利要求9所述的半导体元件安装用引线框架，其中，
所述Ni镀层的厚度为2μm以上20μm以下。
11.如权利要求1至10的任一项所述的半导体元件安装用引线框架，其中，
在所述金属板的所述背面上与所述半导体元件安装区域为相反侧的位置，还形成有所述外部端子用镀层。
12.一种半导体装置,包括：
半导体元件安装部，由具有倒锥形剖面形状的金属柱构成；
引线部，由具有倒锥形剖面形状的金属柱构成，且配置于所述半导体元件安装部的周围；
半导体元件，安装于所述半导体元件安装部的表面上；
内部端子用镀层，形成于所述引线部的表面上；
外部端子用镀层，形成于所述引线部的背面上；
接合线，对所述半导体元件的电极与所述内部端子用镀层进行电连接；以及
密封树脂，覆盖所述半导体元件、所述内部端子用镀层以及所述接合线，
其中，所述内部端子用镀层具有树脂脱离防止结构，用于防止从所述密封树脂脱离，所述树脂脱离防止结构是由具有倒梯形剖面形状的所述内部端子用镀层构成的倒锥形的结构，
所述外部端子用镀层不具有所述树脂脱离防止结构。
13.如权利要求12所述的半导体装置，其中，
所述内部端子用镀层的所述倒锥形的锥角为30°以上70°以下。
14.如权利要求12所述的半导体装置，其中，
所述树脂脱离防止结构是所述内部端子用镀层的表面被粗化的结构。
15.如权利要求14所述的半导体装置，其中，
所述内部端子用镀层是多层镀层。
16.如权利要求14所述的半导体装置，其中，
所述内部端子用镀层的所述表面由粗化镀层形成。
17.如权利要求16所述的半导体装置，其中，
所述内部端子用镀层的表面粗糙度Ra为0.2μm以上0.7μm以下。
18.如权利要求12所述的半导体装置，其中，
所述内部端子用镀层比所述外部端子用镀层厚。
19.如权利要求12所述的半导体装置，其中，
所述外部端子用镀层具有矩形的剖面形状且具有平滑的表面。
20.如权利要求12所述的半导体装置，其中，
在所述金属板的所述背面上依次叠层Ni镀层、Pd镀层、Au镀层，从而构成所述外部端子用镀层。
21.如权利要求20所述的半导体装置，其中，
所述Ni镀层的厚度为2μm以上20μm以下。
22.如权利要求12至21的任一项所述的半导体装置，其中，
在所述金属板的所述背面上与所述半导体元件安装区域为相反侧的位置，还形成有所述外部端子用镀层。
23.一种半导体元件安装用引线框架的制造方法，包括：
由第1抗蚀层覆盖金属板的表面以及背面的工序；
在所述金属板的所述表面上的所述第1抗蚀层，形成具有倒梯形剖面形状的开口，从而形成第1镀层掩膜的工序，其中，通过利用散射光进行曝光以及显影，来形成所述第1镀层掩膜的所述具有倒梯形剖面形状的开口；
利用所述第1镀层掩膜，在所述金属板的所述表面上形成第1镀层的工序；
除去所述第1镀层掩膜以及所述第1抗蚀层的工序；
由第2抗蚀层覆盖所述金属板的所述表面以及所述背面的工序；
在所述金属板的所述背面上的所述第2抗蚀层形成开口，从而形成第2镀层掩膜的工序；
利用所述第2镀层掩膜，在所述金属板的所述表面上形成第2镀层的工序；以及
除去所述第2镀层掩膜以及所述第2抗蚀层的工序。
24.一种半导体元件安装用引线框架的制造方法，包括：
由第1抗蚀层覆盖金属板的表面以及背面的工序；
在所述金属板的所述表面上的所述第1抗蚀层形成具有倒梯形剖面形状的开口，从而形成第1镀层掩膜的工序；
利用所述第1镀层掩膜，在所述金属板的所述表面上形成表面被粗化的第1镀层的工序；
除去所述第1镀层掩膜以及所述第1抗蚀层的工序；
由第2抗蚀层覆盖所述金属板的所述表面以及所述背面的工序；
在所述金属板的所述背面上的所述第2抗蚀层形成开口，从而形成第2镀层掩膜的工序；
利用所述第2镀层掩膜，在所述金属板的所述表面上形成第2镀层的工序；以及
除去所述第2镀层掩膜以及所述第2抗蚀层的工序。
25.如权利要求24所述的半导体元件安装用引线框架的制造方法，其中，
通过用于形成粗化镀层的粗化镀浴来进行镀层，从而形成所述表面被粗化的所述第1镀层。
26.如权利要求25所述的半导体元件安装用引线框架的制造方法，其中，
通过利用不同的镀浴进行多次镀层，来形成所述第1镀层，
所述多次镀层中的任一个镀层是利用所述粗化镀浴进行的镀层。
27.一种半导体装置的制造方法，包括，
在利用权利要求23至26的任一项所述的半导体元件安装用引线框架的制造方法制造成的半导体元件安装用引线框架的所述表面上的预定区域，安装半导体元件的工序；
通过引线接合来连接所述半导体元件的电极与所述第1镀层的工序；
在所述半导体元件安装用引线框架的所述表面上进行树脂密封的工序；
以所述第2镀层掩膜作为蚀刻掩膜，从所述金属板的背面侧开始进行蚀刻，形成具有锥形侧面的金属柱的工序；以及
在所述金属板的所述背面上进行树脂密封的工序。
CN201610331019.3A 2015-05-18 2016-05-18 半导体元件安装用引线框架与半导体装置及其制造方法 Active CN106169458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015100743A JP6555927B2 (ja) 2015-05-18 2015-05-18 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP2015-100743 2015-05-18

Publications (2)

Publication Number Publication Date
CN106169458A CN106169458A (zh) 2016-11-30
CN106169458B true CN106169458B (zh) 2018-10-23

Family

ID=57324531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610331019.3A Active CN106169458B (zh) 2015-05-18 2016-05-18 半导体元件安装用引线框架与半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9735106B2 (zh)
JP (1) JP6555927B2 (zh)
CN (1) CN106169458B (zh)
TW (1) TWI593072B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600086321A1 (it) * 2016-08-19 2018-02-19 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
JP6763607B2 (ja) * 2017-01-12 2020-09-30 大口マテリアル株式会社 リードフレーム及びその製造方法
WO2018207583A1 (ja) * 2017-05-09 2018-11-15 三菱電機株式会社 半導体装置およびその製造方法
US10763195B2 (en) * 2018-03-23 2020-09-01 Stmicroelectronics S.R.L. Leadframe package using selectively pre-plated leadframe
US20200411416A1 (en) * 2019-06-27 2020-12-31 Texas Instruments Incorporated Method of making a semiconductor package having projections
JP6804597B1 (ja) * 2019-08-01 2020-12-23 Ｄｏｗａメタルテック株式会社 複合めっき材およびその製造方法
IT201900024259A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
JP2021109981A (ja) 2020-01-06 2021-08-02 Ｄｏｗａメタルテック株式会社 複合めっき材およびその製造方法
JPWO2021246450A1 (zh) * 2020-06-05 2021-12-09
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331147A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体装置のリ−ドフレ−ム
JPH06132459A (ja) * 1992-10-14 1994-05-13 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
CN1222252A (zh) * 1996-04-18 1999-07-07 德塞拉股份有限公司 制造半导体封装的方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH11195742A (ja) 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001326250A (ja) * 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US20090230524A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Semiconductor chip package having ground and power regions and manufacturing methods thereof
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
US7968981B2 (en) * 2008-04-11 2011-06-28 Stats Chippac Ltd. Inline integrated circuit system
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
CN102177579A (zh) * 2008-11-05 2011-09-07 株式会社三井高科技 半导体装置及其制造方法
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8502357B2 (en) * 2009-10-01 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with shaped lead and method of manufacture thereof
WO2011049128A1 (ja) * 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5370330B2 (ja) * 2010-10-01 2013-12-18 住友金属鉱山株式会社 半導体素子搭載用基板の製造方法
US8415206B2 (en) * 2011-03-24 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame etching and method of manufacture thereof
US8957509B2 (en) * 2011-06-23 2015-02-17 Stats Chippac Ltd. Integrated circuit packaging system with thermal emission and method of manufacture thereof
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
US20160343643A1 (en) 2016-11-24
JP6555927B2 (ja) 2019-08-07
TW201703213A (zh) 2017-01-16
US9735106B2 (en) 2017-08-15
JP2016219524A (ja) 2016-12-22
TWI593072B (zh) 2017-07-21
CN106169458A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
TWI500131B (zh) 半導體元件用基板之製造方法及半導體裝置
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
JP2009135417A (ja) 半導体素子搭載用基板の製造方法
CN104813464A (zh) 半导体元件搭载用基板及其制造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
KR102570206B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP3993218B2 (ja) 半導体装置の製造方法
KR102570204B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2014138155A (ja) 半導体素子搭載用基板及び半導体装置
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
JP2008186869A (ja) リードフレーム、およびその製造方法
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
JP2014116632A (ja) 半導体装置の製造方法
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180801

Address after: Kagoshima County, Japan

Applicant after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SH MATERIALS CO.,LTD.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231127

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Kagoshima County, Japan

Patentee before: Oguchi Electric Materials Co.,Ltd.