JPH06132459A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JPH06132459A
JPH06132459A JP4301710A JP30171092A JPH06132459A JP H06132459 A JPH06132459 A JP H06132459A JP 4301710 A JP4301710 A JP 4301710A JP 30171092 A JP30171092 A JP 30171092A JP H06132459 A JPH06132459 A JP H06132459A
Authority
JP
Japan
Prior art keywords
die pad
plating
lead frame
back surface
dimples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4301710A
Other languages
English (en)
Inventor
Toshihiko Shimada
寿彦 島田
Mitsuhiro Miyazawa
三宏 宮沢
Hidemi Atobe
英美 跡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4301710A priority Critical patent/JPH06132459A/ja
Publication of JPH06132459A publication Critical patent/JPH06132459A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【目的】 ダイパッドと封止樹脂との密着性を良好とし
パッケージクラックの発生等を防止するとともに、ダイ
パッドを変形させずにディンプルを形成する。 【構成】 リードフレームのダイパッド10の裏面に形
成しようとするディンプルのパターンにしたがってめっ
きレジスト12を形成し、該めっきレジスト12で被覆
されていない前記ダイパッド10裏面上にめっきを施し
てめっきを盛り上げためっき部を形成した後、前記めっ
きレジスト12を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレーム及びその
製造方法に関する。
【0002】
【従来の技術】樹脂モールドタイプのリードフレームは
ダイパッドに半導体素子を搭載し、インナーリードと半
導体素子とを電気的に接続した後樹脂封止される。最近
の半導体パッケージは半導体チップが大型化している一
方薄型になっていることから、パッケージ内で半導体チ
ップが占める割合が大きくなり、リードフレームとモー
ルド樹脂が剥離してパッケージにクラックが発生すると
いったことが問題になっている。パッケージクラックは
半導体装置組立て時の加熱などにより、パッケージ内に
閉じ込められた水分が膨張したりすることによって生じ
る。
【0003】半導体チップはダイパッドに接合されて樹
脂封止されるから、モールド樹脂の剥離はダイパッド部
分でもっとも問題になる。このため、従来もダイパッド
とモールド樹脂との密着性を向上させることでパッケー
ジクラックの発生等を防止することが行われている。ダ
イパッドの裏面にディンプル加工を施してモールド樹脂
との密着性を向上させる方法もそのひとつである。
【0004】
【発明が解決しようとする課題】ダイパッドにディンプ
ル加工を施す方法としてはプレス加工によって形成する
方法およびエッチングによって形成する方法がある。し
かしながら、プレス加工によってディンプルを形成する
方法の場合はプレス時の加工歪みによってダイパッドが
反ったりするといった変形が生じる。このため、深いデ
ィンプル加工を施すことができないといった問題点があ
った。また、エッチングによってディンプル加工を施し
た場合は、ディンプルのアンカー効果が十分でなく、ダ
イパッドとモールド樹脂との密着性が不十分であるとい
う問題点があった。そこで、本発明はこれらの問題点を
解消すべくなされたものであり、その目的とするところ
は、ダイパッドを変形させることなくダイパッド裏面に
好適なディンプルを形成でき、封止樹脂とダイパッドと
が剥離するといった問題を解消できるリードフレーム及
びその製造方法を提供しようとするものである。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、ダイパッド裏面
に封止樹脂との密着性を良好にするディンプルを形成し
たリードフレームにおいて、前記ディンプルが前記ダイ
パッド裏面にめっきを盛り上げて形成しためっき部によ
って形成されたことを特徴とする。また、前記めっき部
の断面形状がアンダーカット形状に形成されたことを特
徴とする。また、前記ダイパッド裏面にエッチングによ
る凹部が形成されたことを特徴とする。また、前記リー
ドフレームのダイパッドの裏面に形成しようとするディ
ンプルのパターンにしたがってめっきレジストを形成
し、該めっきレジストで被覆されていない前記ダイパッ
ド裏面上にめっきを施してめっきを盛り上げためっき部
を形成した後、前記めっきレジストを除去することを特
徴とする。また、前記ダイパッド裏面上にめっき部を形
成してめっきレジストを除去した後、前記ダイパッドの
裏面を選択的にエッチングして前記めっき部間にエッチ
ングによる凹部を形成することを特徴とする。
【0006】
【作用】ダイパッドにめっきを施してめっきを盛り上げ
ためっき部を形成してディンプルにすることにより、プ
レス加工などに比べ微細で一定高さを有するディンプル
を形成できる。また、ダイパッドに変形等を生じさせる
ことなくディンプルを形成することができる。ダイパッ
ドにめっきレジストを塗布することにより、任意のパタ
ーンでディンプルを形成でき、めっきを盛り上げて形成
することによって断面形状がアンダーカット形状のめっ
き部に形成することも可能になる。めっき部をエッチン
グの際の保護膜として利用することによって、めっき部
間のダイパッド面にエッチングによる凹部を形成するこ
とができる。
【0007】
【実施例】以下、本発明の好適な実施例を添付図面にし
たがって詳細に説明する。図1〜図3は本発明に係るリ
ードフレームの製造方法の一実施例を示す。本実施例で
は、まずリードフレームのダイパッドの裏面に形成しよ
うとするディンプルのパターンにしたがってめっきレジ
ストを塗布する。図1(a) はダイパッド10裏面にめっ
きレジスト12を塗布した状態を示す。めっきレジスト
12はその部分にめっきを施さないために設けるもの
で、たとえばスクリーン印刷法によって形成できる。実
施例ではめっきレジスト12を市松状に形成したが、め
っきレジスト12の塗布パターンはもちろん任意のパタ
ーンに設定することができる。
【0008】図1(b) はダイパッド10にめっきレジス
ト12を形成した後の断面図を示す。めっきレジスト1
2はとびとびの島状に形成される。次に、ダイパッド1
0の裏面にめっきを施し、ダイパッド10上にめっきを
盛り上げてめっき部14を形成する。図2はめっきを施
した後の様子を示す。めっきレジスト12を塗布してい
ない部分にめっきが施され、図のように盛り上げた形状
に形成される。ダイパッド10に施すめっきとしては、
銅系のリードフレームの場合には銅系のめっき、ニッケ
ル系のリードフレームの場合にはニッケル系のめっきが
好適である。
【0009】ダイパッド10にめっきを施した後、めっ
きレジスト12を溶解などにより除去する。めっきレジ
スト12を除去することによってダイパッド10の裏面
上に突起状に多数個のめっき部14、すなわちディンプ
ルが形成される。めっき部14は樹脂封止した際にアン
カーとして作用し、封止樹脂とダイパッド10との密着
性を向上させることができる。本実施例の方法による場
合は、ダイパッド10の裏面上に形成するめっき部14
はダイパッド10にめっきレジスト12を塗布する際の
パターンによって適宜の形状に設定できる。すなわち、
スクリーン印刷等によって形状や密度など任意のパター
ンでめっきレジスト12を塗布することでダイパッド1
0に容易にディンプルを形成することができる。
【0010】また、本実施例の方法による場合は、めっ
きによってダイパッド10にディンプルを形成するか
ら、ディンプル形成時にプレス加工による場合のような
加工歪みが作用せず、ダイパッド10が反ったりすると
いった変形をおこさずにディンプルを形成することがで
きる。また、めっきの盛り上げによってディンプル部の
高さを確保することができ、めっきレジスト12を微細
パターンに形成することによって微細でなおかつ一定の
高さを有するディンプルを確実に形成することができ
る。
【0011】図4は上記方法でアンダーカット形状のデ
ィンプルを形成する方法を示す。すなわち、ダイパッド
10の裏面にめっきレジスト12を所定パターンで塗布
する際に、図4(a) に示すようにめっきレジスト12の
断面形状がかまぼこ状になるようにし、この状態でめっ
きを施す。めっきを盛り上げた後(図4(b) )、めっき
レジスト12を除去することによってダイパッド10に
めっき部14が残る(図4(c) )。めっきレジスト12
の断面をかまぼこ状にしたことによって、めっき部14
は図4(c) のようにアンダーカット形状に形成される。
めっき部14をアンダーカット形状に形成することによ
って、樹脂モールドした際にダイパッド10と封止樹脂
とのくいつき性が向上して密着が十分となり封止樹脂が
剥離することを有効に防止する。
【0012】図5はダイパッド10にディンプルを形成
する他の実施例を示す。本方法の場合も上記実施例と同
様にダイパッド10にめっきを施してディンプルを形成
するが、本方法ではめっき部を形成した後、ダイパッド
10にエッチングを施すことを特徴とする。すなわち、
ダイパッド10の裏面にめっきレジスト12を形成し
(図5(a) )、めっきを施してめっき部14を形成した
後(図5(b) 、めっきレジスト12を除去する(図5
(c) )。次に、この状態でダイパッド10にエッチング
を施す。このエッチングはめっき部14で被覆された以
外のダイパッド10の裏面部分を選択的にエッチングす
るものである。これによってダイパッド10の裏面にエ
ッチングによる凹部16を形成する。
【0013】図5(d) はエッチング後のダイパッド10
の断面図を示す。ダイパッド10にめっき部14を設け
るとともにエッチングによる凹部16を形成することに
よってダイパッド10の裏面に深いディンプルを形成す
ることができ、封止樹脂とダイパッド10との密着性を
効果的に向上させることができる。なお、この実施例の
場合もダイパッド10に対してはめっきおよびエッチン
グ処理によってディンプルを形成するから、ダイパッド
10を変形させずに効果的なディンプル形状を形成する
ことができる。
【0014】
【発明の効果】本発明に係るリードフレーム及びその製
造方法によれば、上述したように、めっき方法によって
ダイパッドにディンプルを形成するから、任意のパター
ンで微細な形状に形成することができ、とくにディンプ
ルの断面形状をアンダーカット形状にすることによって
封止樹脂とダイパッドとの密着性を効果的に向上させる
ことができる。また、ダイパッドに変形を生じさせずに
ディンプルを形成できるから半導体チップの搭載が好適
に行えるリードフレームを得ることができる等の著効を
奏する。
【図面の簡単な説明】
【図1】ダイパッドにめっきレジストを設けた状態の説
明図である。
【図2】ダイパッドに盛り上げめっきを施した状態の断
面図である。
【図3】ダイパッドにめっき部を設けた状態の断面図で
ある。
【図4】アンダーカット状のめっき部を形成する方法を
示す説明図である。
【図5】ダイパッドにディンプルを形成する方法を示す
説明図である。
【符号の説明】 10 ダイパッド 12 めっきレジスト 14 めっき部 16 凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/56 H 8617−4M 23/28 A 8617−4M

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッド裏面に封止樹脂との密着性を
    良好にするディンプルを形成したリードフレームにおい
    て、 前記ディンプルが前記ダイパッド裏面にめっきを盛り上
    げて形成しためっき部によって形成されたことを特徴と
    するリードフレーム。
  2. 【請求項2】 めっき部の断面形状がアンダーカット形
    状に形成されたことを特徴とする請求項1記載のリード
    フレーム。
  3. 【請求項3】 ダイパッド裏面にエッチングによる凹部
    が形成されたことを特徴とする請求項1または2記載の
    リードフレーム。
  4. 【請求項4】 リードフレームのダイパッドの裏面に形
    成しようとするディンプルのパターンにしたがってめっ
    きレジストを形成し、 該めっきレジストで被覆されていない前記ダイパッド裏
    面上にめっきを施してめっきを盛り上げためっき部を形
    成した後、 前記めっきレジストを除去することを特徴とするリード
    フレームの製造方法。
  5. 【請求項5】 ダイパッド裏面上にめっき部を形成して
    めっきレジストを除去した後、 前記ダイパッドの裏面を選択的にエッチングして前記め
    っき部間にエッチングによる凹部を形成することを特徴
    とする請求項4記載のリードフレームの製造方法。
JP4301710A 1992-10-14 1992-10-14 リードフレーム及びその製造方法 Pending JPH06132459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4301710A JPH06132459A (ja) 1992-10-14 1992-10-14 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4301710A JPH06132459A (ja) 1992-10-14 1992-10-14 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06132459A true JPH06132459A (ja) 1994-05-13

Family

ID=17900229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4301710A Pending JPH06132459A (ja) 1992-10-14 1992-10-14 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06132459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP2016219524A (ja) * 2015-05-18 2016-12-22 Shマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331147A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体装置のリ−ドフレ−ム
JPH03159163A (ja) * 1989-11-16 1991-07-09 Shinko Electric Ind Co Ltd リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331147A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体装置のリ−ドフレ−ム
JPH03159163A (ja) * 1989-11-16 1991-07-09 Shinko Electric Ind Co Ltd リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP2016219524A (ja) * 2015-05-18 2016-12-22 Shマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法

Similar Documents

Publication Publication Date Title
US7836586B2 (en) Thin foil semiconductor package
JPH0692076A (ja) Icカードモジュール用リードフレーム形状
CN101814446B (zh) 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH06132459A (ja) リードフレーム及びその製造方法
JPH0145228B2 (ja)
JP2546129B2 (ja) 半導体装置用リードフレームの製造方法
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
JP2582683B2 (ja) リードフレーム
JPH03159163A (ja) リードフレーム
CN101853833B (zh) 埋入型基岛及多凸点基岛引线框结构及其先刻后镀方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2582682B2 (ja) リードフレームおよびその製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP3062671B2 (ja) リードフレームおよびリードフレームの製造方法
KR100833938B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임 제조 방법
JPH0689960A (ja) 半導体素子用リードフレーム
JPS6065551A (ja) 樹脂封止型半導体装置とその製造方法
JP3195080B2 (ja) リードフレームの製造方法
JPH0650989Y2 (ja) リードフレーム
JP2552139Y2 (ja) リードフレーム
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
JP2001144390A (ja) 立体回路基板およびその製造方法
JPH077122A (ja) Icパッケージ