JPH0689960A - 半導体素子用リードフレーム - Google Patents

半導体素子用リードフレーム

Info

Publication number
JPH0689960A
JPH0689960A JP23871892A JP23871892A JPH0689960A JP H0689960 A JPH0689960 A JP H0689960A JP 23871892 A JP23871892 A JP 23871892A JP 23871892 A JP23871892 A JP 23871892A JP H0689960 A JPH0689960 A JP H0689960A
Authority
JP
Japan
Prior art keywords
lead frame
impress
semiconductor element
impression
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23871892A
Other languages
English (en)
Inventor
Yasuhiro Koshio
康弘 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23871892A priority Critical patent/JPH0689960A/ja
Publication of JPH0689960A publication Critical patent/JPH0689960A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 封止樹脂との密着性を増大すると共に、アイ
ランドの反りを修正する半導体素子用リードフレ−ムを
提供する点。 【構成】 本発明に係わる半導体素子用リードフレーム
は、アイランドの周囲に形成する第1圧跡の周りに引掛
かりを設けて封止樹脂の密着性を向上すると共に、半導
体素子用リードフレームの反りを修正する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子用リードフ
レームの改良に関する。
【0002】
【従来の技術】集積度が向上した半導体素子の組立に
は、いわゆるタブ方式に加えて、リードフレ−ム方式も
機種によって依然として多用されており、マウントする
半導体素子にトランスファ−モ−ルド法による樹脂封止
工程を行って外部雰囲気から保護する手法が採られてい
る。このような封止樹脂層の厚さは、最近僅か1mmの
ものも市販されており、リードフレームとの密着性を増
大するために圧跡(Dimple)加工が行われてい
る。これは、封止樹脂を介して侵入する水分などが半導
体素子に到達するパス(Path)を長くする役割をも
果たす。このような圧跡形成には、プレスによって表面
が三角形もしくは台形の圧跡加工が知られている。
【0003】一方鉄、鉄ニッケル合金、クラッド材更に
銅または銅合金などの導電性金属などから成るリードフ
レ−ムは、プレス工程かエッチング工程を経て製造する
が、最近のように集積度が向上した多ピン半導体素子用
の厚さの小さいリードフレ−ムは、主にエッチング工程
によりリードの幅や厚さも従来より一段と小さくする。
【0004】ところでリードフレ−ムには、SIP、D
IP、QFPまたSOPなどの品種が利用されており、
SIPを除いては、周囲に枠を設けた構造が採られてい
る。即ち、枠体を起点としてその中央に向けて延長する
リードを設け、例えば中央部分に半導体素子をマウント
するアイランドを形成する。この枠体は複数個を連続し
て形成し、その個数により長尺リードフレ−ムか短尺リ
ードフレ−ムを区別する。また、アイランドは、枠体に
連続して形成する細長い導電性金属片により固定する。
更に、枠体を起点として形成するリードは、アイランド
を囲みかつその端を遊端とし、封止樹脂外に延長するも
のをアウターリードと呼ぶ。
【0005】このような構造のリードフレ−ムは、その
機械的強度を維持するためにいわゆる連結細条を枠体に
沿って設置し、各種工程後機械的に切断除去する。
【0006】このような構造のリードフレ−ムの例えば
アイランドの周囲に形成する圧跡を、図1の斜視図及び
図2の断面図により説明する。圧跡の形成は、前記のよ
うにプレス工程により行い、リードフレ−ム1の所定の
場所を圧子により押圧して図1の斜視図にあるような斜
視図の形状とする。このような圧跡2の断面形状は、図
2のように三角形のもの更に、三角形の頂点の部分が平
坦な台形のものもある。
【0007】しかも、単一のプレス工程により形成する
ために、応力が一方方向にかかり、図1の斜線部の位置
に歪みが発生する。
【0008】
【発明が解決しようとする課題】このような圧跡1で
は、断面形状が三角形または台形であり、封止樹脂を引
掛ける部分がないために密着性が非常に悪い上に、リー
ドフレ−ムの一方の表面だけを加工するために、伸びが
発生してアイランドが反る現象が起きる。
【0009】本発明は、このような事情により成された
もので特に、封止樹脂との密着性を増大すると共に、ア
イランドの反りを修正する半導体素子用リードフレ−ム
を提供することを目的とする。
【0010】
【課題を解決するための手段】板状の導電性金属から成
る半導体素子用リードフレームと,この半導体素子用リ
ードフレームに形成する半導体素子をマウントするアイ
ランド部と,このアイランド部の周囲の板状の導電性金
属部分に形成する第1圧跡と,この第1圧跡の周囲の導
電性金属の他の部分に形成する深さが第1圧跡より小さ
い第2圧跡とに本発明に係わる半導体素子用リードフレ
ームの特徴がある。
【0011】更に、前記第1圧跡の開口面を覆って設置
する突起部にも特徴があり、更にまた前記第1圧跡及び
第2圧跡の上面形状が多角形である点にも特徴がある。
【0012】
【作用】本発明に係わる半導体素子用リードフレーム
は、アイランドの周囲に形成する第1圧跡の周りに引掛
かりを設けて封止樹脂の密着性を向上すると共に、半導
体素子用リードフレームの反りを修正する。
【0013】
【実施例】本発明に係わる実施例を図3乃至図9を参照
して説明する。図3〜図5の斜視図は、本発明により形
成した第1圧跡及び第2圧跡形成後を明らかにしてお
り、図6は図4をA−A線で切断した断面図で更に、図
7〜図9は、第2圧跡を形成する工程を示した。図3な
らびに図5では、導電性金属で構成するリードフレ−ム
10にプレス工程により形成した各種の第1圧跡11な
らびに第2圧跡12形成後の状態を斜視図により示す。
これらの図にあるようにリードフレ−ム1に形成する第
1圧跡11の開口面は、四角形や多角形をしており、そ
の外側に記載した三角形または四角形部分は第2圧跡1
2である。
【0014】DIP、QFPまたSOPなどのリードフ
レ−ム1は、周囲に設ける枠を起点として例えば中央に
向ったリードを設け、更に例えば中央部分に半導体素子
をマウントするアイランドを形成する。この枠は複数個
を連続して形成し、その個数により長尺リードフレ−ム
か短尺リードフレ−ムを区別する。また、アイランド
は、枠に連続して形成する細長い導電性金属片により固
定する。更にまた、枠を起点として形成するリードは、
アイランドを囲みかつその端を遊端とし、封止樹脂外に
延長するものをアウターリードと呼ぶのに対してリード
をインナ−リ−ドとする。このような構造のリードフレ
−ムは、その機械的強度を維持するためにいわゆる連結
細条を枠体に沿って設置し、各種工程後機械的に切断除
去する。本来ならアイランドには、例えばオ−トマウン
タにより半導体素子をマウントして、前記のように樹脂
封止工程を行う。しかし、本発明に係わる半導体素子用
リードフレーム10には、プレス工程により形成する第
1圧跡11及び第2圧跡12は、図4に明らかにした圧
子により所定の場所を押圧して形成する。
【0015】図4に示す圧子13には、水平な押圧面1
4に第2圧跡12用突出部15を形成するが、第1圧跡
11用圧子(図示せず)では突出部15のない水平な押
圧面とする。この結果図3〜図5に示すように三角形や
多角形の開口面14を形成する。これらの図に示すよう
に、プレス工程により得られる開口面14には、いわゆ
るバリ16が発生すると共に斜線で明らかにする歪み部
17が生じる。バリ16は、第1圧跡11用圧子の形状
言い換えれば半導体素子用リードフレ−ムに形成する第
1圧跡11の寸法と形に左右される。
【0016】バリ16は、図7ならびに図9に示す第2
圧跡12の形成工程により除外できる。即ち、図7の断
面図に明らかなように、半導体素子用リードフレーム1
0の所定の場所に形成した第1圧跡11には、その開口
面14から連続してバリ16が形成され、突出部15を
備えた第2圧跡12用圧子により図8のように押圧す
る。バリ16は、第1圧跡11の開口面14の内側につ
ぶされて、突起18が形成されると共に、第1圧跡11
の外側に第2圧跡12を形成する。この状態は、図9に
明らかであり、第2圧跡12の深さは、第1圧跡11よ
り小さい。
【0017】この押圧工程では、第1圧跡11における
歪み部17の応力方向と全く逆方向に応力を発生するの
で、実質的にほぼ解消する。
【0018】図9の断面図に明らかなように第1圧跡1
1と第2圧跡12の形成工程後の上面は、段差が複数個
形成され、第1圧跡11の断面にも段差が形成されるの
で、樹脂封止工程による厚さの薄い樹脂との密着性が従
来より向上する。
【0019】封止樹脂(図示せず)との密着性を改善す
るに当たっては、形成位置を当然選定することになる
が、例えば半導体素子用リードフレ−ムに形成するイン
ナ−リ−ドの端部に設置することが多い。
【0020】寸法は、一辺が0.15mm深さ80μm
の第1圧跡11とその外側に第2圧跡12を設け、これ
を0.3mmのピッチで複数個を列状に設置するのも一
案である。また、場合によっては、円弧状や角状に形成
することも可能である。
【0021】設置場所としては、アイランド(図示せ
ず)の周囲でも良いのは勿論である。
【0022】
【発明の効果】本発明に係わる半導体素子用リードフレ
−ムでは、歪み方向が全く逆のプレス工程で第1圧跡1
1と第2圧跡12を形成するので、反りがなくなると共
に封止樹脂との密着性が従来技術より向上する。ひいて
は、樹脂封止型半導体素子の特性を長期にわたって発揮
できる。
【図面の簡単な説明】
【図1】従来の半導体素子用リードフレームに形成する
圧跡の斜視図である。
【図2】従来の半導体素子用リードフレームに形成する
図1と違う圧跡の斜視図である。
【図3】本発明に係わる半導体素子用リードフレームに
形成する第1圧跡及び第2圧跡の斜視図である。
【図4】本発明に係わる半導体素子用リードフレームに
形成する他の第1圧跡及び第2圧跡の斜視図である。
【図5】本発明に係わる半導体素子用リードフレームに
形成する更に他の第1圧跡及び第2圧跡の斜視図であ
る。
【図6】図4をA−A線により切断した他の第1圧跡及
び第2圧跡の断面図である。
【図7】本発明に係わる半導体素子用リードフレームに
形成する第2圧跡の工程を示す断面図である。
【図8】図6に続く工程を明らかにする断面図である。
【図9】図7に続く工程を示す断面図である。
【符号の説明】
1:リードフレ−ム、 2:圧跡、 10:半導体素子用リードフレ−ム、 11:第1圧跡、 12:第2圧跡、 13:圧子、 14:押圧面、 15:突出部、 16:バリ、 17:歪み部、 18:突起。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 板状の導電性金属から成る半導体素子用
    リードフレームと,この半導体素子用リードフレームに
    形成する半導体素子をマウントするアイランド部と,こ
    のアイランド部の周囲の板状の導電性金属部分に形成す
    る第1圧跡と,この第1圧跡の周囲の導電性金属の他の
    部分に形成する深さが第1圧跡より小さい第2圧跡とを
    具備することを特徴とする半導体素子用リードフレーム
  2. 【請求項2】 前記第1圧跡の開口面を覆って設置する
    突起部を具備することを特徴とする半導体素子用リード
    フレーム
  3. 【請求項3】 前記第1圧跡及び第2圧跡の上面形状が
    多角形であることを特徴とする半導体素子用リードフレ
    ーム
JP23871892A 1992-09-08 1992-09-08 半導体素子用リードフレーム Pending JPH0689960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23871892A JPH0689960A (ja) 1992-09-08 1992-09-08 半導体素子用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23871892A JPH0689960A (ja) 1992-09-08 1992-09-08 半導体素子用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0689960A true JPH0689960A (ja) 1994-03-29

Family

ID=17034238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23871892A Pending JPH0689960A (ja) 1992-09-08 1992-09-08 半導体素子用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0689960A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067028A1 (en) * 2003-08-15 2005-07-21 Beng Keh See A semiconductor device and a process for packaging a semiconductor device
JP2011077216A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2011091330A (ja) * 2009-10-26 2011-05-06 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2011146736A (ja) * 2011-03-22 2011-07-28 Rohm Co Ltd リードフレームおよび半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067028A1 (en) * 2003-08-15 2005-07-21 Beng Keh See A semiconductor device and a process for packaging a semiconductor device
JP2011077216A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2011091330A (ja) * 2009-10-26 2011-05-06 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2011146736A (ja) * 2011-03-22 2011-07-28 Rohm Co Ltd リードフレームおよび半導体装置

Similar Documents

Publication Publication Date Title
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
US4137546A (en) Stamped lead frame for semiconductor packages
JP2001015668A (ja) 樹脂封止型半導体パッケージ
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2000294711A (ja) リードフレーム
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH0689960A (ja) 半導体素子用リードフレーム
JP2957335B2 (ja) リードフレームの製造方法
JPH03296254A (ja) リードフレーム
JP2586352B2 (ja) 半導体装置用リード切断装置
JP2582683B2 (ja) リードフレーム
JPH06252318A (ja) 半導体装置とその製造方法
JPH07183442A (ja) リ−ドフレ−ムの製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2818369B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JPH03159163A (ja) リードフレーム
JPH0766350A (ja) 半導体装置用リードフレーム
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPS607747A (ja) 樹脂封止型半導体装置
JP2776697B2 (ja) 半導体装置
JPH06244335A (ja) 樹脂封止型半導体装置
JPH08264702A (ja) 半導体装置のリードフレーム及びこれを用いた半導体装置
JP3484623B2 (ja) リードフレームの製造方法