JPS607747A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS607747A
JPS607747A JP58115521A JP11552183A JPS607747A JP S607747 A JPS607747 A JP S607747A JP 58115521 A JP58115521 A JP 58115521A JP 11552183 A JP11552183 A JP 11552183A JP S607747 A JPS607747 A JP S607747A
Authority
JP
Japan
Prior art keywords
resin
lead
point
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115521A
Other languages
English (en)
Inventor
Yasuhisa Kobayashi
小林 安久
Takashi Kinoshita
高志 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58115521A priority Critical patent/JPS607747A/ja
Publication of JPS607747A publication Critical patent/JPS607747A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は樹脂封止型半導体装置にか力り、とくにこの装
置の内部及び外部リードの構造に関するものである。
一般に樹脂封止U半導体装置は第1図ta)で示される
ようにリードフレーム3の中央部3′に素子lを搭載し
金属線2でリード3と素子1會接続し、これを同(切の
ように樹脂4で封止しこの後同図(C)のように外部リ
ード3を折り曲げて製造されるものである。ここで使用
されているJJ−ドフレームは鉄系の合金が多く、半導
体装置を回路基板等に装着ための機械的特性上、硬度の
高いものが多い。
このため外部リードを折り曲げる工程ではかなり強力な
成形機全使用して成形する必要がある。しかしながら強
力な成形機を使用する以上折り曲げられる外部リード及
びこのリードを支える樹脂に大きな機械的応力が加わる
。この応力により外部リードの変形、或は樹脂のカケ、
ワレ、ヒビ等がしばしば発生することがあったつ又、無
理に曲げるため装置の外形寸法にもバラツキが多くなる
ことがある。
一方このリード3の折り曲げる部分6のみ金薄くし曲げ
やすくした構造(第2図うもあるがこの構造では曲げた
部分に応力が集中し、成形する際装置と成形機との位置
精度を高くしないかぎりリードの強度が低下してしまう
本発明の目的は係る欠点を除去した改良されたリードフ
レーム全提供することにある。
本発明は、樹脂内部にあるリードの少なくとも樹脂面よ
り0.2m以上内部から外部リードの折り曲げ完了する
までの部分を好ましくはその厚さを他の部分の厚さの2
/3以下にすることを特徴とする。
以下本発明を実施例に基ずいて説明する。
第3図は本発明の実施例を示す部分断面図である。この
リード7においては、樹脂内部リードの樹脂4の面■よ
す0.2腹内部に八つ几ところから外部リードの曲げ終
わる個所までのリードの部分8をその厚さを2/3にし
たものである。この時樹脂面よ!70.2 amよりよ
り小の範囲をうすくしたのではこの部分の樹脂0部に折
り曲げの際応力が集中し0部がカケ落ちることがある。
第3図のようなリード7′f:用いると、外部リードを
折り曲げる時の刀が小さくても可能となり外部リードの
変形は勿論、樹脂にかかる応力も少なくなり樹脂部のカ
ケ、ヒ(等の発生を防げ信頼性全向上することが出来る
。又、樹脂封止型半導体装置の欠点である耐湿性という
面でもリード部での水が浸入可能となる面積も少く、浸
入した水も内部リードの段差の部分で浸入しにくくなり
耐湿性という信頼性をも向上することが出来る。さらに
樹脂内部に段があるためリードの引き抜きに対する強度
も増加する。その上、リード折り曲げの際に強力な成形
機を必要としないためより安価な空気式成形機を使用出
来コストダウンを計ることが出来る。
この様にリードの一部金薄くしても装置全基板等に実装
する部分3′は厚いため装置の機械的特性は何ら劣化し
ないことはいうまでもない。
【図面の簡単な説明】
第1図は従来技術の樹脂封止を半導体装置の一般的製造
方法を示す図である。第2図は他の従来技術の構造金示
す図である。第3図は本発明の実施例を示す図であり(
a)は断面図(b)は長さの規定の意味を説明する図で
ある。 尚、各図において、1・・・・・・半導体素子、2・・
・・・・金属細線、3.7・・・・・・リード、3′・
・・・・・リードの素子搭載部、4・・・・・・樹脂、
6.8・・・・・・リードが薄くなった部分である。 準l 辺 第2図 (bλ

Claims (1)

    【特許請求の範囲】
  1. 樹脂対IE観半導体装置の外部接続リードにおいて、樹
    脂の外壁より0.2 am以上樹脂内部に入った範囲の
    部分と該樹脂の外壁から外側のリード折り曲げ部を越え
    る個所までの部分の厚さが他の部分に比較して薄くなっ
    ていることを特徴する樹脂封止型半導体装置。
JP58115521A 1983-06-27 1983-06-27 樹脂封止型半導体装置 Pending JPS607747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115521A JPS607747A (ja) 1983-06-27 1983-06-27 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115521A JPS607747A (ja) 1983-06-27 1983-06-27 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS607747A true JPS607747A (ja) 1985-01-16

Family

ID=14664581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115521A Pending JPS607747A (ja) 1983-06-27 1983-06-27 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS607747A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261145A (ja) * 1988-08-19 1990-03-01 Peruujia:Kk 飾り紐
US5619065A (en) * 1991-09-11 1997-04-08 Gold Star Electron Co., Ltd. Semiconductor package and method for assembling the same
WO2012165568A1 (ja) * 2011-06-02 2012-12-06 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261145A (ja) * 1988-08-19 1990-03-01 Peruujia:Kk 飾り紐
US5619065A (en) * 1991-09-11 1997-04-08 Gold Star Electron Co., Ltd. Semiconductor package and method for assembling the same
WO2012165568A1 (ja) * 2011-06-02 2012-12-06 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール
JPWO2012165568A1 (ja) * 2011-06-02 2015-02-23 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール

Similar Documents

Publication Publication Date Title
JP2000294711A (ja) リードフレーム
EP1202452A3 (en) Surface acoustic wave device and manufacturing method thereof
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS607747A (ja) 樹脂封止型半導体装置
JPS63296252A (ja) 樹脂封止型半導体装置
JPH03296254A (ja) リードフレーム
JPS6223094Y2 (ja)
JP2528192B2 (ja) 半導体装置
JPH0735403Y2 (ja) リードフレーム
JPH07176667A (ja) 表面実装型半導体装置
JPS5992535A (ja) 半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
US6621151B1 (en) Lead frame for an integrated circuit chip
JPH0689960A (ja) 半導体素子用リードフレーム
KR0140458B1 (ko) 반도체 패키지 제조용 리드프레임
KR200142844Y1 (ko) 리드프레임
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH06163786A (ja) リードフレーム
JP2679687B2 (ja) 樹脂封止型半導体装置
KR200295743Y1 (ko) 반도체 장치용 리드프레임
JPH04324668A (ja) リードフレーム
JP2003243599A (ja) リードフレーム及び半導体装置
JPH04162466A (ja) 半導体装置用リードフレーム
JPH06244335A (ja) 樹脂封止型半導体装置