JP2003243599A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JP2003243599A
JP2003243599A JP2002040311A JP2002040311A JP2003243599A JP 2003243599 A JP2003243599 A JP 2003243599A JP 2002040311 A JP2002040311 A JP 2002040311A JP 2002040311 A JP2002040311 A JP 2002040311A JP 2003243599 A JP2003243599 A JP 2003243599A
Authority
JP
Japan
Prior art keywords
lead
bonding
semiconductor element
connection terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002040311A
Other languages
English (en)
Inventor
Etsuo Uematsu
悦夫 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002040311A priority Critical patent/JP2003243599A/ja
Publication of JP2003243599A publication Critical patent/JP2003243599A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置内で半導体素子を搭載する領域を
広く確保することを可能とし、接続端子部と実装基板と
の電気的接続を確実にする。 【解決手段】 パッド部12に搭載された半導体素子1
0と、リード14のボンディング部14aとがワイヤボ
ンディングされて半導体素子10とリード14とが電気
的に接続されているとともに、実装面が平坦面となるよ
うに半導体素子が樹脂封止され、実装面と面一に前記リ
ードの下面が実装用の接続端子部として露出する半導体
装置において、前記リード14の長手方向の中途位置で
リードの厚さ方向にハーフカットされてリード14が段
差形状に形成され、リード14の前記パッド部12に対
向する内端側が前記ボンディング部14aに形成されて
封止樹脂18中に埋没して封止され、前記リード14の
外端側の裏面が前記実装面と面一に前記接続端子部14
bとして封止樹脂から露出している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレーム及び
これを用いた半導体装置に関する。
【0002】
【従来の技術】QFN(Quad Flat Non-Lead)パッケージ
はリードフレームの加工技術を利用してチップサイズ程
度のきわめて小型に形成した半導体装置であり、実装面
が平坦面になるように半導体素子を樹脂封止するととも
に、実装面の周縁に実装面と面一に接続端子部となるリ
ードの裏面を露出させてなるものである。図6はQFN
パッケージの構成を示す断面図である。図6(a)に示す
パッケージは、パッド部12に半導体素子10を搭載
し、半導体素子10とリード14とをワイヤボンディン
グし、ボンディングワイヤ16により半導体素子10と
リード14とを電気的に接続した後、封止樹脂18によ
り実装面と面一にパッド部12の裏面とリード14の裏
面とが露出するように封止した製品である。図7(a)
に、このパッケージを実装面側から見た状態を示す。封
止樹脂18によって封止した実装面にはパッド部12の
裏面と実装用の接続端子部となるリード14の裏面が露
出している。
【0003】これに対して、図6(b)に示すパッケージ
は、リードフレームをプレス加工する際に、パッド部1
2とリード14のボンディング部14aとをパッケージ
の実装面から若干浮かすように加工し、半導体素子10
とリード14とをワイヤボンディングした後、封止樹脂
18によって半導体素子10を封止した際にパッド部1
2とリード14のボンディング部14aが封止樹脂18
中に埋没するようにした製品である。この製品の場合
は、図7(b)に示すように、パッケージの実装面にパッ
ド部12が露出せず、リード14はボンディング部14
aが封止されてリード14の外端側(アウター側)が接
続端子部として実装面に露出する。
【0004】
【発明が解決しようとする課題】図6(a)に示すパッケ
ージはパッド部12がパッケージの外面に露出している
ことから、半導体素子10からの熱放散性に優れるとい
う利点はあるものの、図6(b)に示すように、半導体素
子10全体を封止樹脂18により覆って封止したパッケ
ージにくらべて半導体素子10の封止特性が劣るという
問題と、リード14が封止樹脂18から脱落しやすいと
いう問題がある。QFNパッケージはきわめて小型でリ
ードも小さいためリード14と封止樹脂18との接触面
積が小さく、また、プレス抜き加工で形成したリードフ
レームの場合は、リード14の断面形状が矩形で封止樹
脂18から抜けやすい形状になっているためである。
【0005】これに対して、図6(b)に示すパッケージ
の場合は、リード14のボンディング部14aを浮かせ
て、リード14の内端側(インナー側)が封止樹脂18
に食い込ませるようにして樹脂封止しているから、リー
ド14が封止樹脂18から脱落しにくいという利点があ
る。しかしながら、ボンディング部14aを若干浮かす
ようにリードをプレス成形するためには、リード14の
曲げ部分(傾斜部)が必要であり、リード14を曲げ加
工するためにある程度の長さのリード14が必要にな
る。QFNパッケージは、たとえばパッド部12の大き
さが1×1mmでパッケージの大きさが2〜3mm程度
といったきわめて小型の製品であるため、リードの長さ
は搭載できる半導体チップの大きさが規制されるという
問題がある。
【0006】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、リー
ドのボンディング部を封止樹脂中に封止してリードの脱
落を防止し、リードの実質的な長さを短くしてより大き
な半導体素子を搭載可能とし、確実に実装可能とするQ
FN用のリードフレームおよびこれを用いた半導体装置
を提供するにある。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するため次の構成を備える。すなわち、パッド部に搭
載された半導体素子と、リードのボンディング部とがワ
イヤボンディングされて半導体素子とリードとが電気的
に接続されているとともに、実装面が平坦面となるよう
に半導体素子が樹脂封止され、実装面と面一に前記リー
ドの下面が実装用の接続端子部として露出する半導体装
置において、前記リードの長手方向の中途位置でリード
の厚さ方向にハーフカットされてリードが段差形状に形
成され、リードの前記パッド部に対向する内端側が前記
ボンディング部に形成されて封止樹脂中に埋没して封止
され、前記リードの外端側の裏面が前記実装面と面一に
前記接続端子部として封止樹脂から露出していることを
特徴とする。
【0008】また、前記半導体装置に使用されるリード
フレームであって、半導体素子を搭載するパッド部の外
側にパッド部に対向して配置されるリードが、リードの
長手方向の中途位置でリードの厚さ方向にハーフカット
され、前記パッド部に対向するリードの内端側のボンデ
ィング部と、リードの外端側の接続端子部とが段差形状
に形成されていることを特徴とする。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面にしたがって詳細に説明する。図1は
本発明に係る半導体装置の一実施形態の構成を示す断面
図である。本実施形態の半導体装置は、いわゆるQFN
タイプの半導体装置であり、パッド部12に半導体素子
10を搭載し、半導体素子10の電極端子とパッド部1
2の周囲に配置されたリード14のボンディング部14
aとをボンディングワイヤ16によりワイヤボンディン
グし、樹脂封止金型を使用して封止樹脂18により半導
体素子10およびボンディングワイヤ16等を樹脂封止
したものである。
【0010】本実施形態の半導体装置では半導体素子1
0を搭載するリードフレームを加工する際に、パッド部
12をパッケージの実装面から若干浮かすようにすると
ともに、リード14のボンディング部14aをパッケー
ジの実装面から若干浮かすように加工し、封止樹脂18
によって半導体素子10を封止した際にパッド部12と
リード14のボンディング部14aが封止樹脂18によ
って被覆されるようにした。14bはリード14の外端
側(アウター側)でパッケージの実装面で外面に露出す
る接続端子部となる部位である。なお、パッド部12に
ついては図6(a)に示すと同様に、パッケージの外面に
裏面が露出するように形成してもよい。
【0011】本実施形態の半導体装置およびこの半導体
装置に使用するリードフレームにおいて特徴的な構成
は、リード14のボンディング部14aをパッケージの
実装面から若干浮かす形態に加工する方法として、リー
ドフレーム材の厚さ方向にリード14をハーフカット
し、リード14の長さ方向の中途部に略垂直な段差壁1
41を形成するようにする点にある。このようにリード
14をハーフカットしてリード14のボンディング部1
4aを若干浮かすように加工する方法は、プレス抜き加
工によって形成するリードフレームについてもエッチン
グによって形成するリードフレームについても適用でき
る。なお、リード14をハーフカットする加工は、リー
ド14の表面にワイヤボンディング用の所要のめっき等
を施した後に行われる。
【0012】図2にリードをハーフカットして形成した
場合と、従来の曲げ加工によってリードを形成した場合
を対比して示す。図2(a)がハーフカットによる場合、
図2(b)が曲げ加工による場合である。図2(a)に示すよ
うに、ハーフカット加工ではリード14の両面での段差
位置がほぼ同一位置となるように加工され、段差の高さ
は最大でリード14の厚さの2分の1程度とすることが
できる。図2(a)でA部分が樹脂封止した際に接続端子
部14bとしてパッケージの実装面と面一に露出するリ
ードの外端側部分であり、B部分がボンディングワイヤ
16がボンディングされるボンディング部14aであ
る。。本実施形態の半導体装置に使用するリードフレー
ムは、材厚が0.2mmのものであり、リード14をハ
ーフカットすることにより、ボンディング部14aはパ
ッケージの実装面よりも0.1mm高位となっている。
【0013】図2(b)に示す従来の曲げ加工によって形
成したリード14では、接続端子部14bとなるA部分
とボンディング部14aとなるB部分に加えて、A部分
とB部分の中間に傾斜形状の曲げ加工部(C部分)が形
成される。材厚が0.2mmのリードフレーム材でボン
ディング部となるB部分を0.125mmの高さに形成
する場合、曲げ加工部(C部分)の長さは0.15mm
程度となる。したがって、従来の曲げ加工によってボン
ディング部14aを形成する方法と本実施形態のリード
14をリードカットする方法とを比較すると、本実施形
態の場合は、従来の加工方法で形成される曲げ加工部
(C部分)の長さ分だけリード14の長さを短くするこ
とが可能になる。
【0014】リード14の長さを短くできるということ
は、リード14を短くした領域分を半導体素子10を搭
載するパッド部12の領域として利用できるということ
であり、これによてってパッド部12の面積を拡大する
ことが可能になる。図4、5は半導体素子10を搭載す
るリードフレームの例を示す。図4は上述したようにリ
ード14をハーフカットして形成したもの、図5は従来
方法の曲げ加工によってリード14を形成した例を示
す。13はパッド部12を支持するサポートバーであ
る。パッド部12をパッケージの実装面から浮かすよう
にする際はサポートバー13を中途で曲げ加工する。
【0015】図4では、リード14の接続端子部14b
となる部位を斜線で示している。図で線Dの位置はリー
ドフレームに半導体素子を搭載して樹脂封止した後、個
々の半導体装置に切断する位置であり、20はリード1
4をハーフカットして形成した段差部である。上述した
ように、リード14をハーフカットしてボンディング部
14aを形成した場合は段差部20を挟んで接続端子部
14bとボンディング部14aとが連続した形態とな
る。リード14をハーフカットする加工の場合は、リー
ドフレーム材にダレ等の変形がをさほど生じさせないか
ら、接続端子部14bは外形形状が明確な矩形状(斜線
部分)となり、接続端子部14bの表面全体が平坦面に
形成されて接続端子部14bとして十分な接合面積を確
保することができる。
【0016】また、リード14のボンディング部14a
についても、リードフレーム材をハーフカットすること
で、ボンディング面が平坦面に形成され、ボンディング
部14aの面全体がボンディング面として利用すること
ができ、十分なボンディング面積を確保することが可能
になる。
【0017】これに対して、図5に示すリード14を曲
げ加工したリードフレームの場合は、リード14の中途
部に曲げ加工部22が形成されるから、曲げ加工部22
でリードフレーム材がダレた形状となり、リード14の
パッケージの外面に露出する接続端子部14bが、とく
に曲げ加工部22との境界近傍部分で平坦面とならず、
実装基板から接続端子部14bが浮いてしまって、接続
端子部14bの実質的な接合面積が小さくなる。このた
め、リード14の接続端子部14bとなる部位を若干長
めにとって曲げ加工するといった必要があり、これによ
ってリード14を長くしなければならなくなる。
【0018】図4、5に示したように、リード14をハ
ーフカットしてボンディング部14aを形成する本実施
形態のリードフレームの場合は、リード14の接続端子
部14bの接合面積を十分に確保できるとともに、リー
ド14の長さを短くしたことによってパッド部12を大
きく形成することができる。たとえば、図5に示すリー
ドフレームはパッド部12が1.1mm×1.1mmの
角形に形成されている製品であるが、図4に示すように
リード14をハーフカットして形成することにより、パ
ッド部12を1.4mm×1.4mmの角形に形成する
ことができる。QFNパッケージはこのようにきわめて
小さな半導体素子を搭載する製品が多いから、とくに小
型のパッド部12を備えた製品の場合には、リード14
をハーフカットしてボンディング部14aの面積および
接続端子部14bの面積を確保するとともにリード14
の長さを短くする方法は、限られた大きさのパッケージ
内に、より大きな半導体素子を搭載可能とする点できわ
めて有効である。
【0019】図3はリードフレームのリード14にエッ
チングによって段差部を形成する製品と上述した実施形
態のリードフレームの構成を対比して示す説明図であ
る。図3(a)は本実施形態のリードフレームのリード1
4の構成を示す断面図および端面図であり、図3(b)は
従来のエッチングによってリード14に段差部を形成し
たリードフレームについてのリード14の構成を示す断
面図および端面図である。図3(b)に示す従来のエッチ
ングによってリード14に段差部を形成する方法では、
リード14の先端部を裏面側からエッチングして段差E
を形成してボンディング部14cを形成している。段差
Eを形成しているのは、半導体素子を樹脂封止した際に
ボンディング部14cが封止樹脂中に埋没し、リード1
4を封止樹脂中にくいこませてリード14が封止樹脂か
ら脱落しないようにするためである。
【0020】図3(b)に示すように、エッチングによっ
てリード14に段差Eを形成する方法は、製造工程が煩
雑で、エッチングのコントロールが難しいという問題
と、ハーフカットによる場合には図3(a)に示すように
ボンディング部14aの下面が平坦面に形成されるのに
対して、ボンディング部14cの下面が湾曲した形状に
なるという問題がある。リード14のボンディング部1
4aの下面はリード14にワイヤボンディングする際に
ヒータブロックが当接する面であるから、図3(b)に示
すようにボンディング部14cの下面が湾曲面になると
ボンディング部14cの支持が不十分になる。本実施形
態のリードフレームの場合はリード14のボンディング
部14aの下面は確実に平坦面に形成されるからボンデ
ィング部14aの支持性についての問題はない。
【0021】また、図3(b)に示すようにエッチングに
よってリード14にボンディング部14cを形成した場
合は、ボンディング部14cの厚さがどうしても薄くな
る。たとえば、リードフレーム材の材厚が0.2mmの
とき、ボンディング部14cの厚さは0.07mm〜
0.08mm程度である。このようにボンディング部1
4cの厚さが薄くなると、リードフレーム4にボンディ
ングワイヤ16をボンディングして引き上げる際にボン
ディング部14cが折れたり曲がったりするという問題
がある。この点、図3(a)に示す本実施形態のリードフ
レームの場合は、ボンディング部14aの肉厚が十分で
あり、ワイヤボンディングに対して十分な強度を有する
という利点がある。
【0022】
【発明の効果】本発明に係るリードフレーム及び半導体
装置によれば、上述したように、リードのボンディング
部の面積および接続端子部の面積を十分に確保して、さ
らにリードの長さを従来製品よりも短縮することができ
る。これにより、パッケージ内で半導体素子を搭載する
領域を広く確保することが可能となり、より大きな半導
体素子を搭載することが可能となる。また、リードをハ
ーフカットしてリードの接続端子部を形成することか
ら、接続端子部が輪郭が明確な平坦面に形成され、接続
端子部と実装基板との電気的接続が確実になるととも
に、半導体装置製品としての見栄えが良くなる等の著効
を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一実施形態の構成を
示す断面図である。
【図2】ハーフカットと曲げ加工によって形成するリー
ドの断面形状を示す説明図である。
【図3】ハーフカットとエッチングによって形成するリ
ードの断面形状と端面形状とを示す説明図である。
【図4】本発明に係るリードフレームの一実施形態の構
成を示す説明図である。
【図5】リードフレームの従来例の構成を示す説明図で
ある。
【図6】半導体装置の従来の構成を示す断面図である。
【図7】従来の半導体装置の底面図である。
【符号の説明】
10 半導体素子 12 パッド部 13 サポートバー 14 リード 14a、14c ボンディング部 14b 接続端子部 16 ボンディングワイヤ 18 封止樹脂 20 段差部 22 曲げ加工部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッド部に搭載された半導体素子と、リ
    ードのボンディング部とがワイヤボンディングされて半
    導体素子とリードとが電気的に接続されているととも
    に、実装面が平坦面となるように半導体素子が樹脂封止
    され、実装面と面一に前記リードの下面が実装用の接続
    端子部として露出する半導体装置において、 前記リードの長手方向の中途位置でリードの厚さ方向に
    ハーフカットされてリードが段差形状に形成され、 リードの前記パッド部に対向する内端側が前記ボンディ
    ング部に形成されて封止樹脂中に埋没して封止され、前
    記リードの外端側の裏面が前記実装面と面一に前記接続
    端子部として封止樹脂から露出していることを特徴とす
    る半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置に使用される
    リードフレームであって、 半導体素子を搭載するパッド部の外側にパッド部に対向
    して配置されるリードが、リードの長手方向の中途位置
    でリードの厚さ方向にハーフカットされ、前記パッド部
    に対向するリードの内端側のボンディング部と、リード
    の外端側の接続端子部とが段差形状に形成されているこ
    とを特徴とするリードフレーム。
JP2002040311A 2002-02-18 2002-02-18 リードフレーム及び半導体装置 Pending JP2003243599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040311A JP2003243599A (ja) 2002-02-18 2002-02-18 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002040311A JP2003243599A (ja) 2002-02-18 2002-02-18 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JP2003243599A true JP2003243599A (ja) 2003-08-29

Family

ID=27781089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040311A Pending JP2003243599A (ja) 2002-02-18 2002-02-18 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP2003243599A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186229A (ja) * 2004-12-28 2006-07-13 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置
JP2007208188A (ja) * 2006-02-06 2007-08-16 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186229A (ja) * 2004-12-28 2006-07-13 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置
JP2007208188A (ja) * 2006-02-06 2007-08-16 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US8390133B2 (en) Semiconductor device and manufacturing method thereof
US6459148B1 (en) QFN semiconductor package
US5521428A (en) Flagless semiconductor device
JPH08222681A (ja) 樹脂封止型半導体装置
EP0989608A3 (en) Plastic integrated circuit device package and method of making the same
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2000294711A (ja) リードフレーム
JP2520860B2 (ja) 半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003243599A (ja) リードフレーム及び半導体装置
US8258611B2 (en) Leadframe structure for electronic packages
JP2000196005A (ja) 半導体装置
JPH11145369A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPS62154769A (ja) 半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH11330343A (ja) 樹脂封止型半導体装置
JP3195515B2 (ja) 半導体装置及びその製造方法
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH08162596A (ja) リードフレーム及び半導体装置
JPH11191608A (ja) 半導体装置およびその製造方法
JP2005183492A (ja) 半導体装置
JP2000049270A (ja) リードフレームの製造方法
JP2002261225A (ja) 樹脂封止型半導体装置
JPH05335365A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110