JP2005183492A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005183492A
JP2005183492A JP2003418809A JP2003418809A JP2005183492A JP 2005183492 A JP2005183492 A JP 2005183492A JP 2003418809 A JP2003418809 A JP 2003418809A JP 2003418809 A JP2003418809 A JP 2003418809A JP 2005183492 A JP2005183492 A JP 2005183492A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
semiconductor device
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003418809A
Other languages
English (en)
Inventor
Motoaki Sato
元昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003418809A priority Critical patent/JP2005183492A/ja
Publication of JP2005183492A publication Critical patent/JP2005183492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ダイパッドに、第1および第2の半導体チップを積層して搭載し、各半導体チップとリードとをワイヤボンディングした後に樹脂モールドしてパッケージングされる半導体装置であって、第1の半導体チップと封止樹脂との密着性を向上させて、信頼性や生産安定性を向上させる。
【解決手段】 ダイパッド2は、中央の接着部10と、開口したスリット部11と、周縁部12とを有し、周縁部12は接着部10の外側周囲に形成され、スリット部11は接着部10を囲むように形成されて接着部10と周縁部12との間に位置し、接着部10に接着された第1の半導体チップ4の四隅4aが周縁部12に重なって支持され、スリット部11の一部分Pが第1の半導体チップ4の外側へはみ出している。
【選択図】 図5

Description

本発明は複数の半導体チップをパッケージに搭載したチップ積層タイプの半導体装置に関するものである。
今や標準化した表面実装型の半導体パッケージの技術は、銅(Cu)合金または鉄−ニッケル(Fe−Ni)系合金のリードフレームのダイパッドに半導体チップがダイボンディングにより搭載され、半導体チップのボンディングパッド(電極パッド)とリードの内端部とが金(Au)線等の金属細線でワイヤーボンディングされ、所定の形状を持った金型にて樹脂モールドされてパッケージ体が構成されたものである。
以下、従来の表面実装型の半導体装置について図面を参照しながら説明する。
図10は従来の半導体装置31を示す主要な断面図であり、半導体装置31は、ダイパッド32に半導体チップ33が接着剤34を介したダイボンディングにより搭載され、半導体チップ33のボンディングパッド35とリード36の内端部36a(インナーリード)とが金属細線37でワイヤーボンディングされて電気的接続がなされ、所定の形状を持った金型にて封止樹脂38でモールドされて半導体装置31を構成したものである。そして樹脂モールドし、封止樹脂38の硬化後は、金型から取り出された半導体装置31のリード36の外端部36b(アウターリード)がリードフォーミング金型にて所定のリード形状に加工されたものである。
なお、半導体装置31が完成した後は、電気的接続や信号検査、信頼性試験が行われ、良品判定された製品は梱包出荷される。
近年、LSIの発達はメモリー/ロジック混載やアナログ/デジタル混載が急速に進行しているが、市場のコスト競争力はさらに進み、今や単に1チップ化しチップ拡散プロセスにより混載化することが市場競争に勝つ条件ではなくなってきている。そこで最適なチップを選択し、複数の半導体チップを1パッケージ化する方が混載で1チップ化するよりは、利益を上げる可能性が出てきた。その例としてチップ積層タイプの半導体装置がある。
チップ積層タイプの半導体装置は、例えば図11に示すように、ダイパッド32上に第1の半導体チップ33aがダイボンディングされ、さらに第1の半導体チップ33aの上に第2の半導体チップ33bがダイボンディングされた後、金属細線37により各リード36とのワイヤーボンディング、および、封止樹脂38による外囲のモールドがなされて2チップ以上を1パッケージとしていた(特許文献1参照)。
しかしながら上記の従来の半導体装置において、特に図11に示したチップ積層タイプの半導体装置40では、複数の半導体チップ33a,33bを搭載するため、より半導体装置40の内部が高密度し、第1の半導体チップ33aと封止樹脂38との密着性が低下するといった問題があり、信頼性低下や生産安定性低下が懸念されているといった問題がある。
特開平10−256473号公報
本発明は、半導体チップと封止樹脂との密着性を向上させて、信頼性や生産安定性を向上させることが可能な半導体装置を提供することを目的とする。
上記目的を達成するために本第1発明は、
リードとダイパッドとを有し、
上記ダイパッドに、複数の四角形の半導体チップを積層して搭載し、
各半導体チップとリードとをワイヤボンディングした後に樹脂モールドしてパッケージングされる半導体装置であって、
上記ダイパッドは、中央の接着部と、開口したスリット部と、周縁部とを有し、
上記周縁部は接着部の外側周囲に形成され、
上記スリット部は接着部を囲むように形成されて接着部と周縁部との間に位置し、
上記複数の半導体チップのうちの接着部に接着された第1の半導体チップの四隅が周縁部に重なって支持され、
上記スリット部の一部分が第1の半導体チップの外側へはみ出しているものである。
これによると、第1の半導体チップをダイパッドの接着部に接着し、封止樹脂を樹脂モールドした場合、封止樹脂はダイパッドのスリット部に充填されて第1の半導体チップの裏面にも密着するため、第1の半導体チップと封止樹脂との密着性が向上する。また、この際、スリット部の一部分が第1の半導体チップの外側へはみ出しているため、上記封止樹脂は上記スリット部の一部分(はみ出した部分)を通過してダイパッドの表裏両側へ十分に行き渡る。
さらに、第1の半導体チップとリードとをワイヤボンディングする際、第1の半導体チップの四隅がダイパッドの周縁部に重なって支持されているため、第1の半導体チップの周辺のボンディングパッドに金属細線を接着するとき、第1の半導体チップの撓みを防止することができ、ワイヤボンディングの接着強度(ボンダビリティー)が向上する。
このようなことから、従来のものに比べて、半導体装置の信頼性や生産安定性が向上する。
本第2発明は、ダイパッドの周縁部は、第1の半導体チップの四隅に形成されたボンディングパッドの直下に位置しているものである。
これによると、特に、第1の半導体チップの四隅に形成されたボンディングパッドに対するワイヤボンディングの接着強度がより一層に向上する。
本第3発明は、ダイパッドの総面積(すなわち接着部と周縁部との面積)をS1とし、接着部の面積をS2とし、スリット部の面積をS3とし、第1の半導体チップの面積をS4とすると、
(S3/S1)×100=40〜80%
(S4−S2)/S3×100=40〜80%
(S1/S4)×100=100〜150%
という上記3つの式の関係にあるものである。
これによると、ダイパッドの大きさと第1の半導体チップ4の大きさとが最適な関係に保たれる。
本第4発明は、ダイパッドは複数の吊りリードに支持され、
上記吊りリードはダイパッドから半導体装置の対角線の方向へ連設され、
上記各吊りリードに、樹脂モールド後に樹脂の底面に露出する突起部が形成されており、
上記突起部は半導体装置の中心から所定範囲内のダイパッドの近傍に位置しているものである。
これによると、封止樹脂を樹脂モールドする際、突起部が封止金型に固定されて、封止樹脂が封止金型内に注入されるので、封止樹脂注入時のダイパッドおよび半導体チップの上下変動を防止することができ、これにより、金属細線の断線を防止することが可能となる。尚、突起部をダイパッドの近傍に位置させることにより、ダイパッドおよび半導体チップの上下変動を防止する効果がさらに高まる。
本発明によると、封止樹脂を樹脂モールドする際、第1の半導体チップと封止樹脂との密着性が向上し、さらに、封止樹脂がスリット部の一部分(はみ出した部分)を通過してダイパッドの表裏両側へ十分に行き渡る。また、第1の半導体チップの周辺のボンディングパッドに金属細線を接着する際、第1の半導体チップの撓みを防止することができ、ワイヤボンディングの接着強度が向上する。このようなことから、従来のものに比べて、半導体装置の信頼性や生産安定性が向上する。
以下、本発明における第1の実施の形態について図1〜図5を参照しながら説明する。
図1,図2に示すように、1は半導体装置であって、ダイパッド2の外方周囲に複数のリード3が配列されている。上記ダイパッド2上には第1の半導体チップ4が搭載され、さらに、第1の半導体チップ4上に第2の半導体チップ5が搭載されている。第1および第2の半導体チップ4,5は長方形であり、第1の半導体チップ4のアスペクト比(長辺の長さと短辺の長さとの比)がほぼ2:1に形成されている。また、第1および第2の半導体チップ4,5の周縁部に形成された複数のボンディングパッド6と各リード3の内端部3a(インナーリード部)とは金属細線7でワイヤボンディングされて電気的に接続されている。上記ワイヤボンディング後、封止樹脂8で樹脂モールドされてパッケージングされ、これにより、2個の半導体チップ4,5を1パッケージ化している。
図3,図4に示すように、上記ダイパッド2は、正方形の平板状に形成されており、接着部10と、表裏に開口したスリット部11と、周縁部12とを有している。上記接着部10は、ダイパッド2の中央に位置しており、正方形に形成されている。また、上記周縁部12は、接着部10の外側周囲に形成されている。また、上記スリット部11は、接着部10を囲むように形成され、接着部10と周縁部12との間に位置している。尚、上記接着部10の四隅端部と周縁部12とは4本の連結片13を介して連通しており、上記スリット部11は連結片13によって4つに分割されている。
図2に示すように、上記第1の半導体チップ4は、ダイパッド2の接着部10の表面に接着ペースト16(接着剤の一例)を介して接着されている。図5に示すように、第1の半導体チップ4の四隅4aはダイパッド2の周縁部12上に重なって支持され、さらに、第1の半導体チップ4の相対する短辺が上記周縁部12上に重なって支持されている。尚、上記周縁部12は、第1の半導体チップ4の四隅4aに形成されたボンディングパッド6の真下に位置している。また、スリット部11の一部分Pは第1の半導体チップ4の長辺の外側へはみ出している。
上記ダイパッド2の総面積(すなわち接着部10の表面の面積と周縁部12の表面の面積と連結片13の表面の面積との和)をS1とし、接着部10の表面の面積をS2とし、スリット部11の開口面積の総和をS3とし、第1の半導体チップ4の裏面の面積をS4とすると、下記(1)〜(3)式の関係になるように設定されている。
(S3/S1)×100=40〜80% (1)
(S4−S2)/S3×100=40〜80% (2)
(S1/S4)×100=100〜150% (3)
図2〜図4に示すように、上記ダイパッド2は4本の吊りリード17に支持されている。これら吊りリード17はダイパッド2の周縁部12の四隅端部から半導体装置1のパッケージの対角線方向へ連設されている。各吊りリード17にはそれぞれ、樹脂モールド後に封止樹脂8の底面に露出する下向きの突起部18が形成されている。半導体装置1のパッケージの中央Oから対角線方向の四隅部までの距離をAとし、上記中央Oから突起部18までの距離をBとすると、突起部18は下記の(4)式に示すように中央Oから所定範囲内に位置している。
B/A≦2/3 (4)
また、図2に示すように、第2の半導体チップ5は接着シート20(接着剤の一例)を介して第1の半導体チップ4上に接着されている。
以下、上記構成における作用を説明する。
半導体装置1を製造する場合、ダイパッド2の接着部10に第1の半導体チップ4を接着し、第1の半導体チップ4に第2の半導体チップ5を接着し、第1および第2の半導体チップ4,5と各リード3とをワイヤボンディングした後、封止樹脂8で樹脂モールドする。
上記樹脂モールドの際、上記封止樹脂8はダイパッド2のスリット部11に充填されて第1の半導体チップ4の裏面にも密着するため、第1の半導体チップ4と封止樹脂8との密着性が向上する。
また、図5に示すように、スリット部11の一部分Pが第1の半導体チップ4の外側へはみ出しているため、封止樹脂8は上記スリット部11の一部分Pを通過してダイパッド2の表裏両側へ十分に行き渡る。
さらに、第1の半導体チップ4とリード3とをワイヤボンディングする際、第1の半導体チップ4の四隅4aがダイパッド2の周縁部12上に重なって支持されているため、第1の半導体チップ4の周辺のボンディングパッド6に金属細線7を接着するとき、第1の半導体チップ4の撓みを防止することができ、ワイヤボンディングの接着強度(ボンダビリティー)が向上する。特に、上記周縁部12は第1の半導体チップ4の四隅4aのボンディングパッド6の真下に位置しているため、第1の半導体チップ4の四隅4aのボンディングパッド6に対するワイヤボンディングの接着強度がより一層に向上する。
以上のようなことから、従来のものに比べて、半導体装置1の信頼性や生産安定性が向上する。
また、上記(1)〜(3)式により、ダイパッド2の大きさと第1の半導体チップ4の大きさとが最適な関係に保たれる。尚、上記ダイパッド2の総面積S1が第1の半導体チップ4の裏面の面積S4に対して大き過ぎると、封止樹脂8のダイパッド2の裏面への充填性が阻害される恐れがあり、この対策として、上記のように、(S1/S4)×100=100〜150%の範囲とすることにより、第1の半導体チップ4に対するダイパッド2のサイズが限定され、封止樹脂8のダイパッド2の裏面への充填性が向上するといったメリットがある。
さらに、封止樹脂8を樹脂モールドする際には、上金型と下金型とで構成される封止金型(図示せず)内に封止樹脂8を注入する。この時、リード3と吊りリード17とが上金型と下金型とによってクランプされる。また、樹脂モールド時、各突起部18が下金型の内面に確実に当接するように、突起部18の曲げ深さを若干大きく設定しており、これによって、吊りリード17自身の弾性力(ばね力)で、突起部18に下向きの押圧力が発生し、突起部18が上記押圧力により下金型の内面に押し付けられる。これにより、ダイパッド2は封止金型内に封止樹脂8を注入する際の封止樹脂8の流れに耐えることができ、ダイパッド2および半導体チップ4,5の上下変動(ダイパッドシフト)を防止することができる。特に、上記(4)式の関係に示すように、突起部18の位置をダイパッド2側へ近付けるほど、ダイパッド2および半導体チップ4,5の上下変動を防止する効果がさらに高まる。
尚、図5に示すように、第1の半導体チップ4の相対する短辺がダイパッド2の周縁部12上に完全に重なっているが、第1の半導体チップ4の四隅4aが上記周縁部12上に重なっている状態さえ保っていれば、第1の半導体チップ4の位置が短辺方向又は長辺方向へ多少ずれても問題は無く、したがって、第1の半導体チップ4の接着位置のずれをある程度許容することができる。
上記第1の実施の形態では、第1の半導体チップ4はアスペクト比が2:1の長方形に形成されているが、2:1以外の長方形であってもよい。
上記第1の実施の形態では、長方形の第1の半導体チップ4を用いたが、第2の実施の形態として、図6に示すように、アスペクト比が1:1となる正方形の第1の半導体チップ4を用いてもよい。
この場合、正方形の第1の半導体チップ4の四隅4aはダイパッド2の周縁部12上に重なって支持されており、スリット部11の一部分Pは第1の半導体チップ4の四辺の外側へはみ出している。
上記第1の実施の形態では、図4に示すように、ダイパッド2の接着部10と周縁部12とは4本の連結片13を介して連通しているが、上記連結片13の本数は4本に限定されるものではなく、例えば、第3の実施の形態として、図7に示すように、連結片13を2本設けたり、第4の実施の形態として、図8に示すように、連結片13を1本だけ設けてもよい。尚、連結片13を2本設けた場合、スリット部11は連結片13によって2つに分割され、連結片13を1本だけ設けた場合、スリット部11は連結片13の部分で分断されている。
上記第1の実施の形態では、図4に示すように、ダイパッド2の接着部10を正方形に形成しているが、長方形或いはそれ以外の形状であってもよく、例えば、第5の実施の形態として、図9に示すように、接着部10を円形に形成してもよい。
上記各実施の形態では、図4に示すように、ダイパッド2を正方形に形成しているが、長方形であってもよい。
上記各実施の形態では、図2に示すように、2個の半導体チップ4,5を1パッケージ化しているが、3個以上の半導体チップを1パッケージ化してもよい。
ダイパッドに半導体チップを搭載し、樹脂モールドしてパッケージングされる半導体装置に適用できる。
本発明の第1の実施の形態における半導体装置の一部分を断面表示した斜視図である。 同、半導体装置の断面図である。 同、半導体装置のダイパッドとリードとの斜視図である。 同、半導体装置のダイパッドとリードとの平面図である。 同、半導体装置のダイパッドに第1の半導体チップを接着した状態の平面図である。 本発明の第2の実施の形態における半導体装置のダイパッドに第1の半導体チップを接着した状態の平面図である。 本発明の第3の実施の形態における半導体装置のダイパッドとリードとの平面図である。 本発明の第4の実施の形態における半導体装置のダイパッドとリードとの平面図である。 本発明の第5の実施の形態における半導体装置のダイパッドとリードとの平面図である。 従来の半導体装置の断面図であり、1チップを1パッケージとしたものである。 従来の半導体装置の断面図であり、2チップを1パッケージとしたものである。
符号の説明
1 半導体装置
2 ダイパッド
3 リード
4 第1の半導体チップ
4a 四隅
5 第2の半導体チップ
6 ボンディングパッド
10 接着部
11 スリット部
12 周縁部
17 吊りリード
18 突起部
P 一部分

Claims (4)

  1. リードとダイパッドとを有し、
    上記ダイパッドに、複数の四角形の半導体チップを積層して搭載し、
    各半導体チップとリードとをワイヤボンディングした後に樹脂モールドしてパッケージングされる半導体装置であって、
    上記ダイパッドは、中央の接着部と、開口したスリット部と、周縁部とを有し、
    上記周縁部は接着部の外側周囲に形成され、
    上記スリット部は接着部を囲むように形成されて接着部と周縁部との間に位置し、
    上記複数の半導体チップのうちの接着部に接着された第1の半導体チップの四隅が周縁部に重なって支持され、
    上記スリット部の一部分が第1の半導体チップの外側へはみ出していることを特徴とする半導体装置。
  2. ダイパッドの周縁部は、第1の半導体チップの四隅に形成されたボンディングパッドの直下に位置していることを特徴とする請求項1記載の半導体装置。
  3. ダイパッドの総面積(すなわち接着部と周縁部との面積)をS1とし、接着部の面積をS2とし、スリット部の面積をS3とし、第1の半導体チップの面積をS4とすると、
    (S3/S1)×100=40〜80%
    (S4−S2)/S3×100=40〜80%
    (S1/S4)×100=100〜150%
    という上記3つの式の関係にあることを特徴とする請求項1又は請求項2記載の半導体装置。
  4. ダイパッドは複数の吊りリードに支持され、
    上記吊りリードはダイパッドから半導体装置の対角線の方向へ連設され、
    上記各吊りリードに、樹脂モールド後に樹脂の底面に露出する突起部が形成されており、
    上記突起部は半導体装置の中心から所定範囲内のダイパッドの近傍に位置していることを特徴とする請求項1から請求項3のいずれかに記載の半導体装置。
JP2003418809A 2003-12-17 2003-12-17 半導体装置 Pending JP2005183492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418809A JP2005183492A (ja) 2003-12-17 2003-12-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418809A JP2005183492A (ja) 2003-12-17 2003-12-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2005183492A true JP2005183492A (ja) 2005-07-07

Family

ID=34780888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418809A Pending JP2005183492A (ja) 2003-12-17 2003-12-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2005183492A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438033C (zh) * 2005-10-11 2008-11-26 台湾积体电路制造股份有限公司 半导体芯片以及包含该半导体芯片的封装及电子装置
JP2010212444A (ja) * 2009-03-10 2010-09-24 Yazaki Corp コンデンサの取り付け構造
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438033C (zh) * 2005-10-11 2008-11-26 台湾积体电路制造股份有限公司 半导体芯片以及包含该半导体芯片的封装及电子装置
JP2010212444A (ja) * 2009-03-10 2010-09-24 Yazaki Corp コンデンサの取り付け構造
US8861225B2 (en) 2009-03-10 2014-10-14 Yazaki Corporation Capacitor mounting construction
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US8492882B2 (en) 2009-03-31 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US20060255438A1 (en) Lead frame and resin-encapsulated semiconductor device
US20040150086A1 (en) Semiconductor package having reduced thickness
JPH08222681A (ja) 樹脂封止型半導体装置
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JP2009152620A (ja) 半導体装置
CN109390310B (zh) 图案化的引线框架
JP5767294B2 (ja) 半導体装置
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
CN102208391A (zh) 具有凹陷的单元片接合区域的引线框
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
US10290593B2 (en) Method of assembling QFP type semiconductor device
CN102779761A (zh) 用于封装半导体管芯的引线框架和方法
US6921967B2 (en) Reinforced die pad support structure
JP2010165777A (ja) 半導体装置及びその製造方法
JP2005183492A (ja) 半導体装置
JP5420737B2 (ja) 半導体装置の製造方法
JP3036339B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
TWI761105B (zh) 半導體封裝結構及導線架
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2005311099A (ja) 半導体装置及びその製造方法
JP2009231322A (ja) 半導体装置の製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Effective date: 20060711

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060911

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403