KR20070078593A - 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 - Google Patents

면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 Download PDF

Info

Publication number
KR20070078593A
KR20070078593A KR1020060009003A KR20060009003A KR20070078593A KR 20070078593 A KR20070078593 A KR 20070078593A KR 1020060009003 A KR1020060009003 A KR 1020060009003A KR 20060009003 A KR20060009003 A KR 20060009003A KR 20070078593 A KR20070078593 A KR 20070078593A
Authority
KR
South Korea
Prior art keywords
die pad
protruding
lead frame
semiconductor chip
lands
Prior art date
Application number
KR1020060009003A
Other languages
English (en)
Inventor
이재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009003A priority Critical patent/KR20070078593A/ko
Publication of KR20070078593A publication Critical patent/KR20070078593A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그 제조 방법에 관한 것으로, 반도체 칩과 랜드를 연결하는 와이어들의 간섭을 최소화하기 위한 것이다. 본 발명은 다이패드와 복수개의 리드를 포함하는 리드프레임으로, 각각의 리드들 상부면에는 다이패드와의 거리에 따라 돌출된 높이가 다르게 형성되는 돌출 랜드가 적어도 하나 이상 형성되는 면 배열형 리드프레임을 제공한다.
또한 본 발명은 다이패드와 다이패드의 주변에 형성되는 다수개의 돌출 랜드를 포함하는 리드프레임과, 복수개의 칩 패드를 구비하며 다이패드에 실장되는 반도체 칩과, 칩 패드와 돌출 랜드를 각각 전기적으로 연결하는 복수개의 와이어와, 돌출 랜드의 하부면이 외부로 노출되도록 반도체 칩, 복수개의 와이어, 및 복수개의 돌출 랜드를 봉합하는 봉합부를 포함하며, 복수개의 돌출 랜드는 다이패드에서 멀어질수록 높게 형성되는 면 배열형 리드프레임을 이용한 반도체 패키지 및 그 제조 방법을 제공한다.
이에 의하면, 돌출 높이가 다른 돌출 랜드가 형성된 면 배열형 리드프레임을 이용하여 반도체 패키지의 외부 접속 단자를 형성하므로 많은 수의 와이어를 이용하여 반도체 칩과 돌출 랜드를 연결하더라도 간섭을 최소화하며 와이어들을 연결할 수 있다.
BGA, 리드프레임, 와이어 본딩, ELP, 반도체 패키지

Description

면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그 제조 방법{ARRAY TYPE LEADFRAME PACKAGE, SEMICONDUCTOR PACKAGE USING ARRAY TYPE LEADFRAME PACKAGE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR PACKAGE}
도 1은 종래 기술에 따른 반도체 패키지를 나타내는 개략적인 단면도.
도 2는 본 발명의 실시예에 따른 면 배열형 리드프레임을 개략적으로 나타내는 평면도.
도 3은 도 2의 A-A′에 따른 단면을 개략적으로 나타내는 단면도.
도 4a는 본 발명의 실시예에 따른 면 배열형 리드프레임을 이용한 반도체 패키지를 개략적으로 나타내는 단면도.
도 4b는 도 4a의 반도체 패키지를 나타내는 저면도.
도 5a내지 도 5d는 도 4a의 반도체 패키지 제조 방법을 설명하기 위한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 반도체 패키지 120 : 접착수단
130 : 반도체 칩 140 : 와이어(wire)
150 : 면 배열형 리드프레임 152 : 다이패드
153 : 타이 바 155 : 댐바
156 : 리드 158 : 돌출 랜드
160 : 봉합부 190 : 연마 수단
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 와이어들의 간섭을최소화할 수 있는 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그 제조 방법에 관한 것이다.
오늘날 사용되는 다양한 전자기기들의 마더보드에는 많은 수의 반도체 패키지들이 실장되고 있으며, 이러한 반도체 패키지들은 짧은시간 내에 다양한 기능을 수행할 수 있도록 설계되고 있다. 반면에, 외형적인 부분에 있어서는 그 크기의 소형화 및 박형화가 요구되고 있다. 이에 따라 반도체 칩이 고집적화됨은 물론, 이를 패키징한 반도체 칩 패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화 되어가고 있다. 이러한 반도체 패키지의 예로서 소위 리드 프레임 노출형 패키지(exposed lead frame package; ELP)라 불리는 반도체 패키지가 개발되어 다양한 범위에 적용되고 있다.
리드 프레임을 이용하여 칩 사이즈 패키지(chip size package; CSP)를 구현한 리드 프레임 노출형 패키지는 패키지의 크기가 작기 때문에 입출력 핀 수를 증가시키는데 한계가 있었다. 따라서, 고속, 고전력 소자와 같이 많은 핀 수를 필요로 하는 경우에는 솔더 볼(solder ball) 단자를 사용하는 볼 그리드 어레이(ball grid array; BGA)의 형태로 대응하여야 했다.
그러나, 리드 프레임 노출형 대신에 볼 그리드 어레이형으로 대체하게 되면 조립 단가의 상승에 따른 경쟁력 저하를 피할 수 없게 된다. 따라서, 리드 프레임 노출형이면서 다핀 구현이 가능한 면 배열형 리드 프레임 패키지(array type lead frame package)가 개발되기에 이르렀으며, 이에 관한 예가 한국특허공개공보 제2005-22649호, 일본특허공개공보 제2000-29214호, 제 2000-150760호 등에 개시되어 있다.
이러한 면 배열형 리드 프레임 패키지를 도면을 참조하여 간략히 설명하면 다음과 같다. 도 1은 종래의 면 배열형 리드 프레임 패키지를 나타내는 단면도로 이를 참조하면, 면 배열형 리드 프레임 패키지(10)는 패키지의 단자(예컨데 외부 접속 단자)로 사용되는 리드 프레임(11)의 랜드(11b; land)가 패키지 밑면에 배치된다. 이 때, 랜드(11b)들의 배치 형태는 리드 프레임 패드(11a, pad)의 주위를 2열로 둘러싸는 형태이다. 이와 같이 면 배열형으로 랜드(11b)들을 배치하면 리드 프레임(11)을 사용하면서도 다핀 구현이 가능해질 수 있다.
리드 프레임 패드(11a)에는 접착제(12)를 사용하여 반도체 칩(13)이 부착되고, 반도체 칩(13)과 랜드(11b)들은 와이어(14)에 의하여 전기적으로 연결된다. 반도체 칩(13)과 와이어(14) 등은 몰딩 수지(15)로 밀봉된다. 이때, 리드 프레임 패드(11a)의 밑면과 랜드(11b)의 밑면은 몰딩되지 않고 밖으로 노출된다.
그런데, 이와 같은 종래의 면 배열형 리드 프레임 패키지는 랜드들이 모두 일정한 높이로 형성된다. 따라서, 반도체 칩과 랜드를 연결하는 와이어의 개수가 많아지는 경우, 와이어들간에 간섭이 생겨 전기적으로 단락이 발생되는 문제가 있 다.
따라서, 본 발명의 목적은 상술한 바와 같은 문제점들을 해결하기 위한 것으로, 반도체 칩과 랜드를 연결하는 와이어들간의 간섭을 최소화할 수 있는 면 배열형 리드프레임과, 그를 이용한 반도체 패키지 및 그 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명의 면 배열형 리드프레임은 반도체 칩이 실장되는 다이패드와, 다이패드와 이격되어 배열되는 복수개의 리드를 포함하는 리드프레임으로, 각각의 리드들 상부면에는 다이패드와의 거리에 따라 돌출된 높이가 다르게 형성되는 돌출 랜드가 적어도 하나 이상 형성되는 것이 특징이다.
이 경우, 돌출 랜드는 다이패드에서 멀어질수록 높게 형성되는 것이 바람직하다.
또한, 본 발명에 따른 면 배열형 리드프레임을 이용한 반도체 패키지는 반도체 칩이 실장되는 다이패드와, 다이패드의 주변에 형성되는 다수개의 돌출 랜드를 포함하는 면 배열형 리드프레임과, 복수개의 칩 패드를 구비하며, 다이패드에 실장되는 반도체 칩과, 칩 패드와 돌출 랜드를 각각 전기적으로 연결하는 복수개의 와이어와, 돌출 랜드의 하부면이 외부로 노출되도록 반도체 칩, 복수개의 와이어, 및 복수개의 돌출 랜드를 성형 수지로 봉합하는 봉합부를 포함하며, 복수개의 돌출 랜드는 다이패드에서 멀어질수록 높게 형성되는 것이 특징이다.
이 경우, 반도체 칩은 하나 이상이 수직으로 적층될 수 있다.
더하여, 본 발명에 따른 면 배열형 리드프레임을 이용한 반도체 패키지 제조 방법은 a) 반도체 칩이 실장되는 다이패드와, 다이패드와 이격되어 배열되는 복수개의 리드를 포함하며, 각각의 리드들 상부면에는 다이패드와의 거리에 따라 돌출된 높이가 다르게 형성되는 돌출 랜드가 적어도 하나 이상 형성되는 있는 면 배열형 리드프레임이 준비되는 단계, b) 다이패드의 상면에 칩 패드가 구비된 반도체 칩이 접착되는 단계, c) 돌출 랜드의 상부면과 칩 패드가 복수개의 와이어에 의해 전기적으로 연결되는 단계, d) 반도체 칩, 복수개의 와이어, 및 돌출 랜드를 포함하는 리드프레임의 상부 영역이 성형 수지로 봉합되는 단계, e) 연마 수단에 의하여 리드프레임의 하부면이 연마되는 단계, f) 연마된 리드프레임의 하부면이 도금되는 단계, 및 g) 복수개의 돌출 랜드를 연결하는 리드 부분이 절단되어 복수개의 돌출 랜드가 각각 전기적으로 분리되는 단계를 포함하는 것이 특징이다.
이러한 경우, g) 단계는 레이저에 의해 복수개의 돌출 랜드가 각각 전기적으로 분리될 수 있으며, 마스크를 이용한 화학적 식각 공정에 의해 복수개의 돌출 랜드가 각각 전기적으로 분리될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 또한, 실질적으로 동일한 구성과 기능을 가진 구성 요소들에 대해서는 상세한 설명을 생 략하도록 한다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2는 본 발명의 실시예에 이용되는 면 배열형 리드프레임을 개략적으로 나타내는 평면도이고, 도 3은 도 2의 A-A′에 따른 단면을 개략적으로 나타내는 단면도이다.
도 2 내지 도 3을 참조하면, 본 발명에 따른 면 배열형 리드프레임(150; 이하 리드프레임)은 리드 노출형(EP; Exposing Leaded) 리드프레임(150)과 유사한 형태로, 기본 틀을 이루는 프레임 몸체(159)에 다이패드(152), 타이 바(153)들, 댐바(155), 및 리드(156)들이 포함되어 구성된다.
다이패드(152)는 사각 형상으로 형성되며, 다이 어태치(die attach) 공정 시 그 일면에 반도체 칩이 실장된다.
타이 바(153)들은 일단이 다이패드(152)의 네 꼭지점에 체결되고, 타단은 방사상으로 연장되어 프레임 몸체(159)에 연결되며, 다이패드(152)를 지지하도록 설치된다.
댐바(155)는 사각 형상으로 후술되는 리드(156)들의 끝단을 수직으로 가로질러 연결하며 형성되며, 댐바(155)가 형성하는 사각 형상의 꼭지점 부분에는 다이패드(152)와 체결된 타이 바(153)들의 타단이 연결된다. 댐바(155)는 각 리드(156)들 사이를 연결하며 형성되므로 봉합 공정 시 성형 수지가 캐버티 외부로 누출되는 것 을 방지하는 역할을 한다.
리드(156)들은 다이패드(152)를 중심으로 하여 사방으로 배열되고, 다이패드(152)와 일정 간격을 두고 이격되며, 댐바(155)에 끝단이 연결되도록 설치된다. 이러한 리드(156)들의 상면에는 적어도 하나 이상의 돌출 랜드(158)가 사각 기둥 형태로 형성된다.
돌출 랜드(158)는 반도체 칩과 리드프레임(150)을 전기적으로 연결하는 와이어(140)가 접속되는 부분이다. 즉, 본 실시예의 리드프레임(150)은 와이어 본딩 공정 시, 반도체 칩의 칩 패드와 리드프레임(150)의 돌출 랜드(158) 상부면이 와이어(140)에 의해 전기적으로 연결된다. 따라서 돌출 랜드(158) 상부면은 와이어 본딩 장치를 통해 와이어(140)의 본딩이 가능한 면적으로 형성된다.
돌출 랜드(158)는 하나의 리드(156)에 다수개가 형성될 수 있으며, 본 실시예에서는 세 개의 돌출 랜드(158)가 각각의 리드(156)에 형성되어 있는 예를 나타내고 있다.
여기서, 본 실시예에 따른 돌출 랜드(158)는 동일한 높이로 돌출되지 않고, 다이패드(152)에서 돌출 랜드(158)까지의 거리가 멀어질수록 높게 돌출된다. 이는 보다 용이하게 다수의 와이어(140)를 본딩하기 위한 것으로, 다이패드(152)에 반도체 칩이 적층되어 형성되는 등의 이유로 본딩되는 와이어(140)의 개수가 많은 경우에 와이어(140)들 간의 간섭을 최소화하기 위한 것이다. 그러나 이러한 실시예에 한정되는 것은 아니며, 보다 효과적으로 많은 수의 와이어(140)를 본딩시킬 수 있다면 다양한 적용이 가능하다.
다음으로, 본 발명에 따른 리드프레임(150)을 이용한 반도체 패키지의 실시예에 대하여 도면을 참조하면서 설명하기로 한다.
도 4a는 본 발명의 실시예에 따른 리드프레임을 이용한 반도체 패키지를 개략적으로 나타내는 단면도이고, 도 4b는 도 4a의 반도체 패키지를 나타내는 저면도이다.
도 4a 및 도 4b를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(100)는 리드프레임(150)의 다이패드(152) 상면에 은 에폭시(Ag epoxy)나 접착 테이프와 같은 접착수단(120)이 개재되어 반도체 칩(130)이 실장된다. 이때, 반도체 칩(130)은 하나 이상이 접착수단(120)을 매개로 하여 수직으로 적층되는 것도 가능하다. 반도체 칩(130)의 상부면에는 와이어(140)가 접합되는 칩 패드(도시되지 않음)가 다수개 형성되어 있다.
와이어(140)는 다이패드(152)를 중심으로 하여 사방으로 배열된 다수개의 돌출 랜드(158)들의 상부면과, 이에 각각 대응되는 칩 패드를 전기적으로 연결한다. 그리고, 반도체 칩(130)과, 다이패드(152)와, 리드(156)들 및 와이어(140)를 포함하는 전기적 연결 영역은 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)와 같은 성형 수지(Molding resin)로 봉합되어 봉합부(160)로 형성된다.
이와 같은 구성을 갖는 본 실시예의 반도체 패키지(100)는 리드프레임(150)의 리드(156)들의 하부면이 제거되면서 나타나는 돌출 랜드(158)의 하부면이 봉합부(160)의 외부로 직접 노출되어 외부 접속 단자의 역할을 하는 구조적 특징을 갖는다.
따라서, 본 실시예에 따른 반도체 패키지(100)는 돌출 랜드(158)의 개수만큼 봉합부(160)의 하부면에 외부 접속 단자가 형성되며, 이에 반도체 패키지(100)의 하부면은 도 4b와 같이 중심에 다이패드(152)가 위치하고 그 주변에 돌출 랜드(158)로 형성되는 외부 접속 단자들이 격자 형태를 이루며 형성된다.
이상과 같은 구조를 갖는 본 발명의 리드프레임(150)을 이용한 반도체 패키지(100)는 돌출 랜드(158)의 돌출 높이가 각각 다르기 때문에, 보다 많은 수의 와이어(140)를 통해 반도체 칩(130)과 돌출 랜드(158)를 연결하더라도, 와이어(140)들 간의 간섭을 최소화 할 수 있다. 또한, 리드프레임(150) 제조 시 리드(156)들 상부면에 돌출되는 돌출 랜드(158)의 개수를 조절함으로써 외부로 노출되는 외부 접속 단자의 개수를 제어할 수 있으며, 리드프레임(150)의 일정 부분이 제거되므로 반도체 패키지(100) 전체의 두께를 줄일 수 있다는 이점이 있다.
다음으로 본 발명에 따른 면 배열형 리드프레임(150)을 이용한 반도체 패키지(100)의 제조 방법의 실시예에 대해 도면을 참조하며 설명하기로 한다.
도 5a내지 도 5d는 본 실시예에 따른 면 배열형 리드프레임을 이용한 반도체 패키지의 제조 방법을 설명하기 위한 도면이다.
본 실시예의 반도체 패키지(도 4a의 100)의 제조 방법은 전술된 리드프레임(도 2 의 150)이 준비되는 단계로부터 시작된다.
다음으로 도 5a를 참조하면, 리드프레임(150)에 형성된 다이패드(152)의 상부면에 칩 패드가 구비된 반도체 칩(130)이 접착되는 단계가 진행된다. 이 단계는 다이 어태치(die attach) 공정으로 공지된 단계로, 반도체 칩(130)은 전술된 에폭 시나 접착 테이프와 같은 접착수단(120)에 의해 다이패드(152)에 접착된다.
접착이 완료되면 계속해서 도 5b에 도시된 바와 같이 돌출 랜드(158)와 반도체 칩(130)이 와이어(140)에 의해 전기적으로 연결되는 단계가 진행된다. 이 단계는 와이어(140) 본딩(wire bonding) 공정으로 공지된 단계로, 돌출 랜드(158)는 반도체 칩(130)에 형성되어 있는 칩 패드와 대응되어 각각 전기적으로 연결된다.
다음으로 반도체 칩(130), 상기 복수개의 와이어(140), 및 상기 돌출 랜드(158)를 포함하는 리드프레임(150)의 상부 영역을 성형 수지로 봉합하여 봉합부(160)를 형성하는 단계를 거친다. 일반적으로 봉합 공정은 상하 분할된 금형을 사용하여 리드프레임(150)의 상하면을 모두 봉합하는 방법이 주로 이용되고 있다. 그러나, 본 실시예에서는 리드프레임(150)의 상부 영역에만 성형 수지를 봉합하는 방법이 이용되는데, 이는 상하면을 모두 봉합하는 경우 리드프레임(150)에 기울어짐(tilt)이 발생될 수 있기 때문이다.
또한 리드프레임(150)의 상부 영역만 봉합하는 경우, 리드프레임(150)과 봉합부(160)의 밀착력이 낮아지는 문제가 발생될 수 있지만, 본 실시예에 따른 반도체 패키지(100)는 주입된 성형 수지가 리드프레임(150)의 상방으로 돌출되어 있는 돌출 랜드(158)들의 사이 공간을 채우며 봉합부(160)로 형성되므로, 봉합부(160)와 리드프레임(150)이 보다 높은 밀착력을 유지할 수 있다. 그러나 이러한 본 실시예에 한정되는 것은 아니다.
다음으로 도 5c에 도시된 바와 같이, 연마 수단(190)에 의하여 리드프레임(150)의 하부면이 연마되는 단계가 진행된다. 봉합이 완료되면, 리드프레임(150)의 하부면은 돌출 랜드(158)가 노출되지 않고 리드(156)들이 노출된다. 따라서, 돌출 랜드(158)의 하부면이 용이하게 노출될 수 있도록 연마 수단(190)을 이용하여 리드프레임(150)과 봉합부(160)의 하부면을 일정 부분 갈아내는 과정을 거친다.
이때, 연마되는 리드프레임(150)의 하부면은 각각의 돌출 랜드(158)들이 전기적으로 완전히 분리되지 않도록 리드(156)들이 얇은 두께로 남겨진다. 이는 이후에 진행되는 도금 과정을 위한 것으로, 리드(156)들이 완전히 제거되어 돌출 랜드(158)의 하부면이 개별적으로 노출되는 경우, 노출된 돌출 랜드(158)의 하부면은 전기적으로 연결되어 있지 않기 때문에 도금을 진행하는 데에 어려움이 있다. 따라서, 연마 과정에서는 도 5d와 같이 돌출 랜드(158)들 사이에 형성되어 있는 리드 부분(156)이 용이하게 절단될 수 있는 정도의 얇은 두께로 리드프레임(150)의 하부면을 연마하게 된다.
리드프레임(150) 하부면의 연마가 완료되면, 계속해서 리드프레임(150)의 하부면을 도금하는 과정을 거쳐, 돌출 랜드(158)를 각각 전기적으로 분리시키는 단계가 진행된다. 돌출 랜드(158)들을 연결하고 있는 리드(156)들은 얇은 두께로 형성되어 있으므로 용이하게 절단될 수 있으며, 이를 위해 레이저 또는 마스크를 활용하는 화학적 식각 방법 등이 이용될 수 있다.
이와 같은 방법을 통해 돌출 랜드(158)들을 전기적으로 연결하고 있던 리드(156)들이 모두 절단되면, 각각의 돌출 랜드(158)들은 전기적으로 독립된 외부 접속 단자로 형성되고, 이에 도 4a 및 도 4b에 도시된 반도체 패키지(100)의 제조가 완료된다.
한편, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 상술된 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 예를 들면, 본 실시예들의 돌출 랜드는 사각 기둥으로 형성되었지만, 이에 한정되는 것은 아니며, 원형 기둥으로 형성되는 등 와이어가 용이하게 접합될 수 있는 형태라면 다양한 적용이 가능하다.
본 발명의 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그 제조 방법에 따르면, 돌출 높이가 다른 돌출 랜드가 형성된 면 배열형 리드프레임을 이용하여 반도체 패키지의 외부 접속 단자를 형성한다.
따라서, 많은 수의 와이어를 이용하여 반도체 칩과 돌출 랜드를 연결하더라도 간섭을 최소화하며 와이어들을 연결할 수 있으므로 불량을 줄일 수 있다.

Claims (7)

  1. 반도체 칩이 실장되는 다이패드와, 상기 다이패드와 이격되어 배열되는 복수개의 리드를 포함하는 면 배열형 리드프레임으로,
    각각의 상기 리드들 상부면에는 상기 다이패드와의 거리에 따라 돌출된 높이가 다르게 형성되는 돌출 랜드가 적어도 하나 이상 형성되는 것을 특징으로 하는 면 배열형 리드프레임.
  2. 제 1 항에 있어서, 상기 돌출 랜드는 상기 다이패드에서 멀어질수록 높게 형성되는 것을 특징으로 하는 면 배열형 리드프레임.
  3. 반도체 칩이 실장되는 다이패드와, 상기 다이패드의 주변에 형성되는 다수개의 돌출 랜드를 포함하는 면 배열형 리드프레임;
    복수개의 칩 패드를 구비하며, 상기 다이패드에 실장되는 반도체 칩과;
    상기 칩 패드와 상기 돌출 랜드를 각각 전기적으로 연결하는 복수개의 와이어와;
    상기 돌출 랜드의 하부면이 외부로 노출되도록 상기 반도체 칩, 상기 복수개의 와이어, 및 상기 복수개의 돌출 랜드를 성형 수지로 봉합하는 봉합부;를 포함하며,
    상기 복수개의 돌출 랜드는 상기 다이패드에서 멀어질수록 높게 형성되는 것 을 특징으로 하는 면 배열형 리드프레임을 이용한 반도체 패키지.
  4. 제 3 항에 있어서, 상기 반도체 칩은 하나 이상이 수직으로 적층되는 것을 특징으로 하는 면 배열형 리드프레임을 이용한 반도체 패키지.
  5. a) 반도체 칩이 실장되는 다이패드와, 상기 다이패드와 이격되어 배열되는 복수개의 리드를 포함하며, 각각의 상기 리드들 상부면에는 상기 다이패드와의 거리에 따라 돌출된 높이가 다르게 형성되는 돌출 랜드가 적어도 하나 이상 형성되는 있는 면 배열형 리드프레임이 준비되는 단계;
    b) 상기 다이패드의 상면에 칩 패드가 구비된 반도체 칩이 접착되는 단계;
    c) 상기 돌출 랜드의 상부면과 상기 칩 패드가 복수개의 와이어에 의해 전기적으로 연결되는 단계;
    d) 상기 반도체 칩, 상기 복수개의 와이어, 및 상기 돌출 랜드를 포함하는 상기 면 배열형 리드프레임의 상부 영역이 성형 수지로 봉합되는 단계; 및
    e) 연마 수단에 의하여 상기 면 배열형 리드프레임의 하부면이 연마되는 단계;
    f) 연마된 상기 면 배열형 리드프레임의 하부면이 도금되는 단계;
    g) 상기 복수개의 돌출 랜드를 연결하는 상기 리드 부분이 절단되어 상기 복수개의 돌출 랜드가 각각 전기적으로 분리되는 단계;를 포함하는 것을 특징으로 하는 면 배열형 리드프레임을 이용한 반도체 패키지 제조 방법.
  6. 제 5 항에 있어서, 상기 g) 단계는 레이저에 의해 상기 복수개의 돌출 랜드가 각각 전기적으로 분리되는 것을 특징으로 하는 면 배열형 리드프레임을 이용한 반도체 패키지 제조 방법.
  7. 제 5 항에 있어서, 상기 g) 단계는 마스크를 이용한 화학적 식각 공정에 의해 상기 복수개의 돌출 랜드가 각각 전기적으로 분리되는 것을 특징으로 하는 면 배열형 리드프레임을 이용한 반도체 패키지 제조 방법.
KR1020060009003A 2006-01-27 2006-01-27 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 KR20070078593A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009003A KR20070078593A (ko) 2006-01-27 2006-01-27 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009003A KR20070078593A (ko) 2006-01-27 2006-01-27 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Publications (1)

Publication Number Publication Date
KR20070078593A true KR20070078593A (ko) 2007-08-01

Family

ID=38599542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009003A KR20070078593A (ko) 2006-01-27 2006-01-27 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR20070078593A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923869B1 (ko) * 2008-02-04 2009-10-27 에스티에스반도체통신 주식회사 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
US20110285001A1 (en) * 2008-12-05 2011-11-24 Zigmund Ramirez Camacho Leadless integrated circuit packaging system and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923869B1 (ko) * 2008-02-04 2009-10-27 에스티에스반도체통신 주식회사 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
US20110285001A1 (en) * 2008-12-05 2011-11-24 Zigmund Ramirez Camacho Leadless integrated circuit packaging system and method of manufacture thereof
US8709873B2 (en) * 2008-12-05 2014-04-29 Stats Chippac Ltd. Leadless integrated circuit packaging system and method of manufacture thereof

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
KR19990086513A (ko) 멀티 칩 패키지
KR20010037247A (ko) 반도체패키지
US20110223719A1 (en) Semiconductor device and manufacturing method of the same
KR20060103603A (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP5865220B2 (ja) 半導体装置
US10290593B2 (en) Method of assembling QFP type semiconductor device
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US20040262773A1 (en) Chip-stacked package
JP2005191158A (ja) 半導体装置及びその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2007095964A (ja) 半導体装置の製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
KR20060112303A (ko) 칩 크기 축소에 대응할 수 있는 반도체 패키지 조립방법
KR20000040218A (ko) 멀티 칩 패키지
JP2005183492A (ja) 半導体装置
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid