KR100923869B1 - 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지 - Google Patents

몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지 Download PDF

Info

Publication number
KR100923869B1
KR100923869B1 KR1020080011061A KR20080011061A KR100923869B1 KR 100923869 B1 KR100923869 B1 KR 100923869B1 KR 1020080011061 A KR1020080011061 A KR 1020080011061A KR 20080011061 A KR20080011061 A KR 20080011061A KR 100923869 B1 KR100923869 B1 KR 100923869B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
lead
semiconductor chip
leads
Prior art date
Application number
KR1020080011061A
Other languages
English (en)
Other versions
KR20090085258A (ko
Inventor
정상진
오승훈
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020080011061A priority Critical patent/KR100923869B1/ko
Publication of KR20090085258A publication Critical patent/KR20090085258A/ko
Application granted granted Critical
Publication of KR100923869B1 publication Critical patent/KR100923869B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

하부면에 I/O 연결단자의 개수를 효율적으로 증가시킬 수 있는 큐. 에프. 앤(QFN) 반도체 패키지 및 그 제조방법에 대해 개시한다. 이를 위해 본 발명은, 복수개의 리드가 다이 패드와 직접 연결되고, 단면 방향으로 하나의 리드에 각각 2개 이상의 최고부와 최저부를 갖는 단차부를 포함하는 리드프레임을 준비하는 단계와, 상기 리드프레임 다이 패드에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩과 상기 리드프레임 단차부의 최고부를 와이어로 연결하는 단계와, 상기 리드프레임 단차부의 최저부가 외부로 노출되도록 상기 리드프레임, 반도체 칩 및 와이어를 봉지재로 감싸는 몰딩 공정을 진행하는 단계 및 상기 리드프레임에서 다이 패드에 연결된 각각의 리드 최고부들이 전기적으로 떨어진 구조가 되도록 최저부를 제거하는 단계를 포함하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및 이에 의한 반도체 패키지를 제공한다.
반도체 패키지, 큐. 에프. 앤(QFN), I/O 연결단자, 리드프레임.

Description

몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및 이에 의한 반도체 패키지{Method for manufacturing a semiconductor package having a connection terminals separating by molding process and semiconductor package thereof}
본 발명은 하부면에 보다 많은 개수의 연결단자를 형성할 수 있는 QFN 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 리드가 다이 패드와 연결된 리드프레임을 사용하는 QFN형 반도체 패키지에 관한 것이다.
최근들어 모바일 폰(Mobile phone), 엠피쓰리(MP3) 플레이어 및 노트북과 같이 휴대 가능한 전자제품의 수요가 급격히 늘어나면서, 반도체 패키지의 형태 역시 박형화, 소형화, 다기능화로 변화되고 있는 추세이다.
이러한 반도체 패키지에 대한 요구를 충족하기 위하여 CSP(Chip Scale Package), QFN(Quad Flat Non-lead) 패키지와 같이 얇고 작은 크기를 갖는 반도체 패키지의 사용이 현저하게 증가되고 있다. 이와 동시에 다기능화 기능을 충족시키기 위하여 반도체 패키지 내에 높은 밀도의 I/O 단자(Input/Output terminals)를 집어넣으려는 다양한 시도가 이루어지고 있다.
도 1은 종래 기술에 의한 QFN 반도체 패키지의 구조를 설명하기 위한 단면도 이다.
도 1을 참조하면, 스탬핑(stamping) 혹은 에칭(etching) 방식으로 제작된 리드(210)를 갖는 리드프레임(200)을 준비한 후, 접착수단을 사용하여 반도체 칩(100)을 상기 리드프레임(200)의 다이 패드(220) 위에 접착한다. 그 후 리드프레임(200)의 리드(210)와 반도체 칩(100)의 본드패드를 와이어(110)로 연결시킨다. 마지막으로 리드프레임의 다이 패드(220) 및 리드(210)의 하부가 노출되도록 봉지재(230)를 사용하여 몰딩 공정을 진행한 후, 싱귤레이션(singulation) 공정을 통하여 각각의 QFN 반도체 패키지(201)로 분리시킨다.
상술한 제조공정을 통하여 만들어진 종래 기술에 의한 QFN 반도체 패키지(201)는, 하부면에 비록 2열의 연결단자(212, 214)를 만들 수 있으나 이를 증가시키는 데에는 그 한계가 있다. 또한 리드프레임(200)에 타이바(Tie bar)와 같이 다이 패드(220)를 지지하는 구조물을 만드는 것이 반드시 필요하기 때문에 I/O 연결단자의 개수를 증가시키는데 많은 장애가 되고 있다. 이와 함께, 리드프레임(200)에서 다이 패드(220)의 기울어짐(tilt) 불량이 쉽게 발생할 수 있으며, 이로 인해 기울어진 다이 패드(220)에 과도한 분량의 봉지재 찌꺼기가 남게되는 헤비 플래쉬(heavy flash) 불량을 유발시킬 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결할 수 있고, 효율적으로 연결단자의 개수를 증가시킬 수 있는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점을 해결할 수 있도록 상기 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법에 의해 만들어진 QFN 반도체 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법은, 복수개의 리드가 다이 패드와 직접 연결되고, 단면 방향으로 하나의 리드에 각각 2개 이상의 최고부와 최저부를 갖는 단차부를 포함하는 리드프레임을 준비하는 단계와, 상기 리드프레임의 다이패드에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩의 본드패드와 상기 리드프레임 단차부의 최고부를 와이어로 연결하는 단계와, 상기 리드프레임 단차부의 최저부가 외부로 노출되도록 상기 리드프레임, 반도체 칩 및 와이어를 봉지재로 감싸는 몰딩 공정을 진행하는 단계와, 상기 리드프레임에서 다이 패드에 연결된 각각의 리드의 최고부들이 전기적으로 떨어진 구조가 되도록 최저부를 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 다이패드는, 단면 방향에서 상기 단차부의 최고부와 최저부의 사이에 위치하는 것이 적합하고, 상기 리드프레임 단차부의 최고부 표면은, 와이어본딩을 위한 표면처리가 되어 있는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 리드프레임은, 타이바(tie bar)가 없는 구조인 것이 적합하다.
바람직하게는, 상기 리드의 최저부를 제거하는 방법은, 각각의 리드가 상기 다이패드와 분리되도록 제거하는 것이 적합하고, 연마(grinding) 혹은 식각(etching)에 의해 제거하는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 QFN 반도체 패키지는, 복수개의 리드가 다이 패드와 직접 연결되고, 단면 방향으로 하나의 리드에 각각 2개 이상의 최고부와 최저부를 갖는 단차부를 포함하는 리드프레임을 준비하는 단계와, 상기 리드프레임의 다이패드에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩의 본드패드와 상기 리드프레임 단차부의 최고부를 와이어로 연결하는 단계와, 상기 리드프레임 단차부의 최저부가 외부로 노출되도록 상기 리드프레임, 반도체 칩 및 와이어를 봉지재로 감싸는 몰딩 공정을 진행하는 단계와, 상기 리드프레임에서 다이 패드에 연결된 각각의 리드의 최고부들이 전기적으로 떨어진 구조가 되도록 최저부를 제거하는 단계를 포함하여 만들어진 것을 특징으로 한다.
따라서, 상술한 본 발명에 따르면, 첫째, 반도체 패키지의 하부면에 더욱 많은 연결단자를 효율적으로 만들 수 있어 I/O 연결단자를 밀도를 높일 수 있다. 둘 째, 리드프레임에서 리드가 다이 패드와 연결되는 구조이기 때문에 타이바를 사용할 필요가 없으며 수십개 이상의 리드가 다이 패드를 적절히 지지하기 때문에 다이 패드의 기울어짐 불량(tilt defect)을 효과적으로 방지할 수 있다. 셋째 리드프레임의 리드에 형성된 최저부를 연마 혹은 식각의 방식으로 제거하기 때문에 다이 패드의 헤비 플래쉬(heavy flash) 불량을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지의 구조를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명에 의한 몰딩후 연결단자가 분리되는 반도체 패키지(300)는, 하나의 리드(410)에서 적어도 3개 이상의 연결단자(430, 440, 450)가 만들어진다. 리드프레임의 다이 패드(420) 위에 반도체 칩(310)이 접착수단을 통하여 탑재되고, 와이어(320)를 사용하여 연결단자(430, 440, 450)와 반도체 칩(310)의 본드패드를 연결하고 봉지재(330)를 사용하여 몰딩하는 구조는 일반적인 QFN 반도체 패키지의 구조와 동일하지만, 리드프레임의 독특한 형태 및 이를 사용한 특별한 제조방식에 의하여 보다 많은 개수의 연결단자가 QFN 반도체 패키 지(300) 하부면에 형성되는 특징을 지니고 있다.
도 3은 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지에 사용되는 리드프레임의 구조를 설명하기 위한 평면도이고, 도 4는 이에 대한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 의한 리드프레임(400)은 각각의 리드(410)가 타이바(tie bar) 대신에 다이 패드(420)와 직접 연결된 독특한 구조를 지닌다. 도면에서 점선으로 표시된 부분(460)이 타이바가 형성되는 지점을 가리키고, 본 발명에 의한 리드프레임(400)은 이러한 타이바(460)가 형성되지 않는 구조를 갖는다. 일반적인 모든 리드프레임에서 리드들이 다이 패드와 분리되어 형성된 것과 비교하여 볼 때, 본 발명에서 사용되는 리드프레임(400)은 그 구조에서 특별한 차이를 지닌다고 할 수 있다. 이로 인하여 다이 패드(420)를 지지하는 부분이 종래에는 제한된 개수의 타이바(tie bar)였으나, 본 발명에 의하면 수십개의 리드에 의해 지지되기 때문에 다이 패드(420)가 옆으로 기울어지는 문제를 효과적으로 억제할 수 있다.
또한 상기 리드프레임(400)의 다이 패드(420)에 각각 연결된 리드들은, 도 4와 같이 단면에서 보아 일직선 형태가 아니라, 최고부(412) 및 최저부(414)를 포함하는 단차부를 갖는 특징이 있다. 상기 최고부(412) 및 최저부(414)를 포함하는 단차부는 리드(410)를 업/다운(up/down) 형태로 구부려 형성할 수 있으며, 각각의 최고부(412), 최저부(414)의 높이는 일정한 것이 바람직하다. 이러한 단차부 즉, 최고부(412)와 최저부(414)는, 2개 이상, 필요에 따라 그 개수를 늘릴 수 있으며, 단차부의 개수에 따라서 QFN 반도체 패키지에서 하부면에 형성되는 연결단자의 개 수가 더욱 증가하게 된다.
한편, 상기 다이 패드(420)의 높이는 상기 리드(410)에 있는 단차부의 최고부(412) 및 최저부(414)의 사이에 위치하는 것이 적합하고, 상기 리드(410)의 최고부(412)는 와이어 본딩이 되는 영역이기 때문에 적절한 표면처리가 되어 있는 것이 적합하다. 상기 표면처리의 일 예로 표면에 은(Ag) 도금 처리를 할 수 있다.
이하, 상술한 리드프레임(400)을 사용하여 본 발명의 바람직한 실시예에 따라 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법에 대해 설명하기로 한다.
도 5 및 도 6은 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지의 제조공정을 설명하기 위한 단면도들이다.
도 5 및 도 6을 참조하면, 먼저 상술한 본 발명의 바람직한 실시예에 의한 리드프레임(400)을 준비한다. 그리고 상기 리드프레임의 다이 패드(420) 위에 반도체 칩(310)을 접착수단(340)을 사용하여 탑재한다. 상기 접착수단(340)은 액상 에폭시 혹은 접착테이프 등이 될 수 있다. 도면에서는 반도체 칩(310)을 하나만 탑재하는 것으로 설명하였으나, 이는 복수개의 반도체 칩을 수직방향으로 쌓는 방식으로 변형시킬 수도 있다.
이어서 와이어본딩을 실시하여 각 리드(410)에 있는 최고부(412)와 반도체 칩(310)의 본드패드들을 각각 와이어(320)로 연결한다. 상기 각각의 최고부(412)들은 원활한 와이어본딩을 위하여 표면 처리가 된 것이 적합하다. 계속해서 상기 리드프레임(400), 반도체 칩(310) 및 와이어(320)가 밀봉되도록 봉지재(330)를 사용한 몰딩 공정을 수행한다. 이때, 상기 몰딩부 하부면에 위치한 리드(410)의 최 저부(414)가 외부로 노출되도록 몰딩 공정을 수행하는 것이 필요하다. 상기 봉지재(330)는 에폭시 몰드 컴파운드(EMC) 혹은 열에 의해 경화될 수 있는 앤캡슐레이션 물질(Encapsulation material)을 사용할 수 있다.
상기 몰딩 공정이 진행된 후, 도 5의 A-A' 단면 아래를 제거하는 공정, 즉 리드프레임(400) 리드(410)에 있는 최저부(414)를 제거하는 공정을 진행한다. 이를 위하여 하부면에 대하여 연마(grinding) 공정을 실시할 수 있고, 에칭(etching)공정을 실시할 수도 있다. 이에 따라 각각의 리드(410)는 상기 다이 패드(420)로부터 분리된 구조가 되며, 이와 동시에 각각의 리드(410)에 있는 최고부(412)들은 각각 전기적으로 떨어진 구조의 독립된 연결단자로서 작동하게 된다. 따라서 본 발명에 의한 QFN 반도체 패키지(300)는 몰딩 공정이 완료된 후 각각의 연결단자(430, 440, 450)가 분리되는 특징이 있다.
상기 도 5의 A-A' 하단부를 제거하는 공정을 수행한 후, 노출된 연결단자(430, 440, 450)에 도금 공정을 진행하는 공정과, 매트릭스 형태로 복수개로 만들어진 QFN 반도체 패키지들을 낱개로 분리하는 싱귤레이션(singulation) 공정을 추가로 진행할 수 있다.
도 7은 본 발명의 바람직한 실시예에 의하여 QFN 반도체 패키지를 제조하였을 때의 밑면도이다.
도 7을 참조하면, 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지(300)는, 하부면에 도면과 같이 단차부의 개수만큼의 연결단자(430, 440, 450)가 형성된다. 종래 기술과 비교할 때, 일반적인 QFN 반도체 패키지에서는 최대 2열로 밖에 연결단자를 배치할 수 없었으나, 본 발명에서는 이러한 연결단자(430, 440, 450)가 3열로 배열된 것을 확인할 수 있다. 또한 이러한 연결단자의 열(row)의 개수는 리드프레임의 리드에서 단차부의 개수를 늘림에 따라 더욱 조밀한 간격으로 증가시키는 것이 가능하다. 이에 따라, 다기능화를 추구하고 연결단자를 개수를 더욱 늘리려는 반도체 패키지에 있어서 I/O 연결단자의 개수를 효율적으로 늘리는 것이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 종래 기술에 의한 QFN 반도체 패키지의 구조를 설명하기 위한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지의 구조를 설명하기 위한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지에 사용되는 리드프레임의 구조를 설명하기 위한 평면도이고, 도 4는 이에 대한 단면도이다.
도 5 및 도 6은 본 발명의 바람직한 실시예에 의한 QFN 반도체 패키지의 제조공정을 설명하기 위한 단면도들이다.
도 7은 본 발명의 바람직한 실시예에 의하여 QFN 반도체 패키지를 제조하였을 때의 밑면도이다.

Claims (8)

  1. 복수개의 리드가 다이 패드와 직접 연결되고, 단면 방향으로 하나의 리드에 각각 2개 이상의 최고부와 최저부를 갖는 단차부를 포함하는 리드프레임을 준비하는 단계;
    상기 리드프레임의 다이 패드에 반도체 칩을 탑재하는 단계;
    상기 반도체 칩과 상기 리드프레임 단차부의 최고부를 와이어로 연결하는 단계;
    상기 리드프레임 단차부의 최저부가 외부로 노출되도록 상기 리드프레임, 반도체 칩 및 와이어를 봉지재로 감싸는 몰딩 공정을 진행하는 단계; 및
    상기 리드프레임에서 다이 패드에 연결된 각각의 리드의 최고부들이 전기적으로 떨어진 구조가 되도록 최저부를 연마공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 리드프레임의 다이 패드는 그 높이가,
    단면 방향에서 상기 단차부의 최고부와 최저부의 사이에 위치하는 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  3. 제1항에 있어서,
    상기 리드프레임 단차부의 최고부 표면은,
    와이어본딩을 위한 표면처리가 되어 있는 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  4. 제1항에 있어서,
    상기 리드프레임은,
    타이바(tie bar)가 없는 구조인 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  5. 제1항에 있어서,
    상기 리드의 최저부를 제거하는 방법은,
    각각의 리드가 상기 다이 패드와 분리되도록 제거하는 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  6. 삭제
  7. 복수개의 리드가 다이 패드와 직접 연결되고, 단면 방향으로 하나의 리드에 각각 2개 이상의 최고부와 최저부를 갖는 단차부를 포함하는 리드프레임을 준비하는 단계;
    상기 리드프레임의 다이 패드에 반도체 칩을 탑재하는 단계;
    상기 반도체 칩과 상기 리드프레임 단차부의 최고부를 와이어로 연결하는 단계;
    상기 리드프레임 단차부의 최저부가 외부로 노출되도록 상기 리드프레임, 반도체 칩 및 와이어를 봉지재로 감싸는 몰딩 공정을 진행하는 단계; 및
    상기 리드프레임에서 다이 패드에 연결된 각각의 리드의 최고부들이 전기적으로 떨어진 구조가 되도록 최저부를 식각(etching) 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법.
  8. 삭제
KR1020080011061A 2008-02-04 2008-02-04 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지 KR100923869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011061A KR100923869B1 (ko) 2008-02-04 2008-02-04 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011061A KR100923869B1 (ko) 2008-02-04 2008-02-04 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090085258A KR20090085258A (ko) 2009-08-07
KR100923869B1 true KR100923869B1 (ko) 2009-10-27

Family

ID=41205307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011061A KR100923869B1 (ko) 2008-02-04 2008-02-04 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100923869B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374145B1 (ko) * 2012-04-19 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101665242B1 (ko) 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
KR101684150B1 (ko) 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10134660B2 (en) * 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179622A (ja) 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
KR100564006B1 (ko) * 1998-10-21 2006-03-23 마츠시타 덴끼 산교 가부시키가이샤 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
KR20070078593A (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564006B1 (ko) * 1998-10-21 2006-03-23 마츠시타 덴끼 산교 가부시키가이샤 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
JP2004179622A (ja) 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
KR20070078593A (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Also Published As

Publication number Publication date
KR20090085258A (ko) 2009-08-07

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US8163604B2 (en) Integrated circuit package system using etched leadframe
TWI474455B (zh) 先進四方扁平無引腳封裝結構
US7301225B2 (en) Multi-row lead frame
US7846774B2 (en) Multiple row exposed leads for MLP high density packages
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
US7671474B2 (en) Integrated circuit package device with improved bond pad connections, a lead-frame and an electronic device
US20100127361A1 (en) Encapsulant interposer system with integrated passive devices and manufacturing method therefor
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
US8174120B2 (en) Integrated circuit package system with leadframe substrate
KR100923869B1 (ko) 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
US9202777B2 (en) Semiconductor package system with cut multiple lead pads
EP2521170A2 (en) Pop package and manufacturing method thereof
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
KR200489837Y1 (ko) 예비성형된 범용 리드 프레임 장치
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20100219518A1 (en) Quad flat non-leaded package
US8643156B2 (en) Lead frame for assembling semiconductor device
US20080111215A1 (en) Integrated circuit package system
US8273445B2 (en) Reinforced assembly carrier
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN209766412U (zh) 高密着性预成型基板
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
US8148825B2 (en) Integrated circuit package system with leadfinger
KR100923999B1 (ko) Ｐｃｂ를 사용하지 않는 적층 반도체 패키지 구조의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee