JP2520860B2 - 半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法 - Google Patents
半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法Info
- Publication number
- JP2520860B2 JP2520860B2 JP62317287A JP31728787A JP2520860B2 JP 2520860 B2 JP2520860 B2 JP 2520860B2 JP 62317287 A JP62317287 A JP 62317287A JP 31728787 A JP31728787 A JP 31728787A JP 2520860 B2 JP2520860 B2 JP 2520860B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- bent
- plane
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12201—Width or thickness variation or marginal cuts repeating longitudinally
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12361—All metal or with adjacent metals having aperture or cut
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路用半導体チップの製造に関するもの
で、さらに詳細には、半導体チップのパッドにボンディ
ングされるリードフレームの製造方法に関する。
で、さらに詳細には、半導体チップのパッドにボンディ
ングされるリードフレームの製造方法に関する。
従来の技術 半導体チップの製造の最終段階では、半導体チップが
リードフレームにボンディングされ、ワイヤがこのリー
ドフレームの各リードにボンディングされ、半導体チッ
プとリードフレームの一部とがプラスチックパッケージ
にモールドされ、隣接するパッケージが互いに切り離さ
れ、各パッケージからはみ出したプラスチックと余分な
材料がトリミングにより除去される。
リードフレームにボンディングされ、ワイヤがこのリー
ドフレームの各リードにボンディングされ、半導体チッ
プとリードフレームの一部とがプラスチックパッケージ
にモールドされ、隣接するパッケージが互いに切り離さ
れ、各パッケージからはみ出したプラスチックと余分な
材料がトリミングにより除去される。
集積回路は、多くの手間のかかる工程を経て製造され
る。まず、数百またはそれ以上の集積回路用チップを含
むシリコンウエハを製造する。チップを１つ１つテスト
して動作するものと動作しないものをはっきり区別す
る。ウエハを水中で切断して個々のチップに分離する。
テストに合格したチップをそれぞれリードフレームに取
り付ける。導電性ワイヤーを一度に１本の割合でリード
フレームのリードにボンディングする。各チップをプラ
スチックまたはセラミックのパッケージ内に封止して保
護する。最後に、リードフレームの外側部分を切断し、
トリミングし、成形してこの外側部分の形状を完成させ
る。
る。まず、数百またはそれ以上の集積回路用チップを含
むシリコンウエハを製造する。チップを１つ１つテスト
して動作するものと動作しないものをはっきり区別す
る。ウエハを水中で切断して個々のチップに分離する。
テストに合格したチップをそれぞれリードフレームに取
り付ける。導電性ワイヤーを一度に１本の割合でリード
フレームのリードにボンディングする。各チップをプラ
スチックまたはセラミックのパッケージ内に封止して保
護する。最後に、リードフレームの外側部分を切断し、
トリミングし、成形してこの外側部分の形状を完成させ
る。
従来は、直接ワイヤボンディング法によりボンディン
グワイヤを半導体チップにボンディングするのが一般的
であった。この方法には、高温下でおよび／またはチッ
プ上の導電性パッドに高パワーの超音波をあてて、金ま
たはアルミニウムの合金からなるボンディングワイヤを
ボンディングが実現されるまで強く押し付ける操作が含
まれる。この方法では一度に１本のワイヤしかボンディ
ングすることができない。残念なことに、この方法を用
いるのであれば作業量と高価な材料の使用量が極めて多
くなる。
グワイヤを半導体チップにボンディングするのが一般的
であった。この方法には、高温下でおよび／またはチッ
プ上の導電性パッドに高パワーの超音波をあてて、金ま
たはアルミニウムの合金からなるボンディングワイヤを
ボンディングが実現されるまで強く押し付ける操作が含
まれる。この方法では一度に１本のワイヤしかボンディ
ングすることができない。残念なことに、この方法を用
いるのであれば作業量と高価な材料の使用量が極めて多
くなる。
自動ワイヤボンディング装置も知られているが、この
装置には本来的な制約がある。考えうる最も高速の装置
を使用しても、様々な原因が重なって１時間あたりのワ
イヤのボンディング数は必然的に制限される。
装置には本来的な制約がある。考えうる最も高速の装置
を使用しても、様々な原因が重なって１時間あたりのワ
イヤのボンディング数は必然的に制限される。
一般的なワイヤボンディング法を利用する場合におい
ても、チップをパッケージまたはリードフレームに堅固
に取り付けて、必要とされるボンディングがなされる間
チップが所定の位置に固定されているようにしなければ
ならない。また、この方法を実施するにあたってチップ
とリードの間の熱膨張率が丁度整合しているようにする
ため、リードには膨張率を制御した高価な合金を用い
る。さもなければ、熱膨張の不整合性を相殺するために
高価で特殊な接着材を用いなければならない。さらに、
リードは金、銀、またはこれと同類の貴金属でメッキし
て、ボンディングワイヤとリードの間の接続を信頼性の
高いものにする。
ても、チップをパッケージまたはリードフレームに堅固
に取り付けて、必要とされるボンディングがなされる間
チップが所定の位置に固定されているようにしなければ
ならない。また、この方法を実施するにあたってチップ
とリードの間の熱膨張率が丁度整合しているようにする
ため、リードには膨張率を制御した高価な合金を用い
る。さもなければ、熱膨張の不整合性を相殺するために
高価で特殊な接着材を用いなければならない。さらに、
リードは金、銀、またはこれと同類の貴金属でメッキし
て、ボンディングワイヤとリードの間の接続を信頼性の
高いものにする。
製造コストを大きく下げるとともに半導体チップを外
部導電性リードに接続する操作の自動化を促進する目的
で、新しい高度なリードフレーム技術が開発されてい
る。このリードフレーム技術によれば、リードフレーム
は薄い金属ストリップまたはシートをエッチングまたは
スタンピングして、選択された半導体チップの設計に合
わせて接続することができる所定の形状にする。リード
フレーム用の１本のストリップには、チップ数に合わせ
て複数のリードフレームを形成することができる。リー
ドフレーム用ストリップは全体がほぼ平坦であり、プラ
スチック内に封止した後には各チップのパッケージから
リードフレームの一部がはみ出す。特に、リードフレー
ムはパッケージの側部の前もって決められた所定の高さ
の地点からはみ出している。外部にはみ出している部分
の中にはパッケージのリードの端部が含まれる。このよ
うに外部にはみ出したリードは最終的には曲げられて適
当なコネクタに挿入される。
部導電性リードに接続する操作の自動化を促進する目的
で、新しい高度なリードフレーム技術が開発されてい
る。このリードフレーム技術によれば、リードフレーム
は薄い金属ストリップまたはシートをエッチングまたは
スタンピングして、選択された半導体チップの設計に合
わせて接続することができる所定の形状にする。リード
フレーム用の１本のストリップには、チップ数に合わせ
て複数のリードフレームを形成することができる。リー
ドフレーム用ストリップは全体がほぼ平坦であり、プラ
スチック内に封止した後には各チップのパッケージから
リードフレームの一部がはみ出す。特に、リードフレー
ムはパッケージの側部の前もって決められた所定の高さ
の地点からはみ出している。外部にはみ出している部分
の中にはパッケージのリードの端部が含まれる。このよ
うに外部にはみ出したリードは最終的には曲げられて適
当なコネクタに挿入される。
実際には、リードフレームの長手方向に沿って所定数
のリードフレーム部分が隣接して含まれていると考えら
れる。各リードフレーム部分には、リードフレームの内
側リードの端部と外側リードの開始部を規定する周辺部
（ダムバー（dambar））が含まれる。
のリードフレーム部分が隣接して含まれていると考えら
れる。各リードフレーム部分には、リードフレームの内
側リードの端部と外側リードの開始部を規定する周辺部
（ダムバー（dambar））が含まれる。
さらに、各リードフレームの内側端部は半導体チップ
のコンタクトパッドと電気的に接続できるように設計さ
れている。場合によっては、半導体チップ自体に誘電性
ポリイミド層が形成されている。いわゆる導電性スルー
ホールがこの誘電層を貫通して、半導体チップ自体の対
応する金属コンタクトまで達している。
のコンタクトパッドと電気的に接続できるように設計さ
れている。場合によっては、半導体チップ自体に誘電性
ポリイミド層が形成されている。いわゆる導電性スルー
ホールがこの誘電層を貫通して、半導体チップ自体の対
応する金属コンタクトまで達している。
このようにして、チップのサイズ、リードの数、必要
とされるコンタクトパッドの数に関係なく、あらゆるチ
ップの所定のアレイまたはパターンのコンタクトパッド
をリードフレームの内側端部に接合することができる。
とされるコンタクトパッドの数に関係なく、あらゆるチ
ップの所定のアレイまたはパターンのコンタクトパッド
をリードフレームの内側端部に接合することができる。
リードフレームの形状で変えることができるのは、こ
のリードフレームにボンディングされるチップの上面の
高さである。この結果、リードフレームの形状とパッケ
ージからこのリードフレームがはみ出す高さ位置が影響
を受ける。このはみ出しの高さ位置は、類似したチップ
製品では規格化されているのが普通である。
のリードフレームにボンディングされるチップの上面の
高さである。この結果、リードフレームの形状とパッケ
ージからこのリードフレームがはみ出す高さ位置が影響
を受ける。このはみ出しの高さ位置は、類似したチップ
製品では規格化されているのが普通である。
問題点を解決するための手段 本発明によれば、同一平面内で曲がりながら内側に向
かって延びている所定数の内側リードを含むリードフレ
ームのこれら内側リードは、プラスチック内にパッケー
ジされる前に段状に曲げられる。特に、この曲げ成形
は、リードフレームの中央周辺部内の内側リードの特に
外側に向いた部分でなされる。この結果、このリードフ
レームの中心部の弾性力をあらかじめ均等にすることが
できる。
かって延びている所定数の内側リードを含むリードフレ
ームのこれら内側リードは、プラスチック内にパッケー
ジされる前に段状に曲げられる。特に、この曲げ成形
は、リードフレームの中央周辺部内の内側リードの特に
外側に向いた部分でなされる。この結果、このリードフ
レームの中心部の弾性力をあらかじめ均等にすることが
できる。
さらに詳しく説明すると、上記リードフレームの中央
周辺部の内側で階段が形成される。この階段は、このリ
ードフレームの各リードごとに直線部分を曲げることに
よって形成する。
周辺部の内側で階段が形成される。この階段は、このリ
ードフレームの各リードごとに直線部分を曲げることに
よって形成する。
実施例 第１図は、複数のリードフレーム13が長手方向に形成
されたリードフレーム用ストリップの図である。これら
リードフレーム13は、導電性金属ストリップの素材を周
知の金属加工技術に従ってスタンピングまたはエッチン
グすることにより製造する。
されたリードフレーム用ストリップの図である。これら
リードフレーム13は、導電性金属ストリップの素材を周
知の金属加工技術に従ってスタンピングまたはエッチン
グすることにより製造する。
リードフレーム13には、内側リード15、外側リード1
6、それに中央周辺部が含まれる。各内側リード15は外
側リード16のいずれか１本に対応している。リードフレ
ームの所定の部分は製造中にトリミングにより最終的に
切り離される。
6、それに中央周辺部が含まれる。各内側リード15は外
側リード16のいずれか１本に対応している。リードフレ
ームの所定の部分は製造中にトリミングにより最終的に
切り離される。
例えば、各リードフレーム13の外側周辺部21はいわゆ
るトリム成形工程で切り離される。このトリム成形工程
は、モールド操作後の製造の最終段階に近い工程であ
る。
るトリム成形工程で切り離される。このトリム成形工程
は、モールド操作後の製造の最終段階に近い工程であ
る。
第２図からわかるように、内側リード15の内側端部1
5′は最初は先端が接続片19に接続されている。選択さ
れた半導体チップに内側端部15′をボンディングするた
めにはボンディング操作前に接続片19を切り離す必要が
ある。
5′は最初は先端が接続片19に接続されている。選択さ
れた半導体チップに内側端部15′をボンディングするた
めにはボンディング操作前に接続片19を切り離す必要が
ある。
それぞれの外側リードは直線的かつ規則的な形状をし
ている。一方、各内側リードは同一平面上で内側に巻き
込むように曲がっている。実際、内側リードはいずれも
リードフレームの周辺部から内側端部に向かって蛇行を
して第２図に示すようなパターンを形成している。この
蛇行により、ボンディング作業中に各内側リードが選択
された半導体チップの対応するパッド表面に均等に支持
されるよう、それぞれの内側リードには所望の弾性定数
が与えられている。
ている。一方、各内側リードは同一平面上で内側に巻き
込むように曲がっている。実際、内側リードはいずれも
リードフレームの周辺部から内側端部に向かって蛇行を
して第２図に示すようなパターンを形成している。この
蛇行により、ボンディング作業中に各内側リードが選択
された半導体チップの対応するパッド表面に均等に支持
されるよう、それぞれの内側リードには所望の弾性定数
が与えられている。
各内側端部15′は、比較的面積の狭い半導体チップ上
の所定のパッドパターンに適合した配置にされている。
このため内側端部同士は互いに接近している。しかし、
リードは、リードフレームの中心から中央周辺部に向か
うにつれ、あるいはさらにその外側に向かうにつれ相互
の間隔がかなり拡がっている。
の所定のパッドパターンに適合した配置にされている。
このため内側端部同士は互いに接近している。しかし、
リードは、リードフレームの中心から中央周辺部に向か
うにつれ、あるいはさらにその外側に向かうにつれ相互
の間隔がかなり拡がっている。
従って、リードフレームの中央周辺部の隅の部分に接
続された内側リード15は全長が最大であり、この中央周
辺部の中間部に接続された内側リードはこれよりも全長
が短い。このため、リードフレームの中央周辺部の隅の
部分に接続された内側リードの曲がり方は、他の部分に
接続された内側リードとは異なる。
続された内側リード15は全長が最大であり、この中央周
辺部の中間部に接続された内側リードはこれよりも全長
が短い。このため、リードフレームの中央周辺部の隅の
部分に接続された内側リードの曲がり方は、他の部分に
接続された内側リードとは異なる。
内側リード同士の長さの差があるとはいえ、実質的な
弾性定数はすべての内側リードについて等しいことが望
ましい。
弾性定数はすべての内側リードについて等しいことが望
ましい。
第１図からわかるように、各内側リードには曲線部分
と直線部分がある。曲線部分の多くは180度曲がってお
り、それ以外の曲線部分は90度曲がっているだけであ
る。
と直線部分がある。曲線部分の多くは180度曲がってお
り、それ以外の曲線部分は90度曲がっているだけであ
る。
上方を向いたリードをこのリードのまっすぐ上方を向
いた部分のある一地点でこのリードの方向と垂直な軸線
のまわりに曲げる場合には、このリードのバネとしての
効果が低下したり失われたりすることはない。
いた部分のある一地点でこのリードの方向と垂直な軸線
のまわりに曲げる場合には、このリードのバネとしての
効果が低下したり失われたりすることはない。
例えば第１図に示されたリードフレームにおいては、
このリードフレームの中央周辺部の内側の内側リードの
真っ直ぐな部分で曲げられている。また、他の内側リー
ドの内側端部は180度曲げられた部分の90度曲げられた
部分に形成されている。さらに、各内側端部は、半導体
チップのパッドとのボンディングのために表面が平坦に
されている。
このリードフレームの中央周辺部の内側の内側リードの
真っ直ぐな部分で曲げられている。また、他の内側リー
ドの内側端部は180度曲げられた部分の90度曲げられた
部分に形成されている。さらに、各内側端部は、半導体
チップのパッドとのボンディングのために表面が平坦に
されている。
このような構成においては、各内側リードはリードフ
レームの中央周辺部の近傍で下方に曲げられ、この部分
に続く部分は水平に曲げられる。
レームの中央周辺部の近傍で下方に曲げられ、この部分
に続く部分は水平に曲げられる。
本発明が図面を参照して説明した上記の実施例に限定
されることはなく、特許請求の範囲に規定された本発明
の新しいアイデアの本質および範囲をはずれることなく
様々な変更例や変形例を考えることができる。
されることはなく、特許請求の範囲に規定された本発明
の新しいアイデアの本質および範囲をはずれることなく
様々な変更例や変形例を考えることができる。
第１図は、分割前のリードフレームストリップの平面図
である。 第２図は、ストリップから分離された後の単一のリード
フレームの拡大平面図である。 （主な参照番号） 13……リードフレーム、 15……内側リード、15′……内側端部、 16……外側リード、19……接続片、 21……外側周辺部
である。 第２図は、ストリップから分離された後の単一のリード
フレームの拡大平面図である。 （主な参照番号） 13……リードフレーム、 15……内側リード、15′……内側端部、 16……外側リード、19……接続片、 21……外側周辺部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート エイチ．ボンド アメリカ合衆国 テキサス デントン キャロルトン レユニオン サークル 1611 (72)発明者 ハロルド トラメル アメリカ合衆国 テキサス タラント ハースト シンシア レーン 1765 (56)参考文献 特開 昭56−15057（ＪＰ，Ａ) 特表 昭61−501540（ＪＰ，Ａ)
Claims (4)
- 【請求項１】半導体チップの製造に使用するリードフレ
ームを作製するために、導電材料の平坦なリボンに金属
のスタンピング技術またはエッチング技術を用いて複数
のリードフレームを作製する工程を含む方法で、リード
フレームが、外側に向かって延びる複数の外側リード
と、内側に向かって延びる複数の内側リードと、外側リ
ードと内側リードとを接続し、リードフレーム平面を決
める中央周辺部とを有し、外側リードがグループ分けさ
れてリードフレーム平面に平行で中央周辺部に実質的に
垂直に延び、内側リードをリードフレーム平面に平行に
曲げ、さらに大半の内側リードがリードフレーム平面と
平行に階段状にずれるように内側リードを中央周辺部の
近傍で連続的に鋭角に曲げて、半導体チップの対応する
パッドに効果的にボンディングされるように内側リード
が実質的に等しい弾性定数を有するようにし、各内側リ
ードを、内側リードが中央周辺部に垂直な方向を向いた
部分でこの方向に対し鋭角に曲げる方法。 - 【請求項２】内側リードを階段状にずらす操作が、リー
ドフレーム平面と平行な平面において180度曲げられて
いる内側リードのこの曲げ部分の対称軸近傍でこの内側
リードを曲げる操作を含むことを特徴とする特許請求の
範囲第１項に記載の方法。 - 【請求項３】導電性材料の平坦なリボンで製造されてお
り、外側に向かって延びる所定数の外側リードと、内側
に向かって延びる所定数の内側リードと、外側リードと
内側リードとを接続し、リードフレーム平面を決める中
央周辺部とを含み、外側リードがグループ分けされて中
央周辺部に垂直に延び、内側リードがリードフレーム平
面で180度曲げられている部分が含まれるリードフレー
ムであって、各内側リードが、中央周辺部近傍の内側に
おいて連続的に曲げられるとともに真っ直ぐになるよう
にも曲げられて、半導体チップの対応するパッドに効果
的にボンディングされるよう実質的に等しい弾性定数を
有するようにリードフレーム平面から階段状にずらされ
て、さらに、各内側リードが中央周辺部に垂直な方向を
向いた部分で中央周辺部に平行に曲げられていることを
特徴とするリードフレーム。 - 【請求項４】内側リードの階段状にずらされた部分が、
リードフレーム平面と平行な平面において180度曲げら
れている内側リードのこの曲げ部分の対称軸近傍を含む
ことを特徴とする特許請求の範囲第３項に記載のリード
フレーム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/941,691 US4743956A (en) | 1986-12-15 | 1986-12-15 | Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging |
| US941691 | 1992-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63245950A JPS63245950A (ja) | 1988-10-13 |
| JP2520860B2 true JP2520860B2 (ja) | 1996-07-31 |
Family
ID=25476904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62317287A Expired - Fee Related JP2520860B2 (ja) | 1986-12-15 | 1987-12-15 | 半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4743956A (ja) |
| EP (1) | EP0274313A1 (ja) |
| JP (1) | JP2520860B2 (ja) |
| KR (1) | KR880008446A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034591A (en) * | 1988-03-22 | 1991-07-23 | Amdahl Corporation | Tape automated bonding leads having a stiffener and a method of bonding with same |
| US5184207A (en) * | 1988-12-07 | 1993-02-02 | Tribotech | Semiconductor die packages having lead support frame |
| US5233220A (en) * | 1989-06-30 | 1993-08-03 | Texas Instruments Incorporated | Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer |
| US5432127A (en) * | 1989-06-30 | 1995-07-11 | Texas Instruments Incorporated | Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads |
| US5177856A (en) * | 1990-02-01 | 1993-01-12 | Cryptec, Inc. | Method of making a shield for a printed circuit board |
| JP3033227B2 (ja) * | 1990-05-08 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置 |
| JPH05206365A (ja) * | 1992-01-30 | 1993-08-13 | Fuji Electric Co Ltd | 半導体装置およびその組立用リードフレーム |
| US5155065A (en) * | 1992-03-16 | 1992-10-13 | Motorola, Inc. | Universal pad pitch layout |
| US6362426B1 (en) | 1998-01-09 | 2002-03-26 | Micron Technology, Inc. | Radiused leadframe |
| CN100359703C (zh) * | 2001-08-21 | 2008-01-02 | 奥斯兰姆奥普托半导体有限责任公司 | 辐射构件及其引线框和壳体及带辐射构件的显示装置和/或照明装置 |
| US7105383B2 (en) * | 2002-08-29 | 2006-09-12 | Freescale Semiconductor, Inc. | Packaged semiconductor with coated leads and method therefore |
| US6933209B2 (en) * | 2003-12-24 | 2005-08-23 | Super Talent Electronics Inc. | Stacking memory chips using flat lead-frame with breakaway insertion pins and pin-to-pin bridges |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736367A (en) * | 1971-04-09 | 1973-05-29 | Amp Inc | Lead frames and method of making same |
| US4026008A (en) * | 1972-10-02 | 1977-05-31 | Signetics Corporation | Semiconductor lead structure and assembly and method for fabricating same |
| DE2840973A1 (de) * | 1978-09-20 | 1980-03-27 | Siemens Ag | Verfahren zur herstellung pruefbarer halbleiter-miniaturgehaeuse in bandform |
| JPS5615057A (en) * | 1979-07-18 | 1981-02-13 | Nec Corp | Lead frame |
| NL8202154A (nl) * | 1982-05-26 | 1983-12-16 | Asm Fico Tooling | Geleiderframe. |
| US4722060A (en) * | 1984-03-22 | 1988-01-26 | Thomson Components-Mostek Corporation | Integrated-circuit leadframe adapted for a simultaneous bonding operation |
| JPS6132452A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | リ−ドフレ−ムとそれを用いた電子装置 |
-
1986
- 1986-12-15 US US06/941,691 patent/US4743956A/en not_active Expired - Lifetime
-
1987
- 1987-12-11 EP EP87402808A patent/EP0274313A1/en not_active Withdrawn
- 1987-12-14 KR KR870014417A patent/KR880008446A/ko not_active Application Discontinuation
- 1987-12-15 JP JP62317287A patent/JP2520860B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR880008446A (ko) | 1988-06-28 |
| JPS63245950A (ja) | 1988-10-13 |
| EP0274313A1 (en) | 1988-07-13 |
| US4743956A (en) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
| US4994411A (en) | Process of producing semiconductor device | |
| US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP2520860B2 (ja) | 半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法 | |
| JPH0546045U (ja) | 半導体パツケージ | |
| JPH05226564A (ja) | 半導体装置 | |
| JPH05226562A (ja) | 半導体パッケージおよびそのアセンブリ方法 | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| KR910003543B1 (ko) | 반도체장치 | |
| US6828659B2 (en) | Semiconductor device having a die pad supported by a die pad supporter | |
| JPH06338583A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0729927A (ja) | 半導体集積回路装置の製造方法 | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP2003243599A (ja) | リードフレーム及び半導体装置 | |
| JP2005109007A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |