JPH05226562A - 半導体パッケージおよびそのアセンブリ方法 - Google Patents

半導体パッケージおよびそのアセンブリ方法

Info

Publication number
JPH05226562A
JPH05226562A JP4265633A JP26563392A JPH05226562A JP H05226562 A JPH05226562 A JP H05226562A JP 4265633 A JP4265633 A JP 4265633A JP 26563392 A JP26563392 A JP 26563392A JP H05226562 A JPH05226562 A JP H05226562A
Authority
JP
Japan
Prior art keywords
lead
leads
bonding
semiconductor package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4265633A
Other languages
English (en)
Other versions
JP3535879B2 (ja
Inventor
Young S Kim
ヨン・ソン・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH05226562A publication Critical patent/JPH05226562A/ja
Application granted granted Critical
Publication of JP3535879B2 publication Critical patent/JP3535879B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 リードフレームの内部リードを外部リードよ
り薄く形成することにより、体積を減少できる半導体パ
ッケージおよびそのアセンブリ工程を提供する。 【構成】 半導体パッケージは、上部表面に複数のボン
ディングパッドを有する半導体チップ；前記ボンディン
グパッドを除外した半導体チップの上部表面に形成され
る絶縁体；一側先端部に電気的に連結される複数の内部
リード；前記半導体チップ、絶縁体、内部リードを包囲
するパッケージボディ；前記内部リードより厚い厚さを
有し、内部リードの下側先端部より延長され、前記パッ
ケージボディの外側から所定の形状で形成される複数の
外部リード；を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージおよ
びそのアセンブリ工程に関する。
【０００２】
【従来の技術】通常、半導体素子のパッケージは、プラ
スチックパッケージ形態とセラミックパッケージ形態と
に区分される。本発明の理解のために、２つのパッケー
ジ形態のアセンブリ工程について説明する。
【０００３】図１に示すように、ウェハー１は個別のチ
ップ２にダイシングされる。ダイシング方法としては醋
酸、弗酸などを使用する化学的な方法と、ダイヤモンド
カッタを用いたスクライビング方法等がある。また、図
２に示すように、リードフレーム３が形成される。この
リードフレーム３は一般にチップ２が載置されべきパド
ル３ａと、パッケージ内部においてチップ２に電気的に
連結されるための内部リード３ｂ、パッケージ外部にお
いて他の素子と電気的に連結されるための外部リード３
ｃ、各リードフレーム３の形態を維持するためのサイド
レール３ｄ、内部リード３ｂおよび外部リード３ｃがサ
イドレール３ｄ間において一定間隔を維持するように、
支持するためのダムバー３ｅ、パドル３ａをサイドレー
ル３ｄにおいて支持するための支持バー３ｆおよび固定
孔３ｇからなる。図３に示すように、パドル３ａ上にチ
ップ２を取り付けるためのダイボンディング工程を施
す。図４は図３のａ−ａ’線断面図である。
【０００４】図５に示すように、チップ２の各ボンディ
ングパッド２ａおよび内部リード３ｂをワイヤ４で電気
的に連結されるためのワイヤボンディング工程を施す。
このボンディングパッド２ａは通常ワイヤボンディング
工程のためにチップ２の表面に形成され、二重インライ
ン型パッケージの場合には２列に、単一インライン型パ
ッケージの場合には１列に各々形成する。本実施例の場
合は二重インライン型パッケージに該当される。図６に
示すように、設定されたパッケージ形状を有する金型５
内にダイボンディング工程およびワイヤボンディング工
程を施したリードフレーム３を位置させた後、ＥＭＣ
（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）６
を投入してモールディングさせる。図７に示すように、
ダムバー３ｅを除去するためのトリミング工程を施した
後図８に示すように、外部リード３ｃを所定の形状に作
製するためのフォーミング工程を施す。図８によれば、
外部リード３ｃは垂直よりやや広がるように折れ曲がっ
ている。
【０００５】図９は上記工程により作製完成されたプラ
スチックパッケージの外形図を示したものである。セラ
ミックパッケージは主に光を収光して動作するＣＣＤの
パッケージに使用され、このアセンブリ工程は次の通り
である。図１０に示すように、ＡＬ2Ｏ3化合物に所定の
添加剤を混合して粉を作った後これを用いてシートを作
る。各シート上にリードとチップのボンディングパッド
との連結のための金属パターンを形成した後設定された
順序ごとに各シートを積層させて所望する形態とする。
その後積層されたシートを焼結させる。図１０のパッケ
ージ形態は３個のシート、すなわち底部シート７、中間
シート８およびトップシート９からなるものである。
【０００６】図１１に示すように、チップ１０をパッケ
ージ内部の設定された位置に取り付けさせるためのダイ
ボンディング工程を行い、図１２に示すように、金属パ
ターンとチップ１０のボンディングパッド１０ａとをワ
イヤ１１で電気的に連結されるためのワイヤボンディン
グ工程を施す。図１３に示すように、セラミックパッケ
ージの開放された部位をガラス１２で覆った後図１４に
示すように、セラミックパッケージの外部側面の所定の
部位にリード１３を取り付ける。図１５は、完成された
セラミックパッケージの内部構造を概略的に示したもの
である。
【０００７】
【発明が解決しようとする課題】しかしながら、プラス
チックパッケージアセンブリ工程およびセラミックパッ
ケージアセンブリ工程は次のような問題点が発生した。 １．プラスチックパッケージは低価の物質として製造さ
れるので、コストが低廉であるという長点はあるが、製
造工程が複雑である短点がある。また、ワイヤボンディ
ング後ＥＭＣ工程を施す時、ボンディングワイヤが一方
に偏るスイーピング現象が発生し、または断線される現
象が発生する。したがって不良品の発生頻度が高い。 ２．セラミックパッケージアセンブリ工程はセラミック
パッケージを先に作製した後ダイボンディング及びワイ
ヤボンディング工程が施されるので、高精密度を要求す
る半導体素子のパッケージに有利である。しかし、製造
コストが高価になる短点がある。さらに、近年、半導体
素子の製造工程技術の発展によりメモリチップの容量が
大型化する趨勢があるので、半導体素子パッケージに内
蔵するベアチップの大きさも相対的に大きくなり、しか
も全体半導体パッケージの面積の中占有するベアチップ
の占有面積も漸進的に増加されていく実情である。した
がって、プラスチックパッケージおよびセラミックパッ
ケージにおいて、チップとリードとを電気的に連結され
るためにワイヤを使用する場合、上述したプラスチック
パッケージの欠点の以外にパッケージの高さおよび体積
も増加させることとなる。これは半導体パッケージの軽
薄概念に反する問題点になる。
【０００８】上述の問題点を解決するための技術として
ワイヤボンディングを施すことがなくて、チップにリー
ドが直接電気的に接続されるリードオンチップ（ＬＯ
Ｃ）技術がよく知られている。このＬＯＣ技術による小
輪郭“Ｊ”型リードパッケージへ（ＬＯＣ−ＳＯＪ）の
アセンブリ工程を説明する。図１６に示すように、１６
Ｍダイナミックアクセスメモリ（１６Ｍ ＤＲＡＭ）に
おいて使用されるＬＯＣ−ＳＯＪパッケージ用リードフ
レームを設置する。ここで、符号１４はリードフレー
ム、１４ａはチップが載置されるパドル、１４ｂは内部
リード、１４ｃは外部リード、１４ｅはサイドレール、
１４ｆは支持バー、１４ｇは固定孔を各々示す。この
時、内部リード１４ｂおよび外部リード１４ｃは同一の
厚さで作製され、かつ内部リード１４ｂはパドル１４ａ
上に載置されるチップの上部表面に位置されるように、
充分に長く形成される。図１７に示すように、ウェハー
からダイシングされたチップ１５をリードフレーム１４
のパドル１４ａに位置させた後チップ１５をパドル１４
ａに取り付けるためのダイボンディング工程が施され
る。ついでチップ１５の上面の中、ボンディングパッド
１５ａの部分を除外した面に絶縁剤１６が塗布される。
【０００９】図１８は図１７のａ−ａ’の線断面図であ
る。図１９に示すように、内部リード１４ｂの先端部と
内部リード１４ｂとチップ１５のボンディングパッド１
５ａとを電気的に連結されるために、ワイヤ１７でワイ
ヤボンディングさせる。図１９に示すように、ダイボン
ディングおよびワイヤボンディング工程が完了されたの
ち、図２０に示すように、ダムバー１４ｄおよび支持バ
ー１４ｆを除去するトリミング工程を施した後外部リー
ド１４ｃを除外したチップ１５が載置された単位フレー
ム１４を金型１８内に位置させる。ＥＭＣ１９を金型１
８内に投入してモールディングした後、露出された外部
リード１４ｃを“Ｊ”状に折曲するための成形工程を施
せば、図１５に示すようなＬＯＣ−ＳＯＪ型パッケージ
が完成される。このように、ＬＯＣ−ＳＯＪ型半導体パ
ッケージは、リードフレーム１４の内部リード１４ｂを
チップ１５の上部表面まで延長形成することにより、リ
ードフレーム１４の内部リード１４ｂがパッケージ内部
での占有する領域を大きくすることができるという長点
を有する。また、チップ１５のボンディングパッド１５
ａと内部リード１４ｂとを連結する代わりに内部リード
１４ｂを直接ボンディングパッド１５ａに連結すること
ができる。
【００１０】図２２に示すように、内部リード１４ｂが
チップ１５のボンディングパッド１５ａに直接連結され
るように充分に長くて延長形成した後、内部リード１４
ｂの先端部にボンディングパッド１５ａとのボンディン
グのためのボンディング用バンパー２０をコーティング
する。図２３に示すように、ボンディング用バンパー２
０を該当するボンディングパッド１５ａに位置させた後
熱圧着により内部リード１４ｂとチップ１５とを電気的
に連結させる。其の他工程は、図１３〜２１の工程と同
一であるのでその説明および図面は省略する。
【００１１】しかし、上述のＬＯＣ−ＳＯＪ型パッケー
ジはやはり次のような問題点がある。すなわち、ワイヤ
ボンディングを施す場合、ワイヤが形成するループの高
さをどの程度低下させることができるかに応じて半導体
パッケージの体積を減少させることができる。しかし、
ワイヤループの高さを低下するための工程を施せば、ワ
イヤが切断される問題点が発生する。また、ワイヤ切断
を防止するために、ワイヤ才質を変更するかその径を大
きければならないという問題点が発生する。結局、ワイ
ヤボンディングが要求される半導体パッケージは、どの
ような種類のワイヤを使用しても、ワイヤループの高さ
が内部リードより高くなってしまうので、半導体パッケ
ージの高さが高くなり、しかも体積も増加する。また、
ボンディングバンパーを用いて内部リードを直接ボンデ
ィングパッドに連結してもリードの厚さのためパッケー
ジの高さを減少させるのに限界があった。
【００１２】本発明は、上述の欠点を除去するためのも
ので、リードフレームの内部リードを外部リードより薄
く形成することにより、体積を減少できる半導体パッケ
ージおよびそのアセンブリ工程を提供するにその目的が
ある。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、半導体パッケージは、上部表面
に複数のボンディングパッドを有する半導体チップ；前
記ボンディングパッドを除外した半導体チップの上部表
面に形成される絶縁体；一側先端部に電気的に連結され
る複数の内部リード；前記半導体チップ、絶縁体、内部
リードを包囲するパッケージボディ；前記内部リードよ
り厚い厚さを有し、内部リードの下側先端部より延長さ
れ、前記パッケージボディの外側から所定の形状で形成
される複数の外部リード；を備える。
【００１４】また、上記の目的を達成するために、本発
明の他の形態によれば、ウェハーから表面に複数のボン
ディングパッドを有する各半導体チップをダイシングす
るステップ；ボンディングパッドを除外した半導体表面
に絶縁体を形成するステップ；パドルと前記ボンディン
グパッドとが直接連結されるように充分な長さを有する
複数の内部リードおよび内部リードと連結され、かつ内
部リードより厚い厚さを有する複数の外部リードを有す
るテープリードフレームを設けるステップ；前記内部リ
ードの一側先端部にボンディング用バンパーを形成する
ステップ；前記半導体をチップパドル上に載置した後ダ
イボンディングするステップ；各ボンディング用バンパ
ーに該当される各ボンディングパッドに連結して内部リ
ードとチップとを電気的に連結するステップ；前記半導
体チップ、絶縁体および内部リードをモールディングす
るステップ；モールディングされずに露出された外部リ
ードを所望する形状で形成するステップ；を備える。
【００１５】
【実施例】本発明による半導体パッケージアセンブリ工
程を図２４〜図３４を参照して説明する。第１実施例 図２４に示すように、ウェハー２１を化学的な方法、ま
たはダイヤモンドカッタを用いてダイシングして別々の
チップ２２を作製する。図２５に示すように、テープリ
ードフレーム２３を形成する。このテープリードフレー
ム２３は、その構成が従来のリードフレームと同一であ
るが、但し内部リードがテープ厚さのような薄型である
ものが特徴である。すなわち、半導体チップ２２がダイ
ボンディングされるためのパドル２３ａ、一側先端部が
パドル２３ａ上にダイボンディングされた半導体チップ
２２のボンディングパッド２２ａと連結されるための複
数の内部リード２３ｂ、前記内部リード２３ｂより厚い
厚さを有し、この内部リードの他側先端部に連結される
複数の外部リード２３ｃ、各単位フレーム２３の形状を
維持するためのサイドレール２３ｄ，２３ｄ間において
パドル２３ａ位置が維持されるように支持するための支
持バー２３ｅ、内部リード２３ｂおよび外部リード２３
ｃが相互間所定間隔を維持することができるように支持
するためのダムバー２３ｆおよび固定孔２３ｇからな
る。すなわち、ダムバー２３ｆは外力に対して各内部リ
ード２３ｂと外部リード２３ｃとの位置変動がないよう
にするためのものである。例えば、図２５はテープ自動
ボンディング（ＴＡＢ）用テープリードフレームが変形
されたものであり、本発明によるテープリードフレーム
を示したものである。本発明の実施例によれば、各内部
リード２３ｂ間および外部リード２３ｃ間の間隔と内部
リード２３ｂの厚さおよび外部リード２３ｃの厚さの比
率は、２：１：８−１０である。このように、外部リー
ド２３ｃの厚さを内部リード２３ｂの厚さより８−１０
倍厚く形成することにより機械的な安定性を追求した。
【００１６】本発明のテープリードフレームの製造工程
は次の通りである。Ｃｕ−Ｎｉ合金（Ｎｉ４２％）の板
（ｐｌａｔｅ）を設置した後、内部リードが形成される
部位と、外部リードが形成される部位とに各々異なる圧
力でプレスすることにより内部リードが形成される部分
を外部リードが形成される部分より薄く作製する。つい
でホト工程と化学エッチング工程を施して不必要な部分
を除去してテープリードフレーム２３を形成する。この
時、内部リード２３ｂの長さは一側先端部が半導体チッ
プ２２のボンディングパッド２２ａに直接連結されるよ
うに充分に長く形成する。テープリードフレーム２３の
物質としては銅−鉄合金が使用されることもある。この
ように本発明のテープリードフレームによれば、内部リ
ード２３ｂは従来リードフレームより薄型であり、小さ
いピッチを有し外部リード２３ｃは従来のものと略同一
の厚さおよびピッチを有する。図２６は図２５のａ−
ａ’線の断面図を示す。
【００１７】図２７に示すように、半導体チップ２２を
テープリードフレーム２３のパドル２３ａ上に載置した
のち、ダイボンディングを施す。このとき、半導体チッ
プ２２をパドル２３ａ上に載置する前、テープリードフ
レーム２３はＮａＯＨ溶液またはＫＯＨ溶液の中に略５
−１０分間浸すことにより表面処理を行う。以後にダイ
ボンディングを施せば、パドル２３ａが半導体チップ２
２に強固に接着される。
【００１８】ダイボンディング工程は次の通りである。
まず、パドル２３ａ上に金（Ａｕ）−アンチモン合金を
薄くコーティングし、その上に半導体チップ２２を載置
した後３００℃−４００℃温度でアニーリングを行う。
したがって金−アンチモン合金が半導体チップ２２と同
一の結晶をなして接着される。アニーリング温度は半田
の種類に応じて異なるが、金−アンチモン合金の場合に
は３００℃−４００℃の高温であるので、窒素のような
不活性ガスをアニーリング時吹きこんで半導体チップ２
２およびパドル２３ａの酸化を防止する。ダイボンディ
ング方法として、前記工程合金法の外に、エポキシ系の
導電性接着剤を用いた方法、一般の蝋およびスズの半田
（Ｐｂ−Ｓｎ）を用いた半田付け方法、半田用のガラス
を用いた方法がある。
【００１９】図２８に示すように、ボンディングパッド
２２ａを除外した半導体チップ２２の上部表面に絶縁体
２４を形成し、内部リード２３ｂの一側先端部に金（Ａ
ｕ）バンパー２５を形成した後、図２９に示すように、
各金バンパー２５を半導体チップ２２の該当するボンデ
ィングパッド２２ａ上に載置し、熱圧着により内部リー
ド２３ｂと半導体チップ２２とを電気的に連結させる。
この熱圧着法の他に超音波法、半田付け法、電子ビーム
法等がある。
【００２０】図３０に示すように、以後に進行されるモ
ールディング工程をする時、薄い内部リード２３ｂは相
互間の一定間隔が維持されない場合もあるので、内部リ
ード２３ｂの中央部分のみを金型２６内で先にモールデ
ィングさせる。符号２７は、１次的に内部リード２３ｂ
の中央部分にモールドされたモールドボディを示したも
のである。内部リード２３ｂおよび外部リード２３ｃ間
の一定間隔を維持するためのダムバー２３ｆが存在して
いるが、これのみではパッケージボディを形成するため
のモールディング時リード間の一定間隔が維持されにく
い。図３１に示すように、金型２８内で外部リード２３
ｃを除外したテープリードフレーム２３と半導体チップ
２２とをエポキシ成形化合物でモールディングさせてパ
ッケージモールドボディ２９を形成する。結局、このパ
ッケージモールドボディ２９は半導体チップ２２と外部
リード２３ｃとダムバー２３ｆを除外したテープリード
フレーム２３を全部囲繞する形態となる。図３２に示す
ように、内部リード２３ｂ間と外部リード２３ｃ間との
一定間隔維持のためのダムバー２３ｆを除去するトリミ
ング工程を行い、図３１に示すように、外部リード２３
ｃを“Ｊ”型に作製するための成形工程を施してＬＯＣ
−ＳＯＪのパッケージアセンブリ工程が完了する。外部
リード２３ｃは成形工程をする時、その両側を折り曲げ
て作製することもある。
【００２１】第２実施例 この実施例においては、第１実施例の金バンパーを使用
しなく、通常のワイヤを用いて内部リードと半導体チッ
プのボンディングパッドとを電気的に連結させるように
している。ワイヤボンディングのための内部リードの長
さは第１実施例のものより短くなければならない。すな
わち、図３３に示すように、テープリードフレーム２３
の内部リード２３ｂの長さはテープリードフレーム２３
のパドル２３ａに半導体チップ２２が載置する時、その
一側先端部が半導体チップ２２のボンディングパッド２
２ａまで延長されなければならない。図３４に示すよう
に、半導体チップ２２がパドル２３ａ上にダイボンディ
ングされた後、半導体チップ２２の各ボンディングパッ
ド２２ａと対応する内部リード２３ｂの一側先端部をワ
イヤボンディングして半導体チップ２２と内部リード２
３ｂとを電気的に連結させる。ワイヤボンディング方法
としては熱圧着法の他に超音波法、半田付け法、電子ビ
ーム法等がある。上述のように、第２実施例は第１実施
例と同一であるが、ただし、半導体チップと内部リード
との電気的な連結のために、金バンパーの代わりにワイ
ヤを使用した点のみが相異であるのでその説明および図
面は省略する。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。 １．半導体チップと電気的に連結されるために、パッケ
ージボディの内部に位置する内部リードの厚さを他の素
子との連結のためにパッケージボディ外部に位置する外
部リードのものより薄く形成することにより、半導体パ
ッケージの厚さおよび体積を減少させることができる。 ２．バンパーの使用にしたがってワイヤ使用を排除する
ことができないので、モールディングする時スイープ現
象による不良率を減少でき、しかもコストを節減でき
る。
【図面の簡単な説明】
【図１】従来のプラスチックパッケージアセンブリ工程
図である。
【図２】従来のプラスチックパッケージアセンブリ工程
図である。
【図３】従来のプラスチックパッケージアセンブリ工程
図である。
【図４】従来のプラスチックパッケージアセンブリ工程
図である。
【図５】従来のプラスチックパッケージアセンブリ工程
図である。
【図６】従来のプラスチックパッケージアセンブリ工程
図である。
【図７】従来のプラスチックパッケージアセンブリ工程
図である。
【図８】従来のプラスチックパッケージアセンブリ工程
図である。
【図９】従来のプラスチックパッケージアセンブリ工程
図である。
【図１０】従来のセラミックパッケージアセンブリ工程
図である。
【図１１】従来のセラミックパッケージアセンブリ工程
図である。
【図１２】従来のセラミックパッケージアセンブリ工程
図である。
【図１３】従来のセラミックパッケージアセンブリ工程
図である。
【図１４】従来のセラミックパッケージアセンブリ工程
図である。
【図１５】従来のセラミックパッケージアセンブリ工程
図である。
【図１６】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図１７】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図１８】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図１９】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図２０】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図２１】従来のＬＯＣ−ＳＯＪパッケージアセンブリ
工程図である。
【図２２】従来のＬＯＣ−ＳＯＪパッケージ他のアセン
ブリ工程図である。
【図２３】従来のＬＯＣ−ＳＯＪパッケージ他のアセン
ブリ工程図である。
【図２４】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図２５】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図２６】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図２７】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図２８】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図２９】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図３０】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図３１】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図３２】本発明の第１実施例によるパッケージアセン
ブリ工程図である。
【図３３】本発明の第２実施例によるパッケージアセン
ブリ工程図である。
【図３４】本発明の第２実施例によるパッケージアセン
ブリ工程図である。
【符号の説明】
２１ ウェハー ２２ 半導体チップ ２２ａ ボンディングパッド ２３ テープリードフレーム ２３ａ パドル ２３ｂ 内部リード ２３ｃ 外部リード ２３ｄ サイドレール ２３ｅ 支持バー ２３ｆ ダムバー ２３ｇ 固定孔 ２４ 絶縁体

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 上部表面に複数のボンディングパッドを
    有する半導体チップ；前記ボンディングパッドを除外し
    た半導体チップの上部表面に形成される絶縁体；一側先
    端部に電気的に連結される複数の内部リード；前記半導
    体チップ、絶縁体、内部リードを包囲するパッケージボ
    ディ；前記内部リードより厚い厚さを有し、内部リード
    の下側先端部から延長され、前記パッケージボディの外
    側から所定の形状で形成される複数の外部リード；を含
    むことを特徴とする半導体パッケージ。
  2. 【請求項２】 ボンディングバンパー物質は、金である
    ことを特徴とする請求項１に記載の半導体パッケージ。
  3. 【請求項３】 半導体チップのボンディングパッドは、
    前記ボンディングバンパー代わりにワイヤにより内部リ
    ードと電気的に連結されることを特徴とする請求項１に
    記載の半導体パッケージ。
  4. 【請求項４】 パッケージボディ物質は、エポキシ成形
    化合物であることを特徴とする請求項１に記載の半導体
    パッケージ。
  5. 【請求項５】 内部リードの厚さと外部リードの厚さの
    比率は、１：８−１０であることを特徴とする請求項１
    に記載の半導体パッケージ。
  6. 【請求項６】 パッケージボディの外側に形成される外
    部リードは、Ｊ形状であることを特徴とする請求項１に
    記載の半導体パッケージ。
  7. 【請求項７】 パッケージボディの外側に形成される外
    部リードは、垂直に近い角度まで折り曲げられているこ
    とを特徴とする請求項１に記載の半導体パッケージ。
  8. 【請求項８】 内部リードおよび外部リード物質は、銅
    −鉄合金、Ｃｕ−Ｎｉ合金、銅−すず合金のいずれかで
    あることを特徴とする請求項１に記載の半導体パッケー
    ジ。
  9. 【請求項９】 ウェハーから表面に複数のモールディン
    グパッドを有する各半導体チップをダイシングするステ
    ップ；前記半導体チップが載置されるためのパドルと前
    記ボンディングパッドとが直接連結されるように充分な
    長さを有する複数の内部リードと、この内部リードと連
    結され、かつ内部リードより厚い厚さを有する複数の外
    部リードとを有するテープリードフレームを設けるステ
    ップ；前記半導体チップをパドル上に載置した後ダイボ
    ンディングするステップ；ボンディングパッドを除いて
    半導体表面に絶縁体を形成するステップ；各内部リード
    の一側先端部を半導体チップの対応する各ボンディング
    パッドに電気的に連結するステップ；外部リードを除い
    て半導体チップと絶縁体および内部リードをモールディ
    ングするステップ；モールディングされない外部リード
    を所望する形状で形成するステップ；を含むことを特徴
    とする半導体パッケージアセンブリ方法。
  10. 【請求項１０】 内部リードの厚さと外部リード（２３
    ｃ）の厚さの比率は、１：８−１０であることを特徴と
    する請求項９に記載の半導体パッケージアセンブリ方
    法。
  11. 【請求項１１】 半導体チップをパドルに強固に接触さ
    せるために、ダイボンディング工程前にテープリードフ
    レームをＮａＯＨ溶液の中に約５−１０分間浸すことに
    より表面処理を行うステップがさらに含まれることを特
    徴とする請求項９に記載の半導体パッケージアセンブリ
    方法。
  12. 【請求項１２】 前記ＮａＯＨ溶液代わりに、ＫＯＨ溶
    液が使用されることを特徴とする請求項１１に記載の半
    導体パッケージアセンブリ方法。
  13. 【請求項１３】 前記テープリードフレームを設けるた
    めのステップは、Ｃｕ−Ｎｉ合金の板を設けるステッ
    プ；前記板を、内部リードが形成される部位を外部リー
    ドが形成される部位より強い圧力で押圧することにより
    内部リードが形成される部分を外部リードが形成される
    部分より薄く作製するステップ；ホト工程およびエッチ
    ング工程を施して板の中不必要な部分を除去してテープ
    リードフレームを完成するステップ；を含むことを特徴
    とする請求項９に記載の半導体パッケージアセンブリ方
    法。
  14. 【請求項１４】 テープリードフレームの物質として、
    Ｃｕ−Ｎｉ合金代わりに銅−鉄合金が使用されることを
    特徴とする請求項１３に記載の半導体パッケージアセン
    ブリ方法。
  15. 【請求項１５】 前記板の中、内部リードが形成される
    部分の厚さと外部リードが形成される部分の厚さは、
    １：８−１０の比率になるように押圧されることを特徴
    とする請求項１３に記載の半導体パッケージアセンブリ
    方法。
  16. 【請求項１６】 内部リード、半導体チップのパドルお
    よび絶縁体をモールディングする前に、内部リード間に
    一定間隔を維持するために内部リードの中央部分を１次
    的にモールディングさせるステップがさらに含まれるこ
    とを特徴とする請求項９に記載の半導体パッケージアセ
    ンブリ方法。
  17. 【請求項１７】 内部リードと半導体チップのボンディ
    ングパッドとを連結するステップは、 内部リードの一側先端部にボンディングバンパーを形成
    するステップ；前記ボンディングバンパーを半導体チッ
    プの対応するボンディングパッド上に位置させた後熱圧
    着するステップ；を含むことを特徴とする請求項９に記
    載の半導体パッケージアセンブリ方法。
  18. 【請求項１８】 ボンディングバンパーの物質は、金で
    あることを特徴とする請求項１３に記載の半導体パッケ
    ージアセンブリ方法。
  19. 【請求項１９】 内部リードと半導体チップのボンディ
    ングパッドとを連結するステップは、ワイヤボンディン
    グ工程であることを特徴とする請求項９に記載の半導体
    パッケージアセンブリ方法。
  20. 【請求項２０】 ワイヤボンディング工程は、熱圧着
    法、超音波法、半田付け法、電子ビーム法のいずれかを
    用いて施すことを特徴とする請求項１９に記載の半導体
    パッケージアセンブリ方法。
  21. 【請求項２１】 ダイボンディング工程は、 テープリードフレームのパドル上に金−アンチモンの合
    金を薄くコーティングするステップ；パドル上に半導体
    チップを載置した後３００℃−４００℃の温度でアニー
    リングするステップ；半導体チップおよびパドルの酸化
    防止のための不活性ガスを供給するステップ；を含むこ
    とを特徴とする請求項９に記載の半導体パッケージアセ
    ンブリ方法。
  22. 【請求項２２】 外部リードは、Ｊ形状または両端直線
    状折り曲げのいずれかで作製されることを特徴とする請
    求項９に記載の半導体パッケージアセンブリ方法。
JP26563392A 1991-09-11 1992-09-09 半導体パッケージアセンブリ方法 Expired - Lifetime JP3535879B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910015864A KR930006868A (ko) 1991-09-11 1991-09-11 반도체 패키지
KR15864/1991 1991-09-11

Publications (2)

Publication Number Publication Date
JPH05226562A true JPH05226562A (ja) 1993-09-03
JP3535879B2 JP3535879B2 (ja) 2004-06-07

Family

ID=19319827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26563392A Expired - Lifetime JP3535879B2 (ja) 1991-09-11 1992-09-09 半導体パッケージアセンブリ方法

Country Status (4)

Country Link
US (1) US5619065A (ja)
JP (1) JP3535879B2 (ja)
KR (1) KR930006868A (ja)
DE (1) DE4230030A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383081B2 (ja) 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
FR2733630B1 (fr) * 1995-04-27 1997-05-30 Imphy Sa Pattes de connexion pour composant electronique
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US5796162A (en) * 1996-09-17 1998-08-18 Greatek Technology Co., Ltd. Frames locking method for packaging semiconductor chip
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
DE10321257B4 (de) * 2003-05-06 2006-04-27 Infineon Technologies Ag Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement
US20050281056A1 (en) * 2004-05-25 2005-12-22 Loomis Jason A Ornament lighting apparatus
DE102004057485B4 (de) * 2004-11-29 2007-10-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
US8334467B2 (en) 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
JP6392654B2 (ja) * 2014-02-04 2018-09-19 エイブリック株式会社 光センサ装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD82790A (ja) *
DE2037666A1 (de) * 1970-07-29 1972-02-03 Siemens Ag Verfahren zum Kontaktieren eines mit mehreren Elektroden versehenen Halbleiterkörpers mit Hilfe eines aus einem Metallblech hergestellten Systems von elektrischen Zuleitungen
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
JPS55156343A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS607747A (ja) * 1983-06-27 1985-01-16 Nec Corp 樹脂封止型半導体装置
DE3511999A1 (de) * 1985-04-02 1986-10-02 Wieland-Werke Ag, 7900 Ulm Verwendung einer kupfer-titan-kobalt-legierung als werkstoff fuer elektronische bauteile
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
JPS63148670A (ja) * 1986-12-12 1988-06-21 Texas Instr Japan Ltd リ−ドフレ−ム材
US4812529A (en) * 1987-01-05 1989-03-14 Exxon Research & Engineering Co. Polyalcohol homopolymers
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
EP0393584B1 (en) * 1989-04-17 1994-07-13 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
DE3939527A1 (de) * 1989-10-28 1991-05-02 Aatec Assembling Automations T Band aus metall zur verwendung in der halbleiterfertigung und verfahren zu seiner herstellung
US5136367A (en) * 1990-08-31 1992-08-04 Texas Instruments Incorporated Low cost erasable programmable read only memory package
JPH05102364A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd 電子部品用リードフレームの製造方法
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same

Also Published As

Publication number Publication date
JP3535879B2 (ja) 2004-06-07
DE4230030A1 (de) 1993-03-18
KR930006868A (ko) 1993-04-22
US5619065A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US6388336B1 (en) Multichip semiconductor assembly
US6316822B1 (en) Multichip assembly semiconductor
US6864566B2 (en) Duel die package
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP3461720B2 (ja) 樹脂封止型半導体装置
US8058104B2 (en) Reversible leadless package and methods of making and using same
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH05291426A (ja) 半導体素子パッケージの組立方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000243887A (ja) 半導体装置とその製造方法
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP3458057B2 (ja) 樹脂封止型半導体装置
JPH09107062A (ja) 半導体装置およびその製造方法
US7732259B2 (en) Non-leaded semiconductor package and a method to assemble the same
US20040262773A1 (en) Chip-stacked package
JP3013810B2 (ja) 半導体装置の製造方法
JPH05121462A (ja) 半導体装置の製造方法
JPS61241954A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR100290783B1 (ko) 반도체 패키지
KR950000278B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9