JP3013810B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3013810B2 JP3013810B2 JP18771297A JP18771297A JP3013810B2 JP 3013810 B2 JP3013810 B2 JP 3013810B2 JP 18771297 A JP18771297 A JP 18771297A JP 18771297 A JP18771297 A JP 18771297A JP 3013810 B2 JP3013810 B2 JP 3013810B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- internal
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、底面に外部電極端子となる半田ボー
ルを格子状に配列した樹脂封止型半導体装置の製造方法
に関する。
方法に関し、特に、底面に外部電極端子となる半田ボー
ルを格子状に配列した樹脂封止型半導体装置の製造方法
に関する。
【０００２】
【従来の技術】底面に外部端子を有する従来の樹脂封止
型半導体装置の構成を図４に示す。図４（ａ）は断面
図、図４（ｂ）は外部端子側からみた平面図である。
型半導体装置の構成を図４に示す。図４（ａ）は断面
図、図４（ｂ）は外部端子側からみた平面図である。
【０００３】図４を参照すると、半導体チップ（以下
「チップ」という）１は、素子表面側を接着剤７を介し
て内部リード４と接着され、チップ１表面の電極と内部
リード４とはワイヤー３によって電気的に接続されてい
る。チップ１と内部リード及びワイヤー等は樹脂２によ
って樹脂封止され、内部リード４の端はチップと接着さ
れ、途中のディンプル加工部（以下「Ｄｐ加工部」とい
う）９で折り曲げられ、折り曲げられた内部リードの他
端は、その一主面が樹脂から露出して外部端子１６とな
っている。
「チップ」という）１は、素子表面側を接着剤７を介し
て内部リード４と接着され、チップ１表面の電極と内部
リード４とはワイヤー３によって電気的に接続されてい
る。チップ１と内部リード及びワイヤー等は樹脂２によ
って樹脂封止され、内部リード４の端はチップと接着さ
れ、途中のディンプル加工部（以下「Ｄｐ加工部」とい
う）９で折り曲げられ、折り曲げられた内部リードの他
端は、その一主面が樹脂から露出して外部端子１６とな
っている。
【０００４】このような構造の半導体装置は、Ｄｐ加工
部９の加工が一般にプレス金型で実施されるため加工精
度が得難く、樹脂封止の際に、外部端子１６の表面に樹
脂バリが発生し易いという問題点を有している。
部９の加工が一般にプレス金型で実施されるため加工精
度が得難く、樹脂封止の際に、外部端子１６の表面に樹
脂バリが発生し易いという問題点を有している。
【０００５】また外部端子１６は半導体装置の各辺に沿
って配列されるため（図４（ｂ）参照）、各辺の一列に
しか配置できず、外部端子配列数に制限がある、という
問題点を有している。
って配列されるため（図４（ｂ）参照）、各辺の一列に
しか配置できず、外部端子配列数に制限がある、という
問題点を有している。
【０００６】さらに、チップの素子上にリードを接着す
るＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）の構造であるた
め、チップ上の電極パッドは、チップの中央部に配列す
る必要があるという制限がある。即ち、一般に、多くの
場合はチップ上の電極パッドはチップ周縁に配列されて
おり、この場合にＬＯＣ構造とすると、電極パッド間に
リードを通す必要があるが、一部のチップで電極パッド
間隔がリード幅の０．１〜０．２ｍｍ以上の場合を除
き、ＬＯＣ構造の採用はできない。
るＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）の構造であるた
め、チップ上の電極パッドは、チップの中央部に配列す
る必要があるという制限がある。即ち、一般に、多くの
場合はチップ上の電極パッドはチップ周縁に配列されて
おり、この場合にＬＯＣ構造とすると、電極パッド間に
リードを通す必要があるが、一部のチップで電極パッド
間隔がリード幅の０．１〜０．２ｍｍ以上の場合を除
き、ＬＯＣ構造の採用はできない。
【０００７】
【発明が解決しようとする課題】このようなＬＯＣ構造
上の問題点の解決を意図した従来の方法として、例えば
特開平８−１４８６０３号公報には、図５に示すよう
に、リードの上にチップ素子面を上にして接着するＣＯ
Ｌ（Ｃｈｉｐ ｏｎ Ｌｅａｄ）構造が提案されてい
る。図５(a)は、半田ボール側からみた平面図、図５(b)
は図５(a)のＡ−Ａ′線断面図である。
上の問題点の解決を意図した従来の方法として、例えば
特開平８−１４８６０３号公報には、図５に示すよう
に、リードの上にチップ素子面を上にして接着するＣＯ
Ｌ（Ｃｈｉｐ ｏｎ Ｌｅａｄ）構造が提案されてい
る。図５(a)は、半田ボール側からみた平面図、図５(b)
は図５(a)のＡ−Ａ′線断面図である。
【０００８】図５を参照すると、内部リード４上に接着
テープ１３を介してチップ１が素子面を上にして接着さ
れ、チップ表面の周縁に配列された電極パッドと内部リ
ード４とがワイヤー３で電気的に接合されている。チッ
プ１と内部リード４及びワイヤー３等は樹脂で封止され
ており、また、下パッケージ１５にはホール１２が設け
られ、ホール１２にハンダボール６が接着され外部端子
として半導体装置の底面に格子状に配列されるとともに
内部リードと電気的に接続されている。
テープ１３を介してチップ１が素子面を上にして接着さ
れ、チップ表面の周縁に配列された電極パッドと内部リ
ード４とがワイヤー３で電気的に接合されている。チッ
プ１と内部リード４及びワイヤー３等は樹脂で封止され
ており、また、下パッケージ１５にはホール１２が設け
られ、ホール１２にハンダボール６が接着され外部端子
として半導体装置の底面に格子状に配列されるとともに
内部リードと電気的に接続されている。
【０００９】このような構造の場合、チップ表面の電極
パッドがチップ周縁部に配列された場合に容易に行うこ
とができ、また、外部端子としての半田ボールを格子状
に配列できるので、外部端子数を、ピッチの縮小を行な
わずに、倍増させることができる。
パッドがチップ周縁部に配列された場合に容易に行うこ
とができ、また、外部端子としての半田ボールを格子状
に配列できるので、外部端子数を、ピッチの縮小を行な
わずに、倍増させることができる。
【００１０】しかしながら、半田ボールを接続するため
のホール１２の形成を樹脂封止後にドリルまたはレーザ
ー加工で実施しているので、加工工程が増えるとともに
加工時間がかかるという問題点を有している。
のホール１２の形成を樹脂封止後にドリルまたはレーザ
ー加工で実施しているので、加工工程が増えるとともに
加工時間がかかるという問題点を有している。
【００１１】従来のトランスファーモールドにおける封
入金型に、予め突起を設けておき、樹脂封止と同時にホ
ールを形成することでホール形成工程を省略することも
考えられるが、封入金型に突起を加工する上での、加工
技術の制限により、突起の間隔を０．８ｍｍ未満にする
ことは困難であり、０．８ｍｍ未満の狭ピッチ対応がと
れず、外部端子数が増加すると、チップサイズに対して
パッケージが大きくなるという問題がある。
入金型に、予め突起を設けておき、樹脂封止と同時にホ
ールを形成することでホール形成工程を省略することも
考えられるが、封入金型に突起を加工する上での、加工
技術の制限により、突起の間隔を０．８ｍｍ未満にする
ことは困難であり、０．８ｍｍ未満の狭ピッチ対応がと
れず、外部端子数が増加すると、チップサイズに対して
パッケージが大きくなるという問題がある。
【００１２】また、封入金型に突起を設けてホール１２
を形成する場合、同じパッケージサイズで半田ボールの
配置を変える場合には、ボール配置毎に封入金型を作製
しなければならず、莫大な費用がかかると共に、さら
に、封入作業時、下パッケージ部に樹脂残りが発生する
と、樹脂の除去作業などのメンテナンス性が、通常の封
入金型と比べて大幅に劣るという問題がある。
を形成する場合、同じパッケージサイズで半田ボールの
配置を変える場合には、ボール配置毎に封入金型を作製
しなければならず、莫大な費用がかかると共に、さら
に、封入作業時、下パッケージ部に樹脂残りが発生する
と、樹脂の除去作業などのメンテナンス性が、通常の封
入金型と比べて大幅に劣るという問題がある。
【００１３】以上説明した従来技術の問題点をまとめる
と下記に記載の通りである。
と下記に記載の通りである。
【００１４】第１の問題点は、半導体装置の底面に外部
端子を有する樹脂封止型半導体装置で、内部がＬＯＣ構
造の場合は、チップ表面の電極パッドの配列がチップ中
央部に限定され、チップの周縁部に配列された場合には
対応が困難である、ということである。
端子を有する樹脂封止型半導体装置で、内部がＬＯＣ構
造の場合は、チップ表面の電極パッドの配列がチップ中
央部に限定され、チップの周縁部に配列された場合には
対応が困難である、ということである。
【００１５】その理由は、ＬＯＣ構造の場合、リードは
チップ上に接着されるが、チップ周縁部に電極パッドが
配列されていると、電極パッド間にリードを通す必要が
あり、電極パッドピッチが十分に広い場合を除き対応が
困難であるためである。
チップ上に接着されるが、チップ周縁部に電極パッドが
配列されていると、電極パッド間にリードを通す必要が
あり、電極パッドピッチが十分に広い場合を除き対応が
困難であるためである。
【００１６】第２の問題点は、半導体装置の底面に外部
端子を有する樹脂封止型半導体装置で、内部がＣＯＬ構
造の場合は外部端子である半田ボールを内部リードと接
続するためのホールの加工工程が必要である、というこ
とである。
端子を有する樹脂封止型半導体装置で、内部がＣＯＬ構
造の場合は外部端子である半田ボールを内部リードと接
続するためのホールの加工工程が必要である、というこ
とである。
【００１７】その理由は、樹脂封止後にホールを形成す
るため、レーザーまたはドリルの加工工程が必要になる
ことと加工時間がかかるためである。
るため、レーザーまたはドリルの加工工程が必要になる
ことと加工時間がかかるためである。
【００１８】また、半導体装置の底面に外部端子を有す
る樹脂封止型半導体装置で、内部がＬＯＣ構造の場合に
おいて、内部リードの一端をチップと接着し、途中を折
り曲げて他端を外部端子として樹脂表面から露出させる
構造の場合は、その構造上外部端子の配列は半導体装置
の各辺一列に限られ、外部端子を格子状に配列できない
ために外部端子数に制約があること及び内部リードの折
り曲げ加工精度制御がむずかしく樹脂封止時に樹脂バリ
が発生し易いという問題がある。
る樹脂封止型半導体装置で、内部がＬＯＣ構造の場合に
おいて、内部リードの一端をチップと接着し、途中を折
り曲げて他端を外部端子として樹脂表面から露出させる
構造の場合は、その構造上外部端子の配列は半導体装置
の各辺一列に限られ、外部端子を格子状に配列できない
ために外部端子数に制約があること及び内部リードの折
り曲げ加工精度制御がむずかしく樹脂封止時に樹脂バリ
が発生し易いという問題がある。
【００１９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体装置の底
面に外部端子を有する樹脂封止型半導体装置において、
チップ表面の電極パッドがチップ周縁部に配列された場
合に対応可能であり、かつ外部端子を格子状に配列可能
とし、外部端子となる半田ボールの接続部である内部リ
ードの露出を追加工程を必要とせずに樹脂封止と同時に
露出面を形成可能とする、半導体装置の製造方法を提供
することにある。
てなされたものであって、その目的は、半導体装置の底
面に外部端子を有する樹脂封止型半導体装置において、
チップ表面の電極パッドがチップ周縁部に配列された場
合に対応可能であり、かつ外部端子を格子状に配列可能
とし、外部端子となる半田ボールの接続部である内部リ
ードの露出を追加工程を必要とせずに樹脂封止と同時に
露出面を形成可能とする、半導体装置の製造方法を提供
することにある。
【００２０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、（ａ）リードフレームを選択的にハーフ
エッチング加工して複数の突起を有する内部リードを形
成する工程と、（ｂ）前記内部リードの前記突起が形成
された側と反対の面に１０μｍ以上１００μｍ以下の単
層の絶縁性接着剤層を形成する工程と、（ｃ）前記絶縁
性接着剤層を介して前記内部リードに半導体チップ裏面
を固着する工程と、（ｄ）前記半導体チップ表面の電極
パッドと前記内部リードとをワイヤーで接続する工程
と、（ｅ）前記内部リードの前記突起の表面が露出する
ように前記半導体チップと前記ワイヤーと前記内部リー
ドと前記絶縁性接着剤層とをトランスファーモールド法
で樹脂封止する工程と、（ｆ）前記内部リードの前記突
起の表面に半田ボールを取り付ける工程と、を含む半導
体装置の製造方法において、前記半導体チップの前記電
極パッドの高さと、前記内部リードの前記ワイヤーが接
続される箇所の高さとの段差が小さくなるように、前記
内部リードをディンプル加工する工程を、更に含む。
め、本発明は、（ａ）リードフレームを選択的にハーフ
エッチング加工して複数の突起を有する内部リードを形
成する工程と、（ｂ）前記内部リードの前記突起が形成
された側と反対の面に１０μｍ以上１００μｍ以下の単
層の絶縁性接着剤層を形成する工程と、（ｃ）前記絶縁
性接着剤層を介して前記内部リードに半導体チップ裏面
を固着する工程と、（ｄ）前記半導体チップ表面の電極
パッドと前記内部リードとをワイヤーで接続する工程
と、（ｅ）前記内部リードの前記突起の表面が露出する
ように前記半導体チップと前記ワイヤーと前記内部リー
ドと前記絶縁性接着剤層とをトランスファーモールド法
で樹脂封止する工程と、（ｆ）前記内部リードの前記突
起の表面に半田ボールを取り付ける工程と、を含む半導
体装置の製造方法において、前記半導体チップの前記電
極パッドの高さと、前記内部リードの前記ワイヤーが接
続される箇所の高さとの段差が小さくなるように、前記
内部リードをディンプル加工する工程を、更に含む。
【００２１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、底面に格子状に外部端子を形成した樹
脂封止型半導体装置において、内部リード（図１の４）
群の先端部表面に接着剤（図１の７）を介して半導体チ
ップ（図１の１）裏面が固着され、半導体チップ（図１
の１）表面の電極パッドと内部リード（図１の３）群の
他端部表面とがワイヤー（図１の３）で接続され、内部
リード（図１の４）群の裏面側に突起（図１の５）が形
成されており、半導体チップと内部リード群及びワイヤ
ー等が突起（図１の５）の一主面を除いて樹脂（図１の
２）で封止され、突起（図１の５）の一主面に半田ボー
ル（図１の６）が接合されている構造を有する。
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、底面に格子状に外部端子を形成した樹
脂封止型半導体装置において、内部リード（図１の４）
群の先端部表面に接着剤（図１の７）を介して半導体チ
ップ（図１の１）裏面が固着され、半導体チップ（図１
の１）表面の電極パッドと内部リード（図１の３）群の
他端部表面とがワイヤー（図１の３）で接続され、内部
リード（図１の４）群の裏面側に突起（図１の５）が形
成されており、半導体チップと内部リード群及びワイヤ
ー等が突起（図１の５）の一主面を除いて樹脂（図１の
２）で封止され、突起（図１の５）の一主面に半田ボー
ル（図１の６）が接合されている構造を有する。
【００２２】本発明の実施の形態においては、内部リー
ド群の先端部表面にチップ裏面が固着され、チップ表面
の電極パッドと内部リード群の他端部表面とがワイヤー
で接続されるＣＯＬ（Chip on Lead）構造としている
ため、チップ周縁部に電極パッドが配列された場合にも
容易に対応できる。また、内部リード群の裏面に形成し
た突起に外部端子となる半田ボールを形成しているの
で、格子状の外部端子配列が可能であり、また樹脂封止
と同時に半田ボール取り付け部となる内部リードの突起
の一主面の露出部形成が可能となる。
ド群の先端部表面にチップ裏面が固着され、チップ表面
の電極パッドと内部リード群の他端部表面とがワイヤー
で接続されるＣＯＬ（Chip on Lead）構造としている
ため、チップ周縁部に電極パッドが配列された場合にも
容易に対応できる。また、内部リード群の裏面に形成し
た突起に外部端子となる半田ボールを形成しているの
で、格子状の外部端子配列が可能であり、また樹脂封止
と同時に半田ボール取り付け部となる内部リードの突起
の一主面の露出部形成が可能となる。
【００２３】本発明の半導体装置は、その好ましい第２
の実施の形態において、内部リード（図２の２）群の先
端部表面に接着剤（図２の７）を介して半導体チップ裏
面が固着され、内部リード（図２の４）群が半導体チッ
プ（図２の１）縁外部の位置で、上方に折り曲げられて
おり（図２の９）、上方に折り曲げられた前記内部リー
ド群の他端部と、半導体チップの電極パッドとがワイヤ
ー（図２の３）で接続されている。
の実施の形態において、内部リード（図２の２）群の先
端部表面に接着剤（図２の７）を介して半導体チップ裏
面が固着され、内部リード（図２の４）群が半導体チッ
プ（図２の１）縁外部の位置で、上方に折り曲げられて
おり（図２の９）、上方に折り曲げられた前記内部リー
ド群の他端部と、半導体チップの電極パッドとがワイヤ
ー（図２の３）で接続されている。
【００２４】本発明の半導体装置は、その好ましい第３
の実施の形態において、内部リード群の先端部表面に接
着剤（図３の７）を介して半導体チップ裏面が固着さ
れ、内部リード（図３の４）群の他端部表面に突起（図
２の１０）が形成され、半導体チップ（図３の１）の電
極パッドと前記突起とがワイヤーで接続されている。
の実施の形態において、内部リード群の先端部表面に接
着剤（図３の７）を介して半導体チップ裏面が固着さ
れ、内部リード（図３の４）群の他端部表面に突起（図
２の１０）が形成され、半導体チップ（図３の１）の電
極パッドと前記突起とがワイヤーで接続されている。
【００２５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００２６】［実施例１］図１は、本発明の一実施例の
構成を示す図であり、図１（ａ）は側断面図、図１
（ｂ）は半田ボール側からみた平面図である。
構成を示す図であり、図１（ａ）は側断面図、図１
（ｂ）は半田ボール側からみた平面図である。
【００２７】図１を参照すると、本発明の一実施例に係
る樹脂封止型半導体装置は、内部リード４の突起５とな
る部分以外を、ハーフエッチング加工などで板厚を薄く
して、突起５を形成したリードフレームに、突起面と
は、反対面に接着剤７を介してチップ１を搭載し、電極
パッド８と内部リード４をワイヤー３で電気的に接続し
た後、突起５が露出するように樹脂封止し、露出した突
起５に半田ボール６を取付けている。
る樹脂封止型半導体装置は、内部リード４の突起５とな
る部分以外を、ハーフエッチング加工などで板厚を薄く
して、突起５を形成したリードフレームに、突起面と
は、反対面に接着剤７を介してチップ１を搭載し、電極
パッド８と内部リード４をワイヤー３で電気的に接続し
た後、突起５が露出するように樹脂封止し、露出した突
起５に半田ボール６を取付けている。
【００２８】本発明の一実施例に係る樹脂封止型半導体
装置では、封入金型の下パッケージ部はフラットであ
り、半田ボール６のピッチはリードフレームの加工技術
に依存し、０．８ｍｍ未満の狭ピッチでも対応が可能で
あり、外部端子数が増加した場合でも、半田ボールピッ
チのシュリンクにより、パッケージサイズが大型化する
ことはなく、外部端子数が同じならばチップサイズに応
じてパッケージを小型化することが可能である。
装置では、封入金型の下パッケージ部はフラットであ
り、半田ボール６のピッチはリードフレームの加工技術
に依存し、０．８ｍｍ未満の狭ピッチでも対応が可能で
あり、外部端子数が増加した場合でも、半田ボールピッ
チのシュリンクにより、パッケージサイズが大型化する
ことはなく、外部端子数が同じならばチップサイズに応
じてパッケージを小型化することが可能である。
【００２９】また、同じ半導体装置サイズでも、搭載さ
れるチップが異なり、半田ボールの配置がフルグリッド
タイプやフランジタイプなどに変わった場合でも、リー
ドフレームの変更だけで済み、容易に対応可能である。
れるチップが異なり、半田ボールの配置がフルグリッド
タイプやフランジタイプなどに変わった場合でも、リー
ドフレームの変更だけで済み、容易に対応可能である。
【００３０】図１に示すように、本発明の一実施例の樹
脂封止型半導体装置は、ＣＯＬ構造となっているので、
チップ１表面の電極パッド８がチップ１の周縁部に配列
された場合に容易に製造可能であり、また、チップ１の
中央部に電極パッドが配列されていても、ワイヤー３の
ループ形状を制御することにより、対応可能である。
脂封止型半導体装置は、ＣＯＬ構造となっているので、
チップ１表面の電極パッド８がチップ１の周縁部に配列
された場合に容易に製造可能であり、また、チップ１の
中央部に電極パッドが配列されていても、ワイヤー３の
ループ形状を制御することにより、対応可能である。
【００３１】また、半田ボール６を接合する内部リード
４の露出面は、あらかじめ内部リードに形成された突起
５の表面であるため、樹脂封止と同時に露出面が形成さ
れるため、樹脂封止後に追加加工して、露出面を形成す
る必要は無い。
４の露出面は、あらかじめ内部リードに形成された突起
５の表面であるため、樹脂封止と同時に露出面が形成さ
れるため、樹脂封止後に追加加工して、露出面を形成す
る必要は無い。
【００３２】さらに、突起５はハーフエッチングで形成
し、かつ突起部のある内部リード４の厚さはリードフレ
ーム製造の原材厚であるため、厚さ精度が極めて良好で
あり、突起面の平行度も良好であり、樹脂封止時の樹脂
バリ発生が少ないという利点がある。
し、かつ突起部のある内部リード４の厚さはリードフレ
ーム製造の原材厚であるため、厚さ精度が極めて良好で
あり、突起面の平行度も良好であり、樹脂封止時の樹脂
バリ発生が少ないという利点がある。
【００３３】次に、本発明の一実施例に係る樹脂封止型
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００３４】内部リードを少なくとも有する従来の樹脂
封止型半導体装置と同様のリードフレームを準備し、内
部リードの所定の位置に突起を形成する。この突起は、
リードフレーム製造時に突起となる部分を除く内部リー
ドをハーフエッチすることで突起を形成する方法等で形
成することができる。
封止型半導体装置と同様のリードフレームを準備し、内
部リードの所定の位置に突起を形成する。この突起は、
リードフレーム製造時に突起となる部分を除く内部リー
ドをハーフエッチすることで突起を形成する方法等で形
成することができる。
【００３５】次に内部リードの突起形成された面と反対
の面に接着剤となる接着剤単層の絶縁テープ又は片面に
接着剤を塗布したポリイミド等の絶縁テープ又は両面に
接着剤を塗布したポリイミド等の絶縁テープを、接着剤
を介して貼り付ける。接着剤厚は薄い方が望ましいが、
絶縁性を維持するため単層の場合は、１０〜１００μ
ｍ、ポリイミド等のベーステープを有する場合は５〜３
０μｍに設定する。
の面に接着剤となる接着剤単層の絶縁テープ又は片面に
接着剤を塗布したポリイミド等の絶縁テープ又は両面に
接着剤を塗布したポリイミド等の絶縁テープを、接着剤
を介して貼り付ける。接着剤厚は薄い方が望ましいが、
絶縁性を維持するため単層の場合は、１０〜１００μ
ｍ、ポリイミド等のベーステープを有する場合は５〜３
０μｍに設定する。
【００３６】次に、図１に示すように、絶縁テープが貼
り付けられたリードフレームにチップ１の表面を上にし
て絶縁テープの接着剤７を介してチップを固着する。
尚、片面に接着剤を塗布した絶縁テープを使用した場合
には、チップ固着面には接着剤層が無いため、Ａｇペー
スト等の接着剤を絶縁テープ上に塗布してチップ固着を
行う。
り付けられたリードフレームにチップ１の表面を上にし
て絶縁テープの接着剤７を介してチップを固着する。
尚、片面に接着剤を塗布した絶縁テープを使用した場合
には、チップ固着面には接着剤層が無いため、Ａｇペー
スト等の接着剤を絶縁テープ上に塗布してチップ固着を
行う。
【００３７】次に、チップ１の電極パッドと内部リード
４をワイヤー３で接続し、チップ１と内部リード４等を
含む全体をトランスファーモールド法で樹脂２で封止す
ると同時に突起５の表面を露出させる。
４をワイヤー３で接続し、チップ１と内部リード４等を
含む全体をトランスファーモールド法で樹脂２で封止す
ると同時に突起５の表面を露出させる。
【００３８】ついで捺印工程と半田ボール６を露出した
突起面に取り付ける工程と半導体装置外形を切断してリ
ードフレームから分離する工程と電気選別工程を経て本
発明の半導体装置が完成する。
突起面に取り付ける工程と半導体装置外形を切断してリ
ードフレームから分離する工程と電気選別工程を経て本
発明の半導体装置が完成する。
【００３９】［実施例２］次に、本発明の第２の実施例
を説明する。図２は、本発明の第２の実施例の構成を示
す断面図である。
を説明する。図２は、本発明の第２の実施例の構成を示
す断面図である。
【００４０】図２を参照すると、本発明の第２の実施例
において、内部リード４には、前記第１の実施例と同
様、突起５が形成されており、突起の形成されている面
の反対面には接着剤７を介してチップ１が素子面を上に
して固着されている。チップ表面の電極パッド８と内部
リードとはワイヤー３で接続されており、チップ１と内
部リード４及びワイヤー３等全体が突起５の一主面を除
いて樹脂２で封止されており、露出している突起５の一
主面には半田ボール６が接合されている。
において、内部リード４には、前記第１の実施例と同
様、突起５が形成されており、突起の形成されている面
の反対面には接着剤７を介してチップ１が素子面を上に
して固着されている。チップ表面の電極パッド８と内部
リードとはワイヤー３で接続されており、チップ１と内
部リード４及びワイヤー３等全体が突起５の一主面を除
いて樹脂２で封止されており、露出している突起５の一
主面には半田ボール６が接合されている。
【００４１】さらに内部リード４は、その先端部におい
ては表面側は接着剤を介してチップ１が固着され、裏面
側は突起５が形成されているが、その内部リードの途中
においてリードが上方に折れ曲げられており、上方に曲
げられた他端部においてワイヤー３がボンディングされ
ている。
ては表面側は接着剤を介してチップ１が固着され、裏面
側は突起５が形成されているが、その内部リードの途中
においてリードが上方に折れ曲げられており、上方に曲
げられた他端部においてワイヤー３がボンディングされ
ている。
【００４２】この内部リード４の折れ曲げ部はプレス金
型によって折り曲げ加工される。これはディンプル加工
としてリードフレームの製造方法で一般に行われる加工
法を用いる。Ｄｐ加工部９は、チップ１縁の外側に位置
し、その加工深さは５０μｍ〜５００μｍ程度に設定さ
れる。
型によって折り曲げ加工される。これはディンプル加工
としてリードフレームの製造方法で一般に行われる加工
法を用いる。Ｄｐ加工部９は、チップ１縁の外側に位置
し、その加工深さは５０μｍ〜５００μｍ程度に設定さ
れる。
【００４３】このような構造とすることで、チップ１の
電極パッドと内部リード４とをワイヤー３でボンディン
グする際、チップ面と内部リード面との段差が小さくな
るため、ワイヤーループ形成が安定化し、ワイヤー３が
チップ１縁と接触ショートするという不良を防止するこ
とができる。
電極パッドと内部リード４とをワイヤー３でボンディン
グする際、チップ面と内部リード面との段差が小さくな
るため、ワイヤーループ形成が安定化し、ワイヤー３が
チップ１縁と接触ショートするという不良を防止するこ
とができる。
【００４４】本発明に第２の実施例に係る半導体装置は
ＣＯＬ構造となっているため、チップと内部リードとを
接着する接着剤の厚さが厚く、チップ表面と内部リード
面との段差が大きくなっており、ワイヤーループ形成が
むずかしくなっているが、Ｄｐ加工を施すことで、ワイ
ヤーループ形成を安定化することができる。一般に、こ
の種の半導体装置は、チップサイズに近い半導体装置サ
イズが求められるため、ワイヤー長さは０．５ｍｍ程度
の短ワイヤー化が必要であることから、特にワイヤール
ープ形成が困難となっており、Ｄｐ加工によるチップ面
とリード面との段差減少は重要である。
ＣＯＬ構造となっているため、チップと内部リードとを
接着する接着剤の厚さが厚く、チップ表面と内部リード
面との段差が大きくなっており、ワイヤーループ形成が
むずかしくなっているが、Ｄｐ加工を施すことで、ワイ
ヤーループ形成を安定化することができる。一般に、こ
の種の半導体装置は、チップサイズに近い半導体装置サ
イズが求められるため、ワイヤー長さは０．５ｍｍ程度
の短ワイヤー化が必要であることから、特にワイヤール
ープ形成が困難となっており、Ｄｐ加工によるチップ面
とリード面との段差減少は重要である。
【００４５】このような段差減少によりさらなる短ワイ
ヤーボンディングを可能とし、半導体装置サイズの縮小
も実現することができる。
ヤーボンディングを可能とし、半導体装置サイズの縮小
も実現することができる。
【００４６】また、樹脂封止型半導体装置の課題とし
て、半導体装置の反りがあり、一般にリードの上下及び
チップ上部とリード下部の樹脂量の不均衡によって反り
が生じる。即ち、樹脂の熱膨張係数が他の構成材料と比
較して大きいために、樹脂封止する１７０℃程度の高温
時に均衡している状態から常温に冷却した際、熱膨張係
数の大きい樹脂の収縮が大きくなり、上下の樹脂量の不
均衡によって反りが生じることになる。
て、半導体装置の反りがあり、一般にリードの上下及び
チップ上部とリード下部の樹脂量の不均衡によって反り
が生じる。即ち、樹脂の熱膨張係数が他の構成材料と比
較して大きいために、樹脂封止する１７０℃程度の高温
時に均衡している状態から常温に冷却した際、熱膨張係
数の大きい樹脂の収縮が大きくなり、上下の樹脂量の不
均衡によって反りが生じることになる。
【００４７】この種の半導体装置はその底面に形成され
た半田ボールを介して実装されるため、半導体装置の反
りは半田ボールが実装する基板に接触しない不良が発生
する問題が生じる。
た半田ボールを介して実装されるため、半導体装置の反
りは半田ボールが実装する基板に接触しない不良が発生
する問題が生じる。
【００４８】図１及び図５において、チップ１上部の樹
脂量と内部リード３下部の樹脂量とは、チップ上部と内
部リード下部の樹脂厚を均等にすることでほぼ均等にす
ることができる。
脂量と内部リード３下部の樹脂量とは、チップ上部と内
部リード下部の樹脂厚を均等にすることでほぼ均等にす
ることができる。
【００４９】しかしながら、チップ縁外側については、
内部リード３のみしか存在しないために内部リード３の
上部の樹脂量は下部の樹脂量と比べ多くなるため、樹脂
量の不均衡によって半導体装置の反りが生じ易いという
問題がある。
内部リード３のみしか存在しないために内部リード３の
上部の樹脂量は下部の樹脂量と比べ多くなるため、樹脂
量の不均衡によって半導体装置の反りが生じ易いという
問題がある。
【００５０】これに対して、図２に示す実施例では、内
部リード３にＤｐ加工部９を設けて内部リードを上方に
折り曲げているため、内部リード上下部の樹脂量の不均
衡を減少させることができ、その結果半導体装置の反り
を緩和することができる利点も有する。
部リード３にＤｐ加工部９を設けて内部リードを上方に
折り曲げているため、内部リード上下部の樹脂量の不均
衡を減少させることができ、その結果半導体装置の反り
を緩和することができる利点も有する。
【００５１】［実施例３］本発明の第３の実施例につい
て以下に説明する。図３は、本発明の第３の実施形態を
示す断面図である。本発明の第３の実施例においては、
前記第１及び第２の実施例と同様に、内部リード３の表
面側には接着剤７を介してチップ１が固着され、内部リ
ード３の裏面側には突起５が形成されており、チップの
電極パッド８と内部リードとがワイヤー３で接続されて
いる。また、チップと内部リード及びワイヤー等は突起
５の一主面を除いて樹脂２で封止されており、露出して
いる突起５の一主面には半田ボール６が接合されてい
る。
て以下に説明する。図３は、本発明の第３の実施形態を
示す断面図である。本発明の第３の実施例においては、
前記第１及び第２の実施例と同様に、内部リード３の表
面側には接着剤７を介してチップ１が固着され、内部リ
ード３の裏面側には突起５が形成されており、チップの
電極パッド８と内部リードとがワイヤー３で接続されて
いる。また、チップと内部リード及びワイヤー等は突起
５の一主面を除いて樹脂２で封止されており、露出して
いる突起５の一主面には半田ボール６が接合されてい
る。
【００５２】さらに内部リード４のチップ１が固着され
ている一端とは反対の他端側にボンディング用突起１０
が形成され、かつその部分に、ワイヤー３がボンディン
グされている。
ている一端とは反対の他端側にボンディング用突起１０
が形成され、かつその部分に、ワイヤー３がボンディン
グされている。
【００５３】ボンディング用突起１０は、半田ボールを
接合する突起５と同様に、突起を形成する部分以外をハ
ーフエッチングする方法等で形成することができる。
接合する突起５と同様に、突起を形成する部分以外をハ
ーフエッチングする方法等で形成することができる。
【００５４】このような構造とすることで、チップ面と
内部リードのボンディング面の段差を小さくすることが
でき、短ワイヤーボンディングとワイヤーループ形成の
安定化を図ることができる。また、ボンディング用突起
を形成することで、内部リード上部の樹脂量を減少させ
ることができ、内部リード上下部の樹脂量の不均衡を減
少させることで半導体装置の反りを緩和することができ
る利点を有する。
内部リードのボンディング面の段差を小さくすることが
でき、短ワイヤーボンディングとワイヤーループ形成の
安定化を図ることができる。また、ボンディング用突起
を形成することで、内部リード上部の樹脂量を減少させ
ることができ、内部リード上下部の樹脂量の不均衡を減
少させることで半導体装置の反りを緩和することができ
る利点を有する。
【００５５】さらに、図２に示した上記第２の実施例の
場合は、Ｄｐ加工を施しているため、Ｄｐ加工部９を安
定して形成のために、０．１〜０．２ｍｍ程度の長さを
最低必要とするが、本発明の第３の実施例の場合、チッ
プ縁により近づけて突起を形成するができるため、短ワ
イヤー化による半導体装置サイズのさらなる縮小が可能
となる。
場合は、Ｄｐ加工を施しているため、Ｄｐ加工部９を安
定して形成のために、０．１〜０．２ｍｍ程度の長さを
最低必要とするが、本発明の第３の実施例の場合、チッ
プ縁により近づけて突起を形成するができるため、短ワ
イヤー化による半導体装置サイズのさらなる縮小が可能
となる。
【００５６】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００５７】本発明の第１の効果は、チップ表面の周縁
部に電極パッドが配列された場合においても容易に対応
可能である、ということである。
部に電極パッドが配列された場合においても容易に対応
可能である、ということである。
【００５８】その理由は、本発明においては、内部リー
ド一端の表面に接着剤を介してチップ裏面を固着し、チ
ップ表面の電極パッドと内部リード他端の表面とをワイ
ヤーで接続するＣＯＬ構造としているためである。
ド一端の表面に接着剤を介してチップ裏面を固着し、チ
ップ表面の電極パッドと内部リード他端の表面とをワイ
ヤーで接続するＣＯＬ構造としているためである。
【００５９】本発明の第２の効果は、半導体装置底面に
格子状に外部端子となる半田ボールの形成を可能とし、
かつ半田ボール取り付け部となる内部リードの露出面を
樹脂封止と同時に形成可能とし、製造工程を容易化し且
つ製造コストの増大を抑止するということである。
格子状に外部端子となる半田ボールの形成を可能とし、
かつ半田ボール取り付け部となる内部リードの露出面を
樹脂封止と同時に形成可能とし、製造工程を容易化し且
つ製造コストの増大を抑止するということである。
【００６０】その理由は、本発明においては、内部リー
ドの裏面に突起を形成し、突起の一主面を露出させるよ
うに樹脂封止するため、樹脂封止と同時に内部リードの
一部である突起の一主面の露出が可能となり、また、内
部リード群の裏面の適当な位置に突起が形成できるた
め、外部端子となる半田ボールを格子状に配列すること
ができるためである。
ドの裏面に突起を形成し、突起の一主面を露出させるよ
うに樹脂封止するため、樹脂封止と同時に内部リードの
一部である突起の一主面の露出が可能となり、また、内
部リード群の裏面の適当な位置に突起が形成できるた
め、外部端子となる半田ボールを格子状に配列すること
ができるためである。
【００６１】また、本発明の第３の効果は、ワイヤール
ープ形成の安定化と半導体装置サイズ縮小に必要な短ワ
イヤー化を可能とする、ということである。
ープ形成の安定化と半導体装置サイズ縮小に必要な短ワ
イヤー化を可能とする、ということである。
【００６２】その理由は、本発明においては、チップを
接着する内部リード一端に対し、他端部をＤｐ加工によ
り上方に折り曲げるかまたは他端部に突起を形成し、そ
れら他端部とチップの電極パッドとをワイヤーで接続す
る構成としたことによる。
接着する内部リード一端に対し、他端部をＤｐ加工によ
り上方に折り曲げるかまたは他端部に突起を形成し、そ
れら他端部とチップの電極パッドとをワイヤーで接続す
る構成としたことによる。
【００６３】さらに本発明の第４の効果として、内部リ
ードの上下部の樹脂量の不均衡を減少させることで、半
導体装置の反りを緩和する、ということである。
ードの上下部の樹脂量の不均衡を減少させることで、半
導体装置の反りを緩和する、ということである。
【図１】本発明の一実施例の構成を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。
（ａ）は断面図、（ｂ）は平面図である。
【図２】本発明の第２の実施例の構成を示す断面図であ
る。
る。
【図３】本発明の第３の実施例の構成を示す断面図であ
る。
る。
【図４】従来の樹脂封止型半導体装置の構成を示す図で
あり、（ａ）は断面図、（ｂ）は平面図である。
あり、（ａ）は断面図、（ｂ）は平面図である。
【図５】別の従来の樹脂封止型半導体装置の構成を示す
図であり、（ａ）は平面図、（ｂ）は断面図である。
図であり、（ａ）は平面図、（ｂ）は断面図である。
１ チップ ２ 樹脂 ３ ワイヤー ４ 内部リード ５ 突起 ６ 半田ボール ７ 接着剤 ８ 電極パッド ９ Ｄｐ加工部 １０ ボンディング用突起 １２ ホール １３ 接着テープ １４ 上パッケージ １５ 下パッケージ １６ 外部端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−54749（ＪＰ，Ａ) 特開 昭60−121743（ＪＰ，Ａ) 特開 昭61−113268（ＪＰ，Ａ) 特開 平８−306853（ＪＰ，Ａ) 特開 平９−8205（ＪＰ，Ａ) 実開 平６−29147（ＪＰ，Ｕ) 実開 平６−60149（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28,23/12,23/50
Claims (2)
- 【請求項１】（ａ）リードフレームを選択的にハーフエ
ッチング加工して複数の突起を有する内部リードを形成
する工程と、 （ｂ）前記内部リードの前記突起が形成された側と反対
の面に１０μｍ以上１００μｍ以下の単層の絶縁性接着
剤層を形成する工程と、 （ｃ）前記絶縁性接着剤層を介して前記内部リードに半
導体チップ裏面を固着する工程と、 （ｄ）前記半導体チップ表面の電極パッドと前記内部リ
ードとをワイヤーで接続する工程と、 （ｅ）前記内部リードの前記突起の表面が露出するよう
に前記半導体チップと前記ワイヤーと前記内部リードと
前記絶縁性接着剤層とをトランスファーモールド法で樹
脂封止する工程と、 （ｆ）前記内部リードの前記突起の表面に半田ボールを
取り付ける工程と、 を含む半導体装置の製造方法において、 前記半導体チップの前記電極パッドの高さと、前記内部
リードの前記ワイヤーが接続される箇所の高さとの段差
が小さくなるように、前記内部リードをディンプル加工
する工程を、更に含む ことを特徴とする半導体装置の製
造方法。 - 【請求項２】（ａ）リードフレームを選択的にハーフエ
ッチング加工して複数の突起を有する内部リードを形成
する工程と、（ｂ）前記内部リードの前記突起が形成された側と反対
の面に１０μｍ以上１００μｍ以下の単層の絶縁性接着
剤層を形成する工程と 、（ｃ）前記絶縁性接着剤層を介して前記内部リードに半
導体チップ裏面を固着する工程と、 （ｄ）前記半導体チップ表面の電極パッドと前記内部リ
ードとをワイヤーで接続する工程と、 （ｅ）前記内部リードの前記突起の表面が露出するよう
に前記半導体チップと前記ワイヤーと前記内部リードと
前記絶縁性接着剤層とをトランスファーモールド法で樹
脂封止する工程と 、（ｆ）前記内部リードの前記突起の表面に半田ボールを
取り付ける工程と、 を含む半導体装置の製造方法において 、 前記チップの前記電極パッドの高さと、前記内部リード
の前記ワイヤーが接続される箇所の高さとの差が小さく
なるように、前記内部リードの前記突起が形成される側
と反対側に突起を形成する工程を、更に含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18771297A JP3013810B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18771297A JP3013810B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126643A JPH1126643A (ja) | 1999-01-29 |
| JP3013810B2 true JP3013810B2 (ja) | 2000-02-28 |
Family
ID=16210860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18771297A Expired - Fee Related JP3013810B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013810B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281182A (ja) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | 樹脂封止型半導体装置 |
| US7825514B2 (en) * | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
| JP2017147272A (ja) * | 2016-02-15 | 2017-08-24 | ローム株式会社 | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 |
-
1997
- 1997-06-27 JP JP18771297A patent/JP3013810B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126643A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781264B2 (en) | Method for fabricating flip-chip semiconductor package with lead frame as chip carrier | |
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US6229200B1 (en) | Saw-singulated leadless plastic chip carrier | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JPH04236434A (ja) | 半導体装置 | |
| US5309016A (en) | Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20040262773A1 (en) | Chip-stacked package | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JP2001044351A (ja) | 半導体装置およびその製造方法 | |
| JPH06216294A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| LAPS | Cancellation because of no payment of annual fees |