JPH05121462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05121462A JPH05121462A JP3277927A JP27792791A JPH05121462A JP H05121462 A JPH05121462 A JP H05121462A JP 3277927 A JP3277927 A JP 3277927A JP 27792791 A JP27792791 A JP 27792791A JP H05121462 A JPH05121462 A JP H05121462A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- resin
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高密度かつ薄型で信頼性の高い半
導体装置を提供することを目的とする。 【構成】 本発明では、第１の面側に第１の半導体チッ
プを搭載し、ボンディングおよび樹脂封止を行った後、
第２の面側に第２の半導体チップを搭載し、ボンディン
グおよび樹脂封止を行うようにしている。
導体装置を提供することを目的とする。 【構成】 本発明では、第１の面側に第１の半導体チッ
プを搭載し、ボンディングおよび樹脂封止を行った後、
第２の面側に第２の半導体チップを搭載し、ボンディン
グおよび樹脂封止を行うようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、リードフレームの両面に半導体チップを
搭載する両面実装型半導体装置の製造に関する。
に係り、特に、リードフレームの両面に半導体チップを
搭載する両面実装型半導体装置の製造に関する。
【０００２】
【従来の技術】通常、半導体装置は、リードフレームの
ダイパッド上に、半導体チップを搭載し、この半導体チ
ップのボンディングパッドとリ―ドフレ―ムのインナ―
リ―ドとをボンディングワイヤ等によって結線し、更に
これらを樹脂やセラミック等の封止材料で封止し、タイ
バ―やサイドバ―を切断し、アウタ―リ―ドを所望の形
状に折り曲げて完成せしめられる。
ダイパッド上に、半導体チップを搭載し、この半導体チ
ップのボンディングパッドとリ―ドフレ―ムのインナ―
リ―ドとをボンディングワイヤ等によって結線し、更に
これらを樹脂やセラミック等の封止材料で封止し、タイ
バ―やサイドバ―を切断し、アウタ―リ―ドを所望の形
状に折り曲げて完成せしめられる。
【０００３】ところで近年、半導体装置の高密度化、薄
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている。
型化への要求は高まる一方であり、この要求に備えて、
リードフレームの表裏両面に半導体チップを搭載したも
のが提案されている。
【０００４】このような半導体装置の実装工程において
は、まず、従来と同様にパッドの一方の面に半導体チッ
プを搭載し、ワイヤボンディングを行った後、リードフ
レームを反転させ他の面に第２の半導体チップを搭載
し、ワイヤボンディングを行い、そしてこれら２つの半
導体チップを同時に樹脂封止するという方法が用いられ
ている。
は、まず、従来と同様にパッドの一方の面に半導体チッ
プを搭載し、ワイヤボンディングを行った後、リードフ
レームを反転させ他の面に第２の半導体チップを搭載
し、ワイヤボンディングを行い、そしてこれら２つの半
導体チップを同時に樹脂封止するという方法が用いられ
ている。
【０００５】
【発明が解決しようとする問題点】しかしながら表面側
のワイヤボンディングを行った後、裏面側の半導体チッ
プの搭載、ワイヤボンディングを行わねばならないた
め、機械へのセッティングに際しボンディングワイヤが
切断されたり半導体チップの破損が生じたりするという
問題があった。
のワイヤボンディングを行った後、裏面側の半導体チッ
プの搭載、ワイヤボンディングを行わねばならないた
め、機械へのセッティングに際しボンディングワイヤが
切断されたり半導体チップの破損が生じたりするという
問題があった。
【０００６】すなわちワイヤボンディングに際しては、
ボンディングステ―ジ上にリードフレームを固定し、超
音波ホ―ンに取付けたキャピラリ―を降下させこのリー
ドフレーム上の半導体チップの電極に金ワイヤを圧着さ
せ、超音波発振器から超音波エネルギ―をキャピラリ―
に伝達させ接合させるという超音波圧着法が用いられる
が、このときリードフレーム，半導体チップ，金ワイヤ
に対して熱超音波を効率良くまた均一に伝え安定かつ良
好な接合強度を確保しなくてはならない。このためリー
ドフレームをボンディングステ―ジに密着させ押え治具
でしっかり固定させる必要がある。したがってボンディ
ングステ―ジのリードフレームとの接触面はできるだけ
凹凸のない平坦な面になるような構造となっているため
に、リードフレーム下面にチップが実装されているとそ
の部分に局所的な圧力がかかることになり、破損が生じ
やすい。また、裏面側のボンディングに際し、ボンディ
ングステージ上で位置ずれが生じ易く、ボンディング不
良の原因となっていた。
ボンディングステ―ジ上にリードフレームを固定し、超
音波ホ―ンに取付けたキャピラリ―を降下させこのリー
ドフレーム上の半導体チップの電極に金ワイヤを圧着さ
せ、超音波発振器から超音波エネルギ―をキャピラリ―
に伝達させ接合させるという超音波圧着法が用いられる
が、このときリードフレーム，半導体チップ，金ワイヤ
に対して熱超音波を効率良くまた均一に伝え安定かつ良
好な接合強度を確保しなくてはならない。このためリー
ドフレームをボンディングステ―ジに密着させ押え治具
でしっかり固定させる必要がある。したがってボンディ
ングステ―ジのリードフレームとの接触面はできるだけ
凹凸のない平坦な面になるような構造となっているため
に、リードフレーム下面にチップが実装されているとそ
の部分に局所的な圧力がかかることになり、破損が生じ
やすい。また、裏面側のボンディングに際し、ボンディ
ングステージ上で位置ずれが生じ易く、ボンディング不
良の原因となっていた。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、ボンディングワイヤが切断されたり半導体チップが
破損したりするのを防止し、半導体装置の信頼性の向上
をはかることを目的とする。
で、ボンディングワイヤが切断されたり半導体チップが
破損したりするのを防止し、半導体装置の信頼性の向上
をはかることを目的とする。
【０００８】
【課題を解決するための手段】そこで本発明では、第１
の面側に第１の半導体チップを搭載し、ボンディングお
よび樹脂封止を行った後、第２の面側に第２の半導体チ
ップを搭載し、ボンディングおよび樹脂封止を行うよう
にしている。
の面側に第１の半導体チップを搭載し、ボンディングお
よび樹脂封止を行った後、第２の面側に第２の半導体チ
ップを搭載し、ボンディングおよび樹脂封止を行うよう
にしている。
【０００９】
【作用】上記方法によれば、第２の半導体チップの搭載
およびボンディングを行うに際しては、リードフレーム
の第１の面は樹脂封止がなされており、第１の面の半導
体チップおよびボンディングワイヤは封止樹脂によって
被覆保護された状態で、ボンディングステージに載置さ
れるため、第１の面に搭載された半導体チップが破損し
たりボンディングワイヤが切断されたりすることはな
い。
およびボンディングを行うに際しては、リードフレーム
の第１の面は樹脂封止がなされており、第１の面の半導
体チップおよびボンディングワイヤは封止樹脂によって
被覆保護された状態で、ボンディングステージに載置さ
れるため、第１の面に搭載された半導体チップが破損し
たりボンディングワイヤが切断されたりすることはな
い。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１１】本発明実施例の半導体装置は、図１(a) お
よび(b) に斜視図および断面図を示すと共に図２に実装
工程図を示すように、まずリードフレーム１の表面に第
１の半導体チップ２ａを搭載し、ワイヤ３を介してボン
ディングを行った後表面側を第１の樹脂パッケージ４ａ
で封止したのち、裏面側に第２の半導体チップ２ｂを搭
載し、同様に、ワイヤ３を介してボンディングを行い第
２の樹脂パッケージ４ｂで封止することにより、リード
フレームの両面に半導体チップを搭載し、一体的に樹脂
封止した事を特徴とするものである。
よび(b) に斜視図および断面図を示すと共に図２に実装
工程図を示すように、まずリードフレーム１の表面に第
１の半導体チップ２ａを搭載し、ワイヤ３を介してボン
ディングを行った後表面側を第１の樹脂パッケージ４ａ
で封止したのち、裏面側に第２の半導体チップ２ｂを搭
載し、同様に、ワイヤ３を介してボンディングを行い第
２の樹脂パッケージ４ｂで封止することにより、リード
フレームの両面に半導体チップを搭載し、一体的に樹脂
封止した事を特徴とするものである。
【００１２】次にこの半導体装置の実装方法について説
明する。
明する。
【００１３】まず、通常のプレス加工法によって形状加
工を行った後、必要に応じてメッキ工程やテーピング工
程を経て形成したリードフレームの表面側に、図２(a)
に示すように、第１の半導体チップ２ａを搭載し、ワイ
ヤボンディングを行う。
工を行った後、必要に応じてメッキ工程やテーピング工
程を経て形成したリードフレームの表面側に、図２(a)
に示すように、第１の半導体チップ２ａを搭載し、ワイ
ヤボンディングを行う。
【００１４】この後、図２(b) に示すように、リードフ
レームの表面側を樹脂封止し、第１の樹脂パッケージ４
ａで被覆する。この工程では、金型の内、上金型のみを
キャビテイのないものにし、通常の樹脂封止工程と同様
に行えば良い。（ここで樹脂封止工程を示す図において
は上下反転して行う。Ｋは金型の一部を示す）続いて、
図２(c) に示すように、リードフレームを反転し、裏面
側に第２の半導体チップを搭載するとともに、ワイヤ３
を用いてワイヤボンディングを行う。そして最後に、図
２(d) に示すように、リードフレームの裏面側を樹脂封
止し、第２の樹脂パッケージ４ｂで被覆する。この工程
では、従来の金型と同様に、上金型にもキャビテイの形
成されたものを用い、このキャビテイ内に第１の樹脂パ
ッケージ４ａを係合させるようにして樹脂封止を行うよ
うにすればよい。
レームの表面側を樹脂封止し、第１の樹脂パッケージ４
ａで被覆する。この工程では、金型の内、上金型のみを
キャビテイのないものにし、通常の樹脂封止工程と同様
に行えば良い。（ここで樹脂封止工程を示す図において
は上下反転して行う。Ｋは金型の一部を示す）続いて、
図２(c) に示すように、リードフレームを反転し、裏面
側に第２の半導体チップを搭載するとともに、ワイヤ３
を用いてワイヤボンディングを行う。そして最後に、図
２(d) に示すように、リードフレームの裏面側を樹脂封
止し、第２の樹脂パッケージ４ｂで被覆する。この工程
では、従来の金型と同様に、上金型にもキャビテイの形
成されたものを用い、このキャビテイ内に第１の樹脂パ
ッケージ４ａを係合させるようにして樹脂封止を行うよ
うにすればよい。
【００１５】このようにして高密度実装型の薄型半導体
装置として完成されるが、第２の半導体チップの搭載お
よびボンディングに際して、リードフレーム１の表面側
の面は樹脂封止がなされており、第１の半導体チップ２
ａおよびボンディングワイヤ３は封止パッケージ４ａに
よって被覆保護された状態で、ボンディングステージに
載置されるため、第１の半導体チップが破損したりボン
ディングワイヤが切断されたりすることはない。また第
２の半導体チップのボンディングに際しても位置ずれを
防止しボンディング不良を低減することができる。
装置として完成されるが、第２の半導体チップの搭載お
よびボンディングに際して、リードフレーム１の表面側
の面は樹脂封止がなされており、第１の半導体チップ２
ａおよびボンディングワイヤ３は封止パッケージ４ａに
よって被覆保護された状態で、ボンディングステージに
載置されるため、第１の半導体チップが破損したりボン
ディングワイヤが切断されたりすることはない。また第
２の半導体チップのボンディングに際しても位置ずれを
防止しボンディング不良を低減することができる。
【００１６】なお、前記実施例ではワイヤボンディング
を用いる場合について説明したが、ダイレクトボンディ
ングの場合にも本発明は有効であることはいうまでもな
い。
を用いる場合について説明したが、ダイレクトボンディ
ングの場合にも本発明は有効であることはいうまでもな
い。
【００１７】
【発明の効果】以上説明してきたように、本発明の方法
によれば、一方の面に第１の半導体チップを搭載し樹脂
封止まで行った後、もう一方の面に第２の半導体チップ
を搭載し、ボンディングおよび樹脂封止を行うようにし
ているため、信頼性が高く、高密度でかつ薄型の半導体
装置を得ることができる。
によれば、一方の面に第１の半導体チップを搭載し樹脂
封止まで行った後、もう一方の面に第２の半導体チップ
を搭載し、ボンディングおよび樹脂封止を行うようにし
ているため、信頼性が高く、高密度でかつ薄型の半導体
装置を得ることができる。
【図１】本発明実施例の半導体装置の斜視図および断面
図
図
【図２】本発明実施例の半導体装置の実装工程を示す図
１ リードフレーム ２ａ 半導体チップ ２ｂ 半導体チップ ３ ボンディングワイヤ ４ａ 樹脂パッケージ ４ｂ 樹脂パッケージ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/07 25/18
Claims (1)
- 【請求項１】 半導体チップ搭載部と、前記半導体チッ
プ搭載部に近接して形成された複数のインナ−リ−ド
と、各インナ−リ−ドに連設されたアウタ−リ−ドとを
具備したリードフレームを形成するリードフレーム形成
工程と、 前記リードフレームの前記半導体チップ搭載部の第１の
面に第１の半導体チップを搭載し、前記第１の半導体チ
ップと前記インナーリードとの間を電気的に接続する第
１の半導体チップ搭載工程と、 前記第１の半導体チップを覆うようにリードフレームの
第１の面側のみを樹脂封止する第１の樹脂封止工程と、 前記リードフレームの前記半導体チップ搭載部の第２の
面に第２の半導体チップを搭載し、前記第２の半導体チ
ップと前記インナーリードとの間を電気的に接続する第
２の半導体チップ搭載工程と、 前記第２の半導体チップを覆うようにリードフレームの
第２の面側を樹脂封止する第２の樹脂封止工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277927A JPH05121462A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277927A JPH05121462A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121462A true JPH05121462A (ja) | 1993-05-18 |
Family
ID=17590227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3277927A Pending JPH05121462A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121462A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5527740A (en) * | 1994-06-28 | 1996-06-18 | Intel Corporation | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
| EP0680086A3 (en) * | 1994-04-15 | 1997-05-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method for this semiconductor device. |
| US5793108A (en) * | 1995-05-30 | 1998-08-11 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit having a plurality of semiconductor chips |
| US6423102B1 (en) | 1994-11-30 | 2002-07-23 | Sharp Kabushiki Kaisha | Jig used for assembling semiconductor devices |
| US6552418B2 (en) | 2000-09-14 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
-
1991
- 1991-10-24 JP JP3277927A patent/JPH05121462A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680086A3 (en) * | 1994-04-15 | 1997-05-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method for this semiconductor device. |
| US5640044A (en) * | 1994-04-15 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing said semiconductor device |
| US5527740A (en) * | 1994-06-28 | 1996-06-18 | Intel Corporation | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
| US5545922A (en) * | 1994-06-28 | 1996-08-13 | Intel Corporation | Dual sided integrated circuit chip package with offset wire bonds and support block cavities |
| EP0774162A4 (en) * | 1994-06-28 | 1997-07-30 | Intel Corp | MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES |
| US6423102B1 (en) | 1994-11-30 | 2002-07-23 | Sharp Kabushiki Kaisha | Jig used for assembling semiconductor devices |
| US5793108A (en) * | 1995-05-30 | 1998-08-11 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit having a plurality of semiconductor chips |
| US6552418B2 (en) | 2000-09-14 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| KR20020065326A (ko) | 반도체 장치 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH05226562A (ja) | 半導体パッケージおよびそのアセンブリ方法 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
| JP2004022725A (ja) | 半導体装置 | |
| JP3153197B2 (ja) | 半導体装置 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| US5960261A (en) | Method for manufacturing semiconductor package | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP2002026192A (ja) | リードフレーム | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR200292793Y1 (ko) | 반도체패키지용마이크로필름의팬인탭리드구조 | |
| JP2003243599A (ja) | リードフレーム及び半導体装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JP2000286379A (ja) | 半導体装置及びその製造方法 | |
| JPH08125051A (ja) | 半導体装置 |