JP4416067B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP4416067B2
JP4416067B2 JP2000292330A JP2000292330A JP4416067B2 JP 4416067 B2 JP4416067 B2 JP 4416067B2 JP 2000292330 A JP2000292330 A JP 2000292330A JP 2000292330 A JP2000292330 A JP 2000292330A JP 4416067 B2 JP4416067 B2 JP 4416067B2
Authority
JP
Japan
Prior art keywords
dicing
resin
frame
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000292330A
Other languages
English (en)
Other versions
JP2002110885A (ja
Inventor
知加雄 池永
幸治 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000292330A priority Critical patent/JP4416067B2/ja
Publication of JP2002110885A publication Critical patent/JP2002110885A/ja
Application granted granted Critical
Publication of JP4416067B2 publication Critical patent/JP4416067B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リードフレーム上に半導体素子を搭載し、その外囲、特に半導体素子の上面側をモールド樹脂で封止した樹脂封止型半導体装置の技術分野に属するものである。
【0002】
【従来の技術】
近年、基板実装の高密度化に伴い、基板実装される半導体製品の小型化・薄型化が要求されている。LSIも、高集積化によるチップ数の削減とパッケージの小型・軽量化が厳しく要求され、いわゆるCSP(Chip Size Package)の普及が急速に進んでいる。特に、リードフレームを用いた薄型の半導体製品の開発においては、リードフレームに半導体素子を搭載し、その搭載面をモールド樹脂で封止する片面封止タイプの樹脂封止型半導体装置が開発されている。
【0003】
図1は樹脂封止型半導体装置の一例を示す断面図、図2はその封止樹脂を透視した状態で示す平面図である。これらの図に示される樹脂封止型半導体装置は、リードフレーム1の吊りリード2で支持されたダイパッド3に搭載された半導体素子4と、この半導体素子4の上面の電極とリードフレーム1の端子部5とを電気的に接続した金属細線6と、半導体素子4の上側とダイパッド3の下側とを含む半導体素子4の外囲領域を封止した封止樹脂7とを備えている。この樹脂封止型半導体装置は、いわゆるアウターリードが突き出ておらず、インナーリードとアウターリードの両者が端子部5として一体となったノンリードタイプである。また、用いられているリードフレーム1は、ダイパッド3が端子部より上方に位置するようにハーフエッチングされている。このように段差を有しているので、ダイパッド3の下側にも封止樹脂7を存在させることができ、ダイパッド非露出型であっても薄型を実現している。
【0004】
上記のようなノンリードタイプの樹脂封止型半導体装置は、半導体素子のサイズが小型であるため、1枚のフレームの幅方向に複数列配列して製造するマトリックスタイプが主流である。そして、最近では、コストダウンの要求から、図3に示すような個別にモールドするタイプから、図4に示すような一括してモールドするタイプへ移行することが行われている。
【0005】
個別モールドタイプは、図3(A)に示すように、1枚のフレームF内に小さなサイズの個々のモールドキャビティCを分かれた状態で設けるようにし、モールド後は金型により個別に打ち抜いて図3(B)に示す半導体装置Sを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、個々の半導体素子を個別にモールドしてから、金型により個々の半導体装置として打ち抜くのである。
【0006】
一括モールドタイプは、図4(A)に示すように、1枚のフレームF内に大きなサイズの幾つかのモールドキャビティCを設けるようにし、その一つ一つのモールドキャビティC内には多数の半導体素子をマトリックス状に配列し、それらの半導体素子を一括してモールドした後、各リードフレームのグリッドリードLのところをダイシングソーで切断して図4(B)に示す半導体装置Sを得るものである。すなわち、半導体素子を銀ペースト等によりリードフレームのダイパッド上に搭載し、ワイヤーボンディングを実施した後、複数個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、ダイシングにより個片化するのである。
【0007】
【発明が解決しようとする課題】
上記した一括モールドタイプの半導体装置に用いるフレームは、通常、グリッドリードの幅を0.15〜0.25mm程度にしてあり、そのグリッドリードの幅より太い幅のダイシングソーを使用して回切りで半導体装置を個片化するようにしている。このように幅の太いダイシングソーを使用するため、ダイシング時においてフレームは摩擦熱により200℃以上になり、基板接続時に用いられた外装半田が融けてしまうという問題点があった。そこで、従来はダイシングの切削スピードを落として対応していた。
【0008】
一方、ワイヤーボンディング工程は、フレームをヒーターブロック上に載置し、そのフレームにおけるリードフレームの回りをクランパーで押さえ、そのクランプ状態で金属細線に圧力と超音波振動を印加して接続する。この場合、フレームのクランプはキャビティ毎にしかできない。すなわち、ワイヤーボンディング時にフレームを押さえるクランパーには、モールドキャビティとほぼ同じサイズのウインドクランパーが使用される。
【0009】
したがって、一括モールドタイプは、製造効率がよいという利点があるものの、キャビティサイズが大きくなってくると、キャビティ内側は押さえが十分でなくなり、ボンディング時の超音波の逃げによる接続強度不良が生じ、さらには一度接続された端子部側がボンディング時の共振により剥がれるという現象が発生する。
【0010】
本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、一括モールドタイプの半導体装置を製造する方法であって、ダイシング時における発熱を押さえて半田の融解を防止することができ、またダイシング時の樹脂飛散を防止でき、しかもワイヤーボンディング時における共振を押さえてワイヤー剥がれを無くすことを可能とした樹脂封止型半導体装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記の目的を達成するため、本発明の樹脂封止型半導体装置の製造方法は、複数のリードフレームがグリッドリードを介してマトリックス状に配列されたフレームを使用し、その各リードフレームのダイパッド上にそれぞれ半導体素子を搭載し、ワイヤーボンディングを実施した後、それらの半導体素子を一括してモールドしてから、グリッドリードのところをダイシングソーで切断して個片化する樹脂封止型半導体装置の製造方法において、フレームにおけるグリッドリードの幅をダイシングソーより広く設計しておき、両側に端子部を有するグリッドリードの切断除去は、グリッドリードの両側にそれぞれダイシングラインを設け、各ダイシングラインがそれぞれダイシングソーの片側の切断面となるように2回の切断を行うようにしたことを特徴としている。
【0012】
そして、上記構成の樹脂封止型半導体装置の製造方法において、グリッドリードのダイシングラインのところを通るようにしてライン状のを設けておき、そのライン状の溝をダイシングソーにより切断するか、グリッドリードのダイシングラインの間にモールド樹脂が入り込む貫通孔を形成しておくことが好ましい。
【0013】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。
【0014】
図5は本発明で使用する樹脂封止型半導体装置用フレームの一例の要部を示す平面図、図6は図5に示すフレームの一部拡大平面図、図7は図5のA−A断面図である。
【0015】
図5においてFはリードフレーム用の1枚の金属フレームで、3×3個のリードフレーム11が交差するグリッドリードLを介してマトリックス状に配置されている。グリッドリードLは、隣接するリードフレーム11の端子部5を接続しているところである。通常、このようなマトリックス状のリードフレームが、横長のフレームFに複数配置される。そして、本発明のフレームFでは、図5の如く、グリッドリードLの幅が広く設計されており、従来は0.15〜0.25mmであるのに対し、図示のものでは0.5〜1.5mmである。
【0016】
さらに、図6及び図7に拡大して示すように、グリッドリードLのダイシングラインαのところを通るようにして、フレームFの表側からハーフエッチングによりライン状の溝12が設けられている。さらに、9個のリードフレーム全体の周囲にも同じ幅で溝12が設けられている。なお、この溝12は図8のようにフレームFの裏側から形成されていてもよい。
【0017】
この図5に示すフレームFを用いて樹脂封止型半導体装置を製造する手順は次のようである。まず、フレームFの各リードフレーム11におけるダイパッド3の上にそれぞれ半導体素子を銀ペーストにより搭載し、端子部5と半導体素子の上面の電極との間にワイヤーボンディングを実施した後、9個配列されている半導体素子を所定のキャビティサイズで一括モールドしてから、各リードフレーム11の端子部5を残すようにしてダイシングラインαのところをダイシングソーで切断して半導体装置を個片化する。
【0018】
この場合のワイヤーボンディングは次のように実施することができる。すなわち、9個のリードフレーム全体の周囲を押さえると共に、グリッドリードLも押さえる形状をした網目状のクランパーを作製し、このクランパーにより各リードフレーム11を個別に押さえた状態でワイヤーボンディングを実施するのである。或いは、9個のリードフレーム全体の周囲を押さえるのではなく、縦列3個のリードフレームの周囲を押さえるようにし、クランピングウインドウサイズを小さくした状態でワイヤーボンディングを実施してもよい。これにより、ワイヤーボンディング時の超音波振動によるフレームFの共振が抑えられるので、ボンディング剥がれを生じなくなる。
【0019】
また、ダイシングは、フレームFを切断できる出来るだけ薄いダイシングソーを使用し、回切りによりグリッドリードLの部分を切断除去することで半導体装置を個片化する。すなわち、グリッドリードLのところでは、ダイシングラインαがそれぞれダイシングソーの片側の切断面となるように回の切断を行い、9個のリードフレーム全体の周囲は回切りによりフレームFから切断する。実際に使用するダイシングソーは、現実的には幅が0.15mm程度のものとなる。このようにダイシングソーの幅を小さくすることにより、摩擦が少なくなるのでダイシング時に発生する熱を100℃程度に抑えることができ、半田の融解を防止できる。
【0020】
また、この例のようにダイシングラインαのところに溝12を設けてあると、溝12のところは金属が抜けて樹脂になっているので、摩擦による熱の発生が少なくなるとともに、金属バリの発生が少なくなる。また、ダイシングソーはフレームFの表側から切断するので、図8のように裏側に溝12がある方が金属バリが飛び出ない点で好ましい。
【0021】
図9は本発明で使用する樹脂封止型半導体装置用フレームの他の例の要部を示す平面図、図10は図9に示すフレームの一部拡大平面図、図11は図9のA−A断面図である。
【0022】
このフレームFは、図5〜図7に示したのと略同様であるが、フレームFの表側からハーフエッチングによりライン状の溝12が設けられているのに加え、さらにグリッドリードLの部分に2列に並んだ細長状の貫通孔13を形成した構成になっている。このような貫通孔13は両面エッチングにより形成できる。なお、溝12は図12のようにフレームFの裏側から形成されていてもよい。
【0023】
このフレームFでは、貫通孔13のところは金属が抜けて樹脂になっていて、金属と樹脂が強固に密着しているので、ダイシング時に生じるダイシングとダイシングの間の樹脂が脱落飛散することが少なくなる。
【0024】
【発明の効果】
以上説明したように、本発明は、複数のリードフレームがグリッドリードを介してマトリックス状に配列されたフレームを使用し、その各リードフレームのダイパッド上にそれぞれ半導体素子を搭載し、ワイヤーボンディングを実施した後、それらの半導体素子を一括してモールドしてから、グリッドリードのところをダイシングソーで切断して個片化する樹脂封止型半導体装置の製造方法において、フレームにおけるグリッドリードの幅をダイシングソーより広く設計しておき、両側に端子部を有するグリッドリードの切断除去は、グリッドリードの両側にそれぞれダイシングラインを設け、各ダイシングラインがそれぞれダイシングソーの片側の切断面となるように2回の切断を行うようにしたことを特徴としているので、薄い幅のダイシングソーを用いることでダイシング時の摩擦が減少することから、ダイシング時における発熱を押さえて半田の融解を防止することができる。また、グリッドリードも押さえる網目状のクランパーを使用することが可能であり、これによりワイヤーボンディング時における共振を押さえてワイヤー剥がれを無くすことができる。
【図面の簡単な説明】
【図1】 樹脂封止型半導体装置の一例を示す断面図である。
【図2】 図1に示す樹脂封止型半導体装置の平面図である。
【図3】 個別モールドタイプの説明図である。
【図4】 一括モールドタイプの説明図である。
【図5】 本発明で使用する樹脂封止型半導体装置用フレームの一例の要部を示す平面図である。
【図6】 図5に示すフレームの一部拡大平面図である。
【図7】 図5のA−A断面図である。
【図8】 図5に示すフレームの変形例を図7に対応して示す断面図である。
【図9】 本発明で使用する樹脂封止型半導体装置用フレームの他の例の要部を示す平面図である。
【図10】 図9に示すフレームの一部拡大平面図である。
【図11】 図9のA−A断面図である。
【図12】 図9に示すフレームの変形例を図7に対応して示す断面図である。
【符号の説明】
1 リードフレーム
2 吊りリード
3 ダイパッド
4 半導体素子
5 端子部
6 金属細線
7 封止樹脂
11 リードフレーム
12 溝
13 貫通孔
C モールドキャビティ
F フレーム
L グリッドリード
S 半導体装置

Claims (5)

  1. 複数のリードフレームがグリッドリードを介してマトリックス状に配列されたフレームを使用し、その各リードフレームのダイパッド上にそれぞれ半導体素子を搭載し、ワイヤーボンディングを実施した後、それらの半導体素子を一括してモールドしてから、グリッドリードのところをダイシングソーで切断して個片化する樹脂封止型半導体装置の製造方法において、フレームにおけるグリッドリードの幅をダイシングソーより広く設計しておき、両側に端子部を有するグリッドリードの切断除去は、グリッドリードの両側にそれぞれダイシングラインを設け、各ダイシングラインがそれぞれダイシングソーの片側の切断面となるように2回の切断を行うようにしたことを特徴とする樹脂封止型半導体装置の製造方法。
  2. グリッドリードの幅を0.5〜1.5mmとしたことを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法
  3. グリッドリードのダイシングラインのところを通るようにしてライン状のを設けておき、そのライン状の溝をダイシングソーにより切断することを特徴とする請求項1又は2に記載の樹脂封止型半導体装置の製造方法
  4. グリッドリードのダイシングラインの間にモールド樹脂が入り込む貫通孔を形成しておくことを特徴とする請求項1〜3のいずれかに記載の樹脂封止型半導体装置の製造方法。
  5. ワイヤーボンディングの際に、リードフレームの周囲を押さえると共にグリッドリードも押さえる形状をした網目状のクランパーにより、各リードフレームを個別に押さえた状態でワイヤーボンディングを実施することを特徴とする請求項1〜4のいずれかに記載の樹脂封止型半導体装置の製造方法。
JP2000292330A 2000-09-26 2000-09-26 樹脂封止型半導体装置の製造方法 Expired - Lifetime JP4416067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000292330A JP4416067B2 (ja) 2000-09-26 2000-09-26 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000292330A JP4416067B2 (ja) 2000-09-26 2000-09-26 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002110885A JP2002110885A (ja) 2002-04-12
JP4416067B2 true JP4416067B2 (ja) 2010-02-17

Family

ID=18775287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000292330A Expired - Lifetime JP4416067B2 (ja) 2000-09-26 2000-09-26 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4416067B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628971B2 (ja) 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP5888995B2 (ja) 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
JP2021027147A (ja) * 2019-08-05 2021-02-22 新日本無線株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002110885A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP3436254B2 (ja) リードフレームおよびその製造方法
US6744118B2 (en) Frame for semiconductor package
JP3436253B2 (ja) 樹脂封止型半導体装置およびその製造方法
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
JP2002076228A (ja) 樹脂封止型半導体装置
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR20010039537A (ko) 반도체패키지 및 그 제조방법
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPH06163798A (ja) 半導体パッケージ及びその製造方法
US20020149090A1 (en) Lead frame and semiconductor package
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20020048851A1 (en) Process for making a semiconductor package
JP4349541B2 (ja) 樹脂封止型半導体装置用フレーム
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
JP2002026192A (ja) リードフレーム
JP3976311B2 (ja) リードフレームの製造方法
JP4356960B2 (ja) 樹脂封止型半導体装置
JP2002026190A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4416067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4