KR20010039537A - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20010039537A
KR20010039537A KR1020000009150A KR20000009150A KR20010039537A KR 20010039537 A KR20010039537 A KR 20010039537A KR 1020000009150 A KR1020000009150 A KR 1020000009150A KR 20000009150 A KR20000009150 A KR 20000009150A KR 20010039537 A KR20010039537 A KR 20010039537A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner lead
semiconductor
package
lead
Prior art date
Application number
KR1020000009150A
Other languages
English (en)
Other versions
KR100526844B1 (ko
Inventor
구재훈
이재학
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Publication of KR20010039537A publication Critical patent/KR20010039537A/ko
Application granted granted Critical
Publication of KR100526844B1 publication Critical patent/KR100526844B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체패키지의 두께를 매우 얇게 하는 동시에 반도체칩의 열방출 성능을 향상시키고, 또한 제조 공정중 디플래시(deflash) 단계를 생략할 수 있도록, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 외주연에 일정 거리 이격되어 방사상으로 위치된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 상기 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와; 상기 반도체칩, 내부리드 및 도전성와이어를 봉지재로 봉지하되, 상기 반도체칩과 내부리드의 저면이 공기중으로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 반도체패키지 및 그 제조 방법.

Description

반도체패키지 및 그 제조 방법{semiconductor package and its manufacturing method}
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체패키지의 두께를 매우 얇게 하는 동시에 반도체칩의 열방출 성능을 향상시키고, 또한 제조 공정중 디플래시(deflash) 단계를 생략할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소 시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 전자기기 자체가 소형화 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다.
이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 패키지, MLP(Micro Leadframe Package)형 패키지 등이 알려져 있다.
여기서 상기 MLF형 패키지나 MLP형 패키지는 모두 같은 개념하에서 제조되는 것들로, 상기 MLF형 반도체패키지(100')를 도1a 및 도1b에 도시하였다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있다. 상기 칩탑재판(4)은 측면 둘레에 할프에칭부(4a)가 형성되어 있고 모서리에는 외측으로 연장되고 역시 할프에칭부(도시되지 않음)가 구비된 타이바(28)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 배열되어 있으며 칩탑재판(4)을 향하는 단부에 할프에칭부(6a)가 형성된 다수의 내부리드(6)가 구비되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 도전성와이어(8)에 의해 서로 전기적으로 접속되어 있다. 계속해서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6)는 봉지재로 봉지되어 소정의 패키지몸체(10)를 형성하고 있으며, 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)의 저면은 패키지몸체(10) 저면으로 노출되어 있다.
이러한 반도체패키지의 제조 방법을 간단히 설명하면 다음과 같다.
1. 리드프레임 제공 단계로서, 대략 판상의 프레임몸체와, 상기 프레임몸체 내측에 위치되어 반도체칩이 탑재되고, 외측을 향하여는 타이바가 연장되어 상기 프레임몸체에 연결된 칩탑재판과, 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와, 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와, 상기 다수의 내부리드 및 외부리드를 지지할 수 있도록 내부리드와 외부리드의 경계에 형성된 댐바로 이루어진 리드프레임을 제공한다.
2. 반도체칩 탑재 단계로서, 상기 리드프레임의 칩탑재판에 양품의 반도체칩을 접착제로 접착하여 고정시킨다.
3. 와이어본딩 단계로서, 상기 반도체칩의 입출력패드와 리드프레임의 내부리드를 도전성와이어에 의해 전기적으로 접속시킨다.
4. 봉지 단계로서, 상기 리드프레임의 칩탑재판, 타이바 및 내부리드의 저면이 외부로 노출되도록 에폭시 몰딩 컴파운드 등의 봉지재를 이용하여 상기 반도체칩, 도전성와이어 등을 봉지하여 패키지몸체를 형성한다.
5. 디플래시 단계로서, 상기 리드프레임의 칩탑재판, 타이바 및 내부리드의 저면으로 형성된 봉지재 찌꺼기 즉, 플래시를 전기적, 화학적 또는 기계적 방법으로 제거한다.
6. 솔더플레이팅 단계로서, 상기 리드프레임의 칩탑재판, 내부리드 및 타이바의 저면에 솔더를 플레이팅하여 차후 마더보드에 용이하게 융착되도록 한다.
7. 마킹 단계로서, 상기 패키지몸체의 상면에 회사명, 상품명 및 반도체의 종류 등을 잉크나 레이저를 이용하여 마킹한다.
8. 싱귤레이션 단계로서, 상기 리드프레임으로부터 낱개의 반도체패키지를 각각 컷팅한다.
그러나 상기와 같은 반도체패키지는 칩탑재판과 내부리드의 두께가 동일하고, 더구나 상기 칩탑재판 상면에 반도체칩이 탑재됨으로써 반도체패키지의 전체적인 두께가 비교적 두꺼워지는 단점이 있다. 또한 반도체칩의 높이와 내부리드의 높이차가 큼으로써 그만큼 도전성와이어에 대한 루프 하이트(loop height)가 커지게 되고, 이는 반도체패키지의 봉지 공정중 봉지재의 압력에 의해 와이어 스위핑(wire sweeping) 현상이 쉽게 발생되는 문제를 야기한다.
또한, 반도체칩의 저면에 칩탑재판이 접착되어 있고, 이 칩탑재판의 저면이 패키지몸체 외부로 노출되어 열방출 성능이 양호하지만, 반도체칩의 일정 영역(예를 들면 반도체칩의 저면)이 직접 공기중으로 노출된 것보다는 그 열방출 성능이 현저히 떨어지는 문제점이 있다.
또한, 상기 반도체패키지는 리드프레임의 칩탑재판에 반도체칩이 탑재되고 와이어 본딩된 후 그 리드프레임이 금형에 직접 안착된 상태에서 봉지가 실시되기 때문에 상기 리드프레임의 칩탑재판, 타이바 및 내부리드의 저면이 금형에 완전히 밀착된다 하여도 고압의 봉지재로 인하여 상기 칩탑재판, 타이바 및 내부리드와 상기 금형 사이로 봉지재가 흘러 들어가 소위 플래시가 발생하게 되고, 따라서 상기 플래시를 제거하는 디플래시 단계를 반듯이 통과하여만 하는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 두께를 매우 얇게 하는 동시에 반도체칩의 열방출 성능을 향상시키고, 또한 제조 공정중 디플래시 단계를 생략할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
도1a 및 도1b는 통상적인 반도체패키지를 도시한 단면도 및 저면도이다.
도2a 및 도2b는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도3a 내지 도3f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
도4a 내지 도4f는 본 발명에 의한 반도체패키지의 다른 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 2; 반도체칩
2a; 입출력패드 4; 칩탑재판
4a; 칩탑재판의 할프에칭부 6; 내부리드
6a; 내부리드의 할프에칭부 8; 도전성와이어
10; 패키지몸체 12; 공간부
14; 접착테이프
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 외주연에 일정 거리 이격되어 방사상으로 위치된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 상기 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와; 상기 반도체칩, 내부리드 및 도전성와이어를 봉지재로 봉지하되, 상기 반도체칩과 내부리드의 저면이 공기중으로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩을 향하는 내부리드의 단부 하측에는 패키지몸체와 인터락킹되도록 계단형의 할프에칭부가 더 형성될 수 있다.
또한, 상기 내부리드는 반도체칩으로부터 멀어지는 방향의 단부 측면이 패키지몸체 외측으로 노출됨이 바람직하며, 동시에 상기 패키지몸체 외측으로 상면의 일정 영역이 노출될 수 있다.
또한, 상기 반도체칩과 내부리드 사이에는 그라운드/파워링이 더 형성될 수 있으며, 상기 그라운드/파워링의 저면 역시 패키지몸체 외측으로 노출될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 일정영역의 공간부를 중심으로 그 외주연에 방사상 형성된 다수의 내부리드를 포함하는 리드프레임을 제공하는 단계와; 상기 내부리드 및 공간부를 포함하는 저면 전체에 접착테이프를 접착하는 단계와; 상기 접착테이프의 상면인 공간부에 다수의 입출력패드가 상면에 형성된 반도체칩을 접착하는 단계와; 상기 반도체칩의 입출력패드와 내부리드를 도전성와이어로 본딩하는 단계와; 상기 반도체칩, 도전성와이어 및 내부리드의 일정 영역을 봉지재로 봉지하여 패키지몸체를 형성하는 단계와; 상기 리드프레임에서 낱개의 반도체패키지로 싱귤레이션하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 리드프레임 제공 단계는 공간부에 칩탑재판이 더 형성되어 접착테이프가 상기 칩탑재판 저면을 포함하여 접착되고, 반도체칩은 상기 칩탑재판의 상면에 접착될 수 있다.
상기 봉지 단계후에 반도체칩, 패키지몸체 및 내부리드 저면에 접착된 접착테이프를 제거하여 반도체칩 및 내부리드의 저면이 외부로 노출되도록 함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 반도체칩의 저면과 내부리드의 저면이 동일 평면이 됨으로서 자연스럽게 반도체패키지의 두께가 종래에 비해 얇게 되며, 또한 반도체칩의 상면 높이와 내부리드의 상면 높이가 유사해짐으로써 와이어 스위핑 문제도 해결하게 된다.
또한, 반도체칩의 저면이 패키지몸체 및 내부리드와 동일평면인 동시에 공기중으로 직접 노출됨으로써 반도체칩의 열방출 성능이 향상되게 된다.
더불어, 반도체패키지의 제조 공정중 미리 반도체칩의 저면 및 내부리드의 저면에 접착테이프가 접착된 상태에서 봉지 공정에 투입됨으로써 상기 반도체칩의 저면이나 내부리드의 저면으로 봉지재가 흘러 들어갈 확률이 작아져 결국 종래와 같은 디플래시 공정이 필요 없게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 반도체패키지(100,101)를 도시한 단면도이다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 외주연에는 일정 거리 이격되어 다수의 내부리드(6)가 위치되어 있다. 또한, 상기 반도체칩(2)과 내부리드(6) 사이에는 그라운드/파워링(7)이 위치될 수 있다.(도2b 참조)
여기서, 상기 반도체칩(2)의 저면과 내부리드(6) 및 그라운드/파워링(7)의 저면은 동일면을 이루고 있음으로써 반도체패키지(100)의 두께가 종래에 비하여 박형 화됨을 알 수 있다.
상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6) 및 그라운드/파워링(7)은 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(8)에 의해 전기적으로 접속되어 있다.
여기서, 상기 그라운드/파워링(7)에 반도체칩(2)의 입출력패드(2a)중 접지용만을 도전성와이어(8)로 연결하였을 경우에는 상기 그라운드/파워링(7)이 접지용으로 사용되고, 반도체칩(2)의 입출력패드(2a)중 전력공급용만을 도전성와이어(7)로 연결하였을 경우에는 전력 공급용으로 사용된다.
상기 입출력패드(2a)가 형성된 반도체칩(2)의 상면과 내부리드(6) 및 그라운드/파워링(7)의 상면 높이는 거의 유사함으로써 상기 도전성와이어(8)의 루프 하이트가 그만큼 작아지고, 따라서 봉지 공정중 봉지재 압력에 의한 와이어 스위핑 현상이 저하됨을 알 수 있다.
계속해서, 상기 반도체칩(2), 도전성와이어(8), 내부리드(6)의 일부는 에폭시 몰딩 컴파운드나 액상 봉지재에 의해 봉지되어 소위 패키지몸체(10)를 이루고 있으며, 상기 반도체칩(2), 내부리드(6), 그라운드/파워링(7)의 저면은 외부로 직접 노출되어 있다. 따라서 반도체칩(2)의 열이 공기중으로 직접 배출되어 열방출 성능이 향상될 뿐만 아니라, 내부리드(6) 및 그라운드/파워링(7)을 통해서 간접적으로도 방열 성능이 향상된다.
한편, 상기 반도체칩(2)을 향하는 내부리드(6)의 단부 하측에는 계단형의 할프에칭부(6a)가 형성되어 상기 패키지몸체(10)에서 내부리드(6)가 수평 또는 수직으로 이탈되지 않토록 되어 있다. 또한, 상기 내부리드(6)는 반도체칩(2)으로부터 멀어지는 방향의 단부 측면과, 상면의 일정 영역이 패키지몸체(10) 외측으로 노출되어 있음으로써, 마더보드에 실장된 후에도 전기적 테스트 등을 용이하게 실시할 수 있게 된다.
더불어, 상기 내부리드(6)의 표면 전체는 패키지몸체(10)와 접착력이 향상되거나 또는 차후 솔더 플레이팅이 용이하게 실시되도록 니켈-팔라디움(Ni-Pd) 등이 도금될 수 있다. 또한 상기 도전성와이어(8)가 본딩되는 내부리드(6)의 소정 영역에는 그 본딩력을 향상시키기 위해 은으로 일정 두께의 도금층이 형성될 수도 있다.
더불어 상기 패키지몸체(10) 저면으로 노출된 내부리드(6)의 저면에는 차후 마더보드와 솔더에 의해 용이하게 융착되도록 솔더가 플레이팅 될 수도 있으며, 이러한 사항은 당업자의 임의적 선택 사항에 불과하며 이것으로 본 발명을 한정하는 것은 아니다.
도3a 내지 도3f는 본 발명에 의한 반도체패키지(100)의 제조 방법을 도시한 설명도이며, 이를 참조하여 설명하면 다음과 같다.
1. 중앙에 차후 반도체칩(2)이 위치될 정도의 공간부(12)를 가지며, 그 외주연에는 방사상으로 형성된 다수의 내부리드(6)를 포함하여 이루어진 리드프레임을 제공한다.
여기서, 도면에 도시하지는 않았지만 상기 내부리드(6)에 연장되어서는 외부리드가 형성되어 있고, 상기 내부리드(6) 및 외부리드를 지지하고 봉지 공정중 봉지재가 외부리드까지 흘러나가지 않토록 댐바가 형성되며, 또한 상기 외부리드를 지지할 수 있도록 프레임몸체가 더 형성될 수 있다.
또한, 상기 공간부(12)를 향하는 내부리드(6)의 단부 하측에는 할프에칭부(6a)가 더 형성되어 차후 패키지몸체(10)와 인터락킹되도록 함이 바람직하다.
또한 통상적으로 알려진 바와 같이, 상기 내부리드(6)의 표면 전체에는 니켈-팔라디움이 도금될 수 있고, 도전성와이어(8)와 본딩되는 내부리드(6)의 상부 일정영역에는 은이 도금될 수도 있다.
또한, 도2b에 도시된 반도체패키지를 제조하기 위해서는 그라운드/파워링이 포함된 리드프레임이 제공될 수 있다.
2. 상기 공간부(12) 및 내부리드(6) 저면을 포함하여 상면에 접착성이 있는 접착테이프(14)를 접착한다.(도3a)
3. 상기 접착테이프(14)의 상면인 공간부(12)에 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)을 접착하여 고정시킨다.(도3b)
여기서, 상기 접착테이프(14)에 적당한 온도를 제공하고, 또한 반도체칩(2) 및 내부리드(6)의 상면에서 하면 방향으로 적당한 압력을 가하게 되면 보다 확실하게 반도체칩(2) 및 내부리드(6)가 상기 접착테이프(14)에 접착될 것이다.
4. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)를 골드와이어나 알루미늄와이어와 같은 도전성와이어(8)를 이용하여 전기적으로 접속한다.(도3c)
5. 상기 반도체칩(2), 도전성와이어(8) 및 내부리드(6)의 일정영역을 에폭시 몰딩 컴파운드 또는 액상 봉지재를 이용하여 봉지함으로써 소위 패키지몸체(10)를 형성한다.
이때, 상기 에폭시 몰딩 컴파운드를 사용할 경우에는 평판형 모양의 바텀몰드 상면에 상기 자재를 위치시키고, 상부에는 일정공간의 캐비티가 형성되어 상기 반도체칩(2), 도전성와이어(8) 등이 위치될 수 있도록 한 탑몰드를 클램핑한 상태에서 상기 캐비티에 고온고압의 봉지재를 충진하여 패키지몸체(10)를 형성하고, 액상 봉지재를 사용할 경우에는 디스펜서를 이용하여 상기 반도체칩(2) 및 도전성와이어(8)의 상면에서 그 액상 봉지재를 분사하여 패키지몸체(10)를 형성한다.
6. 상기 내부리드(6) 즉, 이것에 연결된 댐바나 외부리드 및 패키지몸체(10)의 둘레 등을 컷팅함으로써 리드프레임에서 독립된 하나의 반도체패키지(100)로 싱귤레이션되도록 한다.
여기서 상기 패키지몸체(10) 형성 단계후에는 종래와 같이 잉크나 레이저를 이용하여 마킹 공정을 실시할 수 있으며 이는 당업자의 임의적 선택 사항에 불과하다.
또한 상기 패키지몸체(10) 형성 단계 후, 또는 싱귤레이션 단계후에는 상기 반도체칩(2), 패키지몸체(10) 및 내부리드(6)의 저면에 접착된 접착테이프(14)를 제거함으로써 상기 반도체칩(2)의 저면이 외부로 직접 노출되도록 한다.
상기와 같이 패키지몸체(10) 형성 단계전에 미리 반도체칩(2) 및 내부리드(6)의 저면에 접착테이프(14)가 접착되어 있음으로써 종래와 같이 바텀몰드와의 밀착성 부족으로 인한 플래시 발생의 염려가 없고 따라서 종래와 같은 디플래시 공정이 필요없게 됨을 알 수 있다.
상기와 같이 접착테이프(14)가 제거된 후에는 상기 내부리드(6)의 저면에 차후 솔더에 의해 마더보드에 용이하게 융착되도록 일정두께의 솔더를 미리 플레팅할 수도 있다.
도4a 내지 도4f는 본 발명에 의한 반도체패키지(102)의 다른 제조 방법을 도시한 설명도이며, 이는 상기 도3a 내지 도3f와 유사하므로 그 차이점만을 중심으로 설명하면 다음과 같다.
즉, 리드프레임 제공 단계에 있어서, 상기 리드프레임은 대략 판상의 프레임몸체와, 상기 프레임몸체 내측에 위치되어 반도체칩(2)이 탑재되고, 외측을 향하여는 타이바가 연장되어 상기 프레임몸체에 연결된 칩탑재판(4)과, 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드(6)와, 상기 내부리드(6)에 연장되어 다시 프레임몸체에 연결되는 외부리드와, 상기 다수의 내부리드(6) 및 외부리드를 지지할 수 있도록 내부리드(6)와 외부리드의 경계에 형성된 댐바로 이루어진 것을 제공한다.
여기서 상기 칩탑재판(4) 및 상기 칩탑재판(4)을 향하는 내부리드(6)의 단부에는 각각 할프에칭부(4a,6a)를 형성하여 차후 패키지몸체(10)와 인터락킹되도록 한다. 또한, 상기 칩탑재판(4)과 내부리드(6) 사이에는 도시하지 않았지만 그라운드/파워링을 더 구비할 수도 있다.
이러한 리드프레임의 칩탑재판(4) 및 내부리드(6)의 저면에는 접착테이프(14)를 접착한다.(도4a)
이어서, 상기 칩탑재판(4)의 상면에 접착제를 이용하여 반도체칩(2)을 접착하고 고정시킨다.(도4b)
이어서, 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)를 도전성와이어(8)로 본딩한다.(도4c)
이어서, 상기 반도체칩(2), 내부리드(6) 및 도전성와이어(8) 등을 봉지재를 이용하여 봉지함으로써 패키지몸체(10)를 형성한다.(도4d)
이어서, 상기 반도체칩(2) 및 내부리드(6) 저면으로부터 접착테이프(14)를 제거한 후 리드프레임으로부터 반도체패키지(102)를 싱귤레이션하거나 또는 싱귤레이션한 후 접착테이프(14)를 떼어낸다.(도4e,4f)
여기서도 마찬가지로 상기 칩탑재판(4) 및 내부리드(6)의 저면에 미리 접착테이프(14)가 접착되어 있음으로써 종래와 같이 상기 칩탑재판(4) 및 내부리드(6)의 저면에 플래시가 발생되지 않고 따라서 디플래시 공정이 필요없게 되는 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 반도체칩의 저면과 내부리드의 저면이 동일 평면이 됨으로서 자연스럽게 반도체패키지의 두께가 종래에 비해 얇게 되며, 또한 반도체칩의 상면 높이와 내부리드의 상면 높이가 유사해짐으로써 와이어 스위핑 문제도 해결하게 된다.
또한, 반도체칩의 저면이 패키지몸체 및 내부리드와 동일평면인 동시에 공기중으로 직접 노출됨으로써 반도체칩의 열방출 성능이 향상되게 된다.
더불어, 반도체패키지의 제조 공정중 미리 반도체칩의 저면 및 내부리드의 저면에 접착테이프가 접착된 상태에서 봉지 공정에 투입됨으로써 상기 반도체칩의 저면이나 내부리드의 저면으로 봉지재가 흘러 들어갈 확률이 작아져 결국 종래와 같은 디플래시 공정이 필요없게 된다.

Claims (8)

  1. 상면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 외주연에 일정 거리 이격되어 방사상으로 위치된 다수의 내부리드와;
    상기 반도체칩의 입출력패드와 상기 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와;
    상기 반도체칩, 내부리드 및 도전성와이어를 봉지재로 봉지하되, 상기 반도체칩과 내부리드의 저면이 공기중으로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 반도체칩을 향하는 내부리드의 단부 하측에는 패키지몸체와 인터락킹되도록 계단형의 할프에칭부가 형성된 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 내부리드는 반도체칩으로부터 멀어지는 방향의 단부 측면이 패키지몸체 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  4. 제1항에 있어서, 상기 내부리드는 패키지몸체 외측으로 상면의 일정 영역이 노출된 것을 특징으로 하는 반도체패키지.
  5. 제1항에 있어서, 상기 반도체칩과 내부리드 사이에는 그라운드/파워링이 더 형성되어 있으며, 상기 그라운드/파워링의 저면은 패키지몸체 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  6. 일정영역의 공간부를 중심으로 그 외주연에 방사상 형성된 다수의 내부리드를 포함하는 리드프레임을 제공하는 단계와;
    상기 내부리드 및 공간부를 포함하는 저면 전체에 접착테이프를 접착하는 단계와;
    상기 접착테이프의 상면인 공간부에 다수의 입출력패드가 상면에 형성된 반도체칩을 접착하는 단계와;
    상기 반도체칩의 입출력패드와 내부리드를 도전성와이어로 본딩하는 단계와;
    상기 반도체칩, 도전성와이어 및 내부리드의 일정 영역을 봉지재로 봉지하여 패키지몸체를 형성하는 단계와;
    상기 리드프레임에서 낱개의 반도체패키지로 싱귤레이션하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  7. 제6항에 있어서, 상기 리드프레임 제공 단계는 공간부에 칩탑재판이 더 형성되어 접착테이프가 상기 칩탑재판 저면을 포함하여 접착되고, 반도체칩은 상기 칩탑재판의 상면에 접착됨을 특징으로 하는 반도체패키지의 제조 방법.
  8. 제6항에 있어서, 상기 봉지 단계후에 반도체칩, 패키지몸체 및 내부리드 저면에 접착된 접착테이프를 제거하여 반도체칩 및 내부리드의 저면이 외부로 노출되도록 하는 반도체패키지의 제조 방법.
KR10-2000-0009150A 1999-10-15 2000-02-24 반도체패키지 및 그 제조방법 KR100526844B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19990044655 1999-10-15
KR1019990044655 1999-10-15

Publications (2)

Publication Number Publication Date
KR20010039537A true KR20010039537A (ko) 2001-05-15
KR100526844B1 KR100526844B1 (ko) 2005-11-08

Family

ID=19615438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0009150A KR100526844B1 (ko) 1999-10-15 2000-02-24 반도체패키지 및 그 제조방법

Country Status (3)

Country Link
US (2) US6646339B1 (ko)
KR (1) KR100526844B1 (ko)
SG (1) SG92748A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250529B1 (ko) * 2011-06-08 2013-04-03 에스티에스반도체통신 주식회사 Ｑｆｎ 패키지 및 그 제조 방법
WO2013065895A1 (ko) * 2011-11-03 2013-05-10 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US6903448B1 (en) * 2002-11-12 2005-06-07 Marvell International Ltd. High performance leadframe in electronic package
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US20040130007A1 (en) * 2003-01-06 2004-07-08 Cheng-Ho Hsu Flat lead package for a semiconductor device
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
EP1668686A4 (en) * 2003-08-26 2006-09-13 Advanced Interconnect Tech Ltd REVERSIBLE CONNECTIVE SEALING AND MANUFACTURING AND USE METHOD THEREFOR
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
CN1331221C (zh) * 2003-12-19 2007-08-08 威宇科技测试封装有限公司 芯片球栅阵列封装结构
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
JP2008532277A (ja) * 2005-02-23 2008-08-14 エヌエックスピー ビー ヴィ 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
TWM279015U (en) * 2005-04-26 2005-10-21 Lingsen Precision Ind Ltd Metal leadframes for integrated circuits with different thickness of pins
SG132533A1 (en) * 2005-11-21 2007-06-28 St Microelectronics Asia Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
DE102005062344B4 (de) * 2005-12-23 2010-08-19 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8422243B2 (en) * 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9082760B2 (en) * 2014-06-16 2015-07-14 Chang Wah Technology Co., Ltd. Dual layered lead frame
US9263299B2 (en) 2014-07-02 2016-02-16 Nxp B.V. Exposed die clip bond power package
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
CN108417498A (zh) * 2018-03-14 2018-08-17 中国电子科技集团公司第五十八研究所 一种芯片的封装方法及封装芯片

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2596993A (en) * 1949-01-13 1952-05-20 United Shoe Machinery Corp Method and mold for covering of eyelets by plastic injection
US3435815A (en) * 1966-07-15 1969-04-01 Micro Tech Mfg Inc Wafer dicer
US3734660A (en) * 1970-01-09 1973-05-22 Tuthill Pump Co Apparatus for fabricating a bearing device
US4189342A (en) * 1971-10-07 1980-02-19 U.S. Philips Corporation Semiconductor device comprising projecting contact layers
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4054238A (en) * 1976-03-23 1977-10-18 Western Electric Company, Inc. Method, apparatus and lead frame for assembling leads with terminals on a substrate
JPS5479563A (en) * 1977-12-07 1979-06-25 Kyushu Nippon Electric Lead frame for semiconductor
US4332537A (en) * 1978-07-17 1982-06-01 Dusan Slepcevic Encapsulation mold with removable cavity plates
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame
JPS5745959A (en) 1980-09-02 1982-03-16 Nec Corp Resin-sealed semiconductor device
US4417266A (en) * 1981-08-14 1983-11-22 Amp Incorporated Power and ground plane structure for chip carrier
JPS58101317A (ja) 1981-12-14 1983-06-16 Koike Sanso Kogyo Co Ltd ポジシヨナ−の回転位置決め装置
JPS58160095A (ja) 1982-03-12 1983-09-22 明産株式会社 スリツタナイフの自動位置定めの行なえるスリツタ装置
US4451224A (en) * 1982-03-25 1984-05-29 General Electric Company Mold device for making plastic articles from resin
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
US4646710A (en) * 1982-09-22 1987-03-03 Crystal Systems, Inc. Multi-wafer slicing with a fixed abrasive
US4737839A (en) * 1984-03-19 1988-04-12 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS6139555A (ja) 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4812896A (en) * 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
US5087961A (en) * 1987-01-28 1992-02-11 Lsi Logic Corporation Semiconductor device package
JPS63205935A (ja) 1987-02-23 1988-08-25 Toshiba Corp 放熱板付樹脂封止型半導体装置
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JP2509607B2 (ja) 1987-03-23 1996-06-26 株式会社東芝 樹脂封止型半導体装置
US5059379A (en) * 1987-07-20 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Method of resin sealing semiconductor devices
US4942454A (en) * 1987-08-05 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device
JPS6454749A (en) 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
US4907067A (en) * 1988-05-11 1990-03-06 Texas Instruments Incorporated Thermally efficient power device package
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
DE68927295T2 (de) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd Kunstharzversiegeltes halbleiterbauelement
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5277972B1 (en) * 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
US5057900A (en) * 1988-10-17 1991-10-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
DE69023819T2 (de) * 1989-05-31 1996-04-11 Fujitsu Ltd Packungsstruktur mit einem Steckerstift-Gitter.
US5175060A (en) * 1989-07-01 1992-12-29 Ibiden Co., Ltd. Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5151039A (en) * 1990-04-06 1992-09-29 Advanced Interconnections Corporation Integrated circuit adapter having gullwing-shaped leads
US5118298A (en) * 1991-04-04 1992-06-02 Advanced Interconnections Corporation Through hole mounting of integrated circuit adapter leads
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5029386A (en) * 1990-09-17 1991-07-09 Hewlett-Packard Company Hierarchical tape automated bonding method
US5335771A (en) * 1990-09-25 1994-08-09 R. H. Murphy Company, Inc. Spacer trays for stacking storage trays with integrated circuits
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5174960A (en) 1990-11-19 1992-12-29 Eastman Kodak Company Apparatus for shuttling a test element from a discharge path to a wash station
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US5250841A (en) * 1992-04-06 1993-10-05 Motorola, Inc. Semiconductor device with test-only leads
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
JPH0653394A (ja) * 1992-07-28 1994-02-25 Shinko Electric Ind Co Ltd 多層リードフレーム用プレーン支持体
KR0128251Y1 (ko) 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5409362A (en) * 1992-11-24 1995-04-25 Neu Dynamics Corp. Encapsulation molding equipment
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5358905A (en) * 1993-04-02 1994-10-25 Texas Instruments Incorporated Semiconductor device having die pad locking to substantially reduce package cracking
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
US5452511A (en) * 1993-11-04 1995-09-26 Chang; Alexander H. C. Composite lead frame manufacturing method
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010676B1 (ko) 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
US5544412A (en) * 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
KR960009774A (ko) 1994-08-06 1996-03-22 김광호 전전자 교환기의 클럭 폴트 검출회로
US5454905A (en) * 1994-08-09 1995-10-03 National Semiconductor Corporation Method for manufacturing fine pitch lead frame
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
US5528076A (en) * 1995-02-01 1996-06-18 Motorola, Inc. Leadframe having metal impregnated silicon carbide mounting area
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098205A (ja) 1995-06-14 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH098207A (ja) 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP3163961B2 (ja) 1995-09-22 2001-05-08 日立電線株式会社 半導体装置
KR970024065A (ko) * 1995-10-30 1997-05-30 김광호 반도체 칩이 타이바에 의해 고정되어 있는 반도체 칩 패키지
KR0167276B1 (ko) * 1995-12-08 1998-12-15 문정환 비엘피 패키지 및 그 제조방법
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR970072341A (ko) * 1996-04-25 1997-11-07 김광호 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
KR100202676B1 (ko) * 1996-10-08 1999-06-15 구본준 열방출용 버텀 리드 패키지
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5977630A (en) 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6573123B2 (en) * 1999-09-07 2003-06-03 Sai Man Li Semiconductor chip package and manufacturing method thereof
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250529B1 (ko) * 2011-06-08 2013-04-03 에스티에스반도체통신 주식회사 Ｑｆｎ 패키지 및 그 제조 방법
WO2013065895A1 (ko) * 2011-11-03 2013-05-10 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
KR101297015B1 (ko) * 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Also Published As

Publication number Publication date
US6646339B1 (en) 2003-11-11
KR100526844B1 (ko) 2005-11-08
US20040061217A1 (en) 2004-04-01
SG92748A1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
TWI474455B (zh) 先進四方扁平無引腳封裝結構
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
WO2004004005A1 (ja) 半導体装置およびその製造方法
KR20010037247A (ko) 반도체패키지
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2002110718A (ja) 半導体装置の製造方法
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JP2008211231A (ja) リードフレームおよび樹脂封止型半導体装置
US10290593B2 (en) Method of assembling QFP type semiconductor device
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
US7022551B2 (en) Quad flat flip chip packaging process and leadframe therefor
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JP4215300B2 (ja) 半導体装置の製造方法
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
KR20060066214A (ko) 칩 스택 패키지
KR100576889B1 (ko) 반도체패키지 및 그 제조 방법
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP4911635B2 (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141013

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 15