JPH06120374A - 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板 - Google Patents

半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板

Info

Publication number
JPH06120374A
JPH06120374A JP5090929A JP9092993A JPH06120374A JP H06120374 A JPH06120374 A JP H06120374A JP 5090929 A JP5090929 A JP 5090929A JP 9092993 A JP9092993 A JP 9092993A JP H06120374 A JPH06120374 A JP H06120374A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor package
dissipation plate
heat dissipation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5090929A
Other languages
English (en)
Inventor
Steve P Lerner
スティーブ・ピー・レーナー
David S Razu
ディビッド・エス・ラズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Electronics Inc
Original Assignee
Amkor Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Electronics Inc filed Critical Amkor Electronics Inc
Publication of JPH06120374A publication Critical patent/JPH06120374A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 （修正有） 【目的】 簡潔な「ドロップイン」方式を用いて、熱放
射性が高く、低コストの電子デバイスパッケージを提供
することを目的とする。 【構成】 放熱板４００を有するパッケージは、熱伝導
性の高い無酸素銅製であり、パッケージ外部に露出した
一面を有している。「ドロップイン」方式の放熱板は多
数のリードや、どのような大きさのチップにも適用され
る。放熱板には、自動整合用のフィン４０４と、放熱板
と封入材との間の連結を強化する封入材の流動性を高め
るスロット４０３と、放熱板を固定し、かつ不純物の侵
入を防止する少なくとも１個の粗面とを有する。放熱板
とリードフレームの高さと、対応するモールドキャビテ
ィの深さの相違により、封入材が放熱板の露出すべき面
上にブリード及びばりするのを防止すべく放熱板の露出
面がモールドキャビティの底面に強く押し付けられる構
成。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子デバイスパッケー
ジに関し、特に放熱板を有する半導体パッケージ構造に
関する。更に、本発明は、放熱板の表面がパッケージの
外側に露出される「ドロップイン」方式による放熱板を
有するパッケージ構成に関する。
【０００２】
【従来の技術】初期の半導体のパッケージでは、集積回
路は金属缶の内部またはセラミック製の基板及び蓋の間
にパッケージされていた。金属及びセラミックによる封
入材は、両者とも熱伝導性には優れているが、パッケー
ジ技術に関しコスト高であり、製作に時間をも要してい
た。例えば、セラミックによるパッケージに於て使用さ
れている２個のセラミック製基板は、製品を製造するコ
ストのかなりの割合を占めていた。
【０００３】半導体の生産量が増加するにつれ、より低
コストのパッケージの必要性が高まり、数種の新しいパ
ッケージ方法が開発されてきた。最も知られたものとし
ては、樹脂モールドによるパッケージであった。しかし
ながら、樹脂によるパッケージは、多大なコスト費用の
縮小には効果的であったが、金属またはセラミックを使
用した際の優れた熱伝導性には欠けていた。集積回路の
速度及び密度が増加するにつれて、より優れた熱伝導性
（即ち、優れた熱放射性）の必要性が徐々に重要になっ
てきた。この必要性が、半導体のチップ領域から熱を取
り除く金属製ヒートシンクをパッケージ内に包括すると
いう考えに結びついた。
【０００４】この考えに基づく熱放射の改良の試みが幾
つか行われてきたが、最も一般的なのは、パッケージ内
に放熱板を合体させるものであった。放熱板は一般的に
はアルミニウム製であった。図１Ａ及び図１Ｂはそれぞ
れ従来技術の放熱板１００の平面図及び側面図である。
放熱板１００のチップ取着パッド取着面１０１は、基板
表面１００ａ上に、台状に周囲より高くなっている。脚
部１０２は基板表面１００ａとは反対側の基板面１００
ｂから突出している。貫通孔１０３が放熱板１００の外
周近くに形成されている。
【０００５】図２は、リードフレーム２２１上に取着し
ている半導体チップ２２０の平面図である。リードフレ
ーム２２１は、フレーム２０１と、リード２２１ａと、
タイバー（tie bars）２０２と、そしてチップ取着パッ
ド２２１とから構成されている。孔２４１は、フレーム
２０１内に間隔を置いて形成されている。チップ取着パ
ッド２２２は、リードフレーム２２１の中心に形成され
ている。チップ２２０はチップ取着パッド２２２の表面
２２２ｂに取着されている。タイバー２０２は、チップ
取着パッド２２２をフレーム２０１に連結している。タ
イバーダウンセット（tie bar downsets）２０５によ
り、タイバー２０２に屈曲性を与えている。リード２２
１ａは、チップ取着パッド２２１の外周部の全周に亘っ
て形成されている。リード２２１ａは、フレーム１から
チップ取着パッド２２２に向けて延在しているが、リー
ド２２１ａは、パッド２２２に接触はしていない。この
ため、完成したパッケージ内ではリード２２１ａは、チ
ップ取着パッド２２２から絶縁されている。この絶縁状
態は、集積回路の封入終了後に、フレーム２０１を切断
してリード２２１ａとタイバー２０２を非接続状態にす
ることにより達成される。ボンド線（bond wires）２２
３は、チップ２２０上の集積回路からパッケージ外の電
子要素への電気的接続を提供するべく各リード２２１ａ
の内側の末端を、選択されたチップ接触パッド２０３に
連結している。
【０００６】図３は、モールド３００のモールドキャビ
ティ３１０内に配置された放熱板１００、リードフレー
ム２２１、及びチップ２２０の断面図を示している。集
積回路を放熱板と共に封入する方法に於て、放熱板１０
０は、モールドキャビティ３１０内に脚部１０２が表面
３１１に接触するように落とし込まれている（dropped
in）。チップ２２０は、リードフレーム２２１のチップ
取着パッド取着面２２２ｂに取着している。ボンド線２
２３は、リード２２３をチップ２２０上の選択されたボ
ンドパッド（図示されていない）に、電気的接続をすべ
く使用されている。リードフレーム２２１、チップ２２
０、及びボンド線２２３は、図３に示されているように
チップ取着パッド２２２の表面３２２が放熱板１００の
チップ取着パッド取着面１０１に接触するようにモール
ドキャビティ内に配置される。リードフレーム２２１
は、ピン３４０上にフレーム２０１内の孔２４１が位置
することにより、片側のモールド３０１に取着される。
【０００７】２個のモールドの半体３００ａ、及び３０
０ｂは、互いに閉じ合わされる。放熱板１００の厚み３
３０ａ及び寸法３３０ｂの合体した厚さは、モールドキ
ャビティ３１０の対応する深さ３３１より大きい。従っ
て２個のモールドの半体３００ａ及び３００ｂが完全に
閉じられた際、チップ取着パッド２２２は、タイバー２
０２が上部に引き上がるべく上部に押し上げられる。こ
のタイバー２０２が上部に引き上げられることにより、
チップ取着パッド２２２に隣接するタイバー２０２の末
端を降下させる引っ張り力が生じることになる。従っ
て、放熱板１００はモールドキャビティ内の底面３１１
に押し付けられ、固定される。
【０００８】モールド３００が閉じられた後は、封入材
はキャビティ３１０内が満たされるまでチャネル３３５
を通してモールドキャビティ３１０内に導入される。封
入材が固まればモールド３００は開けられ、完成したパ
ッケージが取り出される。
【０００９】しかし、上述した放熱板を有するパッケー
ジは、新世代の集積回路に要求される熱放射性のレベル
には達していない。放熱板は、熱がチップから放熱板に
伝導した後、パッケージの外部に熱を放出するべく作用
する。これらの外側部分から、熱はその後パッケージの
外部に封入材を通して伝導される。放熱板材（アルミニ
ウム）が、樹脂材によるパッケージよりも優れた伝導性
があるので、放熱板が存在しない場合の熱放射よりも速
い速度でパッケージ内から熱が放射される。しかしなが
ら、この放射は、まだ充分な速さではなかった。
【００１０】集積回路内から熱を放射させるという問題
の解決に対して、チップ取着パッド取着面と反対側のヒ
ートシンク面を、パッケージ外に直接露出させることに
より、樹脂性のパッケージを使用する利点となるべく熱
抵抗を著しく減少させる試みが行われてきた。これらの
試みは、しかしながら、「ドロップイン」方式と共に使
用されると、様々な製造上の困難さが生じて不成功に終
わった。即ち、封入プロセス中に、モールドキャビティ
内に高圧が生じ、このことは封入材が例えば粘性のある
材料のような際に顕著であり、そして各ヒートシンク間
の厚みの相違が、パッケージの間のヒートシンクの表面
とモールドキャビティ間に離間を生じさせる結果にもな
った。この不適切なパッケージ法では、露出されるよう
に意図されたヒートシンク表面上に封入材のブリード
（封入材が半透明な薄片として突出する）またはばり
（肉眼にも見える程のブリードよりも厚みのある封入材
の突出）が生じる。ブリードそしてばりは、ヒートシン
クの熱伝導性の低下を生み出すことと、そして消費者が
完成品として受け入れることのできない外観不良である
ために、望ましくない。この不適切な樹脂パッケージは
次の作業に移る前に、ヒートシンクの表面上の上述のば
り、ブリードを除去するというコスト高の作業を必要と
した。
【００１１】
【発明が解決しようとする課題】このような従来技術の
問題点に鑑み、本発明の主な目的は、熱抵抗を減少させ
ることにより、著しく優れた除熱性を有した低コストの
樹脂性封入パッケージ内の集積回路またはハイブリッド
回路を提供することにある。
【００１２】
【課題を解決するための手段】上述した目的は、パッケ
ージ内に放熱板を提供し、パッケージの外面の大部分に
放熱板の表面を露出させることによりパッケージの外部
に熱を伝導させ、熱抵抗を減少させることにより達成さ
れる。
【００１３】放熱板は、好ましくは高い熱伝導性を有す
る無酸素銅製であるのが良い。更に、本発明によると、
「ドロップイン」方式を用いたこのようなパッケージを
形成することにより、パッケージ製造が簡略化し、低コ
スト化する。この方法により形成されたパッケージで
は、放熱板の形や大きさはモールドキャビティの形によ
って変化できる。しかし、このモールドキャビティで
は、同じ放熱板がどのようなサイズのチップ、そして多
数のリードを有するパッケージに対しても用いられる。
放熱板は、また好ましくは、モールドキャビティ内に落
とし込まれた際にスラッグが自動整合されるべくスラッ
グの外周にフィンを有していると良い。
【００１４】本発明の他の実施例では、チップ取着パッ
ドに面している放熱板の表面は、放熱板がモールド内に
落とし込まれる前に接着材でコーティングされる。
【００１５】本発明の他の実施例では、放熱板の外周上
の少なくとも一方の面が粗面化されている。この粗面化
された表面が、封入材と放熱板との間のより強固な密着
を生み出すべく放熱板の周囲の封入材と結合する。粗面
化された表面は、またパッケージ外部からの不純物が内
部の半導体チップに達するにはより長い距離を必要とす
るべく放熱板と周囲の封入材間との間により長い境界面
を生み出している。従って、封入材と放熱板間との強固
な密着は、不純物のパッケージ内部への侵入を減少させ
ることにもなる。
【００１６】本発明による他の実施例では、スロットが
放熱板を貫通して形成されている。スロットにより、周
囲の封入材の脱却を防止すべく封入材と放熱板が結合さ
れる。スロットは、また封入過程の間、封入材の優れた
流動性を提供することになる。
【００１７】本発明によると、上述したパッケージを製
造するための方法を提供しており、放熱板の露出した表
面に封入材のブリードまたはばりが発生しない。放熱板
とリードフレームとの間の厚さと、そしてモールドキャ
ビティの対応する深さの相違が、モールドが完全に閉じ
られた際に、リードフレームタイバーの引っ張り力を生
み出している。このタイバーの引っ張り力が、放熱板に
対してチップ取着パッドを押し付けており、次に、放熱
板が、モールドキャビティ内の底面に押し付けられる。
この方法により、露出された放熱板表面とモールドキャ
ビティ底面との間の強固な密着状態が生じ、封入材が、
これら両面間に流入することを防止する。
【００１８】
【作用】本発明による「ドロップイン」方式を用いたパ
ッケージを形成すると、パッケージ製作が簡略化し、低
コスト化することになる。
【００１９】
【実施例】以下、本発明の単個の集積回路を有する好適
実施例を添付の図面について詳しく説明する。しかしな
がら、本発明はもちろん、複数の集積回路を包括するパ
ッケージにも同様に適用されるのは言うまでもない。更
に本発明によるパッケージは、ポリマー板、セラミッ
ク、シリコン、金属またはこれらの材料の混合物により
構成された下層連結回路、或いは相互に作用する連結回
路の有無とは無関係に構成されても良い。
【００２０】図４Ａ及び図４Ｂは、それぞれ本発明によ
る放熱板（slug）４００の平面図及び断面図を示してい
る。放熱板４００は、好ましくは、高い熱伝導性を有す
る材料、即ち高い熱伝導性を有する無酸素銅製であるの
がよい。放熱板４００は、また、アルムニウム、銅、ベ
リリウムまたはこれらの材料の合金製であっても良い。
チップ取着パッド取着面４０１は、基板の表面４００ａ
上に台状に回りよりも高くなっており、同様に面４０２
は、基板側面４００ｂ上に台状に回りよりも高くなって
いる。面４０２は基板面４００ｂに対して大きな領域を
有しており、完成品のパッケージに於ても露出したまま
になっている。露出した表面４０２を有する放熱板４０
０を、図１Ａ及び図１Ｂに示された従来技術の放熱板１
００と比較すると、従来技術では裏面１００ｂから突出
している脚部１０２だけが、パッケージ外部に露出した
形になっている。放熱板４００は図４Ａに示されている
ように形成されたフィン４０４と、そして放熱板４００
を貫通するスロット４０３をも有している。
【００２１】図５は、完全に閉じられたモールド５００
のモールドキャビティ５１０内に配置された放熱板４０
０、リードフレーム５２１、及び半導体チップ５２０の
断面図を示している。フレーム５２６、リード５２１
ａ、タイバー５２５、チップ取着パッド５２２、半導体
チップ５２０、及びボンド線５２３は全て図２及び図３
で詳述された対応する各要素と同様である。
【００２２】集積回路のパッケージを製造するにあたっ
て、放熱板４００は、放熱板４００の表面４０２がモー
ルドキャビティの底面５１１に接するようにモールドキ
ャビティ５１０内に落とし込まれる。製造過程に於て、
放熱板４００は、個々にモールドキャビティ内に落とし
込まれるか、或いはキャビティ内の底部の凹部に対応す
るマトリックスアレイとして落とし込まれても良い。ス
ラッグ４００はまた、コイン形ディスペンサーにより、
キャビティ５１０内に落とし込まれても良い。放熱板４
００がキャビティ５１０内に落とし込まれると、フィン
４０４によりチップ取着パッド５２２及びチップ５２０
に対して自動整合される。フィン４０４により、放熱板
４００はキャビティ５１０内にて回転することはない。
放熱板４００の製造仕様（特にサイズ）は、モールドキ
ャビティ５１０の特徴次第である。しかしモールドキャ
ビティ５１０に関しては、同じ放熱板４００が、どのよ
うなサイズのチップと、多数のリードをも有する電子要
素と共に用いられるかもしれない。
【００２３】前述したように、チップ５２０は、チップ
取着パッド面５２２ｂに取着しており、リードはボンド
線５２３によりチップ５２０に連結されている。そし
て、このアセンブリは、チップ取着パッド５２２の表面
５２２ａが放熱板４００のチップ取着パッド取着面４０
１に接触するようにモールドキャビティ内に配置され
る。リードフレーム５２１は、ピン５４０上にフレーム
５２６内の孔５４１が位置することにより、一方のモー
ルドの半体５００ｂに取着される。
【００２４】２個のモールドの半体５００ａ及び５００
ｂは互いに閉じ合わされる。寸法５３０は、対応するモ
ールドキャビティ５１０の深さ５３１よりも大きい。こ
の寸法の相違が、モールド５００が完全に閉じられる
と、図５に示されるように、タイバー５２５が上部に引
き上げられる。この上部への引き上げが、チップ取着パ
ッド５２２に隣接するタイバー５２５の末端を降下させ
る引っ張り力をタイバー５２５に与えることになる。従
って、放熱板面４０２は、モールドキャビティ５１１に
押し付けられ、放熱板４００は固定し、放熱板４００と
モールド底面５１１との間が密着される。
【００２５】図５に示されているように、モールド５０
０が閉じられると、封入材はキャビティ５１０が満たさ
れるまでチャネル５３５を通してモールドキャビティ５
１０内に射出される。他の目的では存在し得ない付随的
通路であるスロット４０３を通して封入材が放熱板４０
０の一方から他方に流動することにより放熱板４００周
囲での封入材の流動性を高めている。更に、放熱板面４
０２とモールドキャビティ５１０との間が強固に密着さ
れることにより、封入材が固まったときに、その２つの
面の間に封入材が流入しないので、面４０２上に封入材
がブリードしたりばりすることがない。また、従来使用
されていたものよりも、より優れた特性を有する（即ち
粘性の低い充填材）封入材の開発と、モールド過程パラ
メータ（即ち、複合粘性、押し出し圧）のコンピュータ
制御の実施により、封入材のブリードまたはばりは最小
限に抑えられている。
【００２６】封入材が固まると、モールド５０５が開け
られ、パッケージは取り出される。リードフレームのフ
レーム部５２６が切り取られることにより、各リード５
２１ａ及びタイバー５２５がパッケージから延出するこ
とになる。パッケージの外部に露出しているタイバー５
２５の部分が切除され、タイバー５２５はパッケージの
完成品からは延出しない。図６はパッケージの完成品６
００の断面図である。完成したパッケージ内に於ては、
放熱板の表面４０２はパッケージ６００の外部に露出し
ている。スロット４０３は、放熱板４００がパッケージ
６００外に飛び出すことを防止するべく固まった封入材
と放熱板を強固に連結させる作用をする。
【００２７】図７Ａは、上述した本発明の実施例による
半導体チップ５２０と、チップ取着パッド５２２と、そ
して放熱板４００との間の連結の詳細を示す図である。
本発明の変化した実施例に於ては、放熱板面４０１は、
チップ取着パッド面５２２ａに接触する前に接着材（Ｂ
段階エポキシ）で最初にコーティングされている。好ま
しくは、接着材は熱伝導性が高く、電気的絶縁性を有し
ていると良い。図７は、本発明の本実施例による半導体
チップ５２０と、チップ取着パッド５２２と、接着剤７
０１と放熱板４００との間の連結の詳細を示す図であ
る。
【００２８】図８は、本発明の変化した実施例による放
熱板４００の詳細図である。本実施例に於ては、放熱板
４００の表面８０１は、エッチング、サンドブラスト、
粗面メッキ、黒染め、または他の方法により所定の深さ
の粗面を形成する。このような方法にて粗面化されるこ
とにより、面８０１は、封入材６０１と放熱板４００と
の間に、面８０１が平滑な場合よりも強固な連結を提供
することになる。更に面８０１が粗面化されていること
により、放熱板と封入材の接した部分に沿った通路を通
してパッケージの内部に不純物が侵入する状況を減少す
べく放熱板４００と封入材６０１との間に強固な密着さ
れた長い境界面を提供することになる。
【００２９】本発明による様々な実施例を詳述してきた
が、添付の請求項の技術的視点を逸脱することなしに、
種々の変形が可能であることは当業者には明らかであ
る。
【００３０】
【発明の効果】以上の説明により明らかなように、熱抵
抗を減少させることにより、著しく高い除熱性を有した
低コストの樹脂性封入パッケージ内の集積回路又はハイ
ブリット回路を提供することができる。
【図面の簡単な説明】
【図１】図１はＡ及びＢからなり、Ａは従来技術の放熱
板の平面図であり、Ｂはその側面図である。
【図２】リードフレーム上に取着された半導体チップの
平面図である。
【図３】図１Ａ及び図１Ｂの放熱板の断面図であり、モ
ールドキャビティ内に配置された半導体チップとリード
フレームを示している。
【図４】図４はＡ及びＢからなり、Ａは本発明による実
施例の放熱板の平面図であり、Ｂはその側面図である。
【図５】図４Ａ及び図４Ｂの放熱板の断面図であり、閉
じたモールドのモールドキャビティ内に配置されたリー
ドフレーム及び半導体チップを示している。
【図６】本発明の実施例による集積回路の断面図であ
る。
【図７】図７はＡ及びＢからなり、Ａは本発明の変化し
た実施例による放熱板であり、Ｂはチップ取着パッド間
の連結を示す断面図である。
【図８】本発明の他の実施例による放熱板の断面図であ
る。
【符号の説明】
１００ 放熱板 １０２ 脚部 ２０２ タイバー ２２０ チップ ２２１ リードフレーム ２２２ チップ取着パッド ３００ モールド ３１０ モールドキャビティ ４００ 放熱板 ４０３ スロット ４０４ フィン

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージ構造であって、 半導体チップと、 前記半導体チップが取着されるべき第１面及び前記第１
    面とは反対側の第２面を有するチップ取着パッドと、前
    記チップ取着パッドからは電気的に絶縁され、かつ前記
    チップ取着パッドの外周に設けられている導電性を有す
    る複数のリードとからなるリードフレームと、 前記チップ取着パッドの前記第２面に取着されている第
    １面及び、該第１面とは反対側の第２面を有する放熱板
    と、 前記半導体チップ、リードフレーム及び放熱板を封入す
    る絶縁材とを有しており、 前記放熱板の前記第２面が、前記絶縁材の外部に露出さ
    れていることを特徴とする半導体パッケージ構造。
  2. 【請求項２】 前記放熱板が、高い熱伝導性を有する
    無酸素銅製であることを特徴とする請求項１に記載の半
    導体パッケージ構造。
  3. 【請求項３】 前記放熱板が、前記第１及び前記第２
    面に対して垂直な、粗面化された少なくとも一面を有し
    ていることにより、前記絶縁材が少なくとも前記一面と
    強固に結合するようにしたことを特徴とする請求項１に
    記載の半導体パッケージ構造。
  4. 【請求項４】 少なくとも１個のスロットが、前記放
    熱板の外周近くに前記放熱板を貫通して形成されている
    ことを特徴とする請求項１に記載の半導体パッケージ構
    造。
  5. 【請求項５】 前記放熱板の前記第１面を、前記チッ
    プ取着パッドの前記第２面に接着する接着材を更に有す
    ることを特徴とする請求項１に記載の半導体パッケージ
    構造。
  6. 【請求項６】 複数のフィンが、前記放熱板の外周に
    間隔を置いた位置に形成されていることを特徴とする請
    求項１に記載の半導体パッケージ構造。
  7. 【請求項７】 半導体パッケージ方法であって、 半導体チップをリードフレーム中心部に設けられるチッ
    プ取着パッドの第１面に取着する過程と、 第１及び第２の半体を有するモールド内に形成されたモ
    ールドキャビティ内に、前記半導体チップと前記リード
    フレームとを配置する過程と、 前記リードフレームの外側の部分を、前記モールドキャ
    ビティの外側に位置している前記モールドの前記第１半
    体に取着することにより、前記リードフレームの外側の
    部分を押さえつける過程と、 放熱板の第１面が、前記チップ取着パッドの第２面に隣
    接するべく前記モールドキャビティ内に放熱板を配置す
    る過程と、 前記放熱板が前記チップ取着パッドに対して押し付けら
    れ、前記放熱板の前記第２面が前記モールドキャビティ
    の対応する面に対して固定される力を生み出すべく前記
    放熱板の前記第２面に対して前記モールドの前記第２半
    体を押し付ける過程と、 前記放熱板とモールドキャビティの底面との間の強固な
    密着を維持すべく、前記放熱板の前記第２面を前記モー
    ルドキャビティの対応する面に固定する一方で、絶縁材
    を前記モールドキャビティ内に導入する過程とを有する
    ことを特徴とする半導体パッケージ方法。
  8. 【請求項８】 前記放熱板が、前記モールドキャビテ
    ィ内で前記チップ取着パッドに対して正しい位置に置か
    れるべく前記放熱板が自動整合されることを特徴とする
    請求項７に記載の半導体パッケージ方法。
  9. 【請求項９】 半導体パッケージ構造であって、 半導体チップと、 前記半導体チップが取着されるべき第１面及び前記第１
    面とは反対側の第２面を有する複数のチップ取着パッド
    と、前記チップ取着パッドの外周に設けられており、か
    つ各内側の末端が前記チップ取着パッドからは電気的に
    絶縁されているが前記チップ取着パッドに隣接している
    複数の導電性を有するリードと、各内側の末端が前記チ
    ップ取着パッドに連結されている複数のタイバーとから
    なるリードフレームと、 前記複数のリードの内側の末端に、前記前記チップ取着
    パッドを連結している複数の導電性を有するボンド線
    と、 前記チップ取着パッドの前記第２面に取着される第１面
    及び、該第１面とは反対側の第２面を有する放熱板と、 前記半導体チップ、リードフレーム及び放熱板を封入す
    る絶縁材とを有しており、 前記放熱板の前記第２面が、前記絶縁材の外部に露出さ
    れていることを特徴とする半導体パッケージ構造。
  10. 【請求項１０】 前記放熱板が高い熱伝導性を有する
    無酸素銅製であることを特徴とする請求項９に記載の半
    導体パッケージ構造。
  11. 【請求項１１】 前記放熱板が、前記第１及び前記第
    ２面に対して垂直な、粗面化された少なくとも一面を有
    していることにより、前記絶縁材が少なくとも前記一面
    と強固に結合するようされ、そして、 少なくとも１個のスロットが、前記放熱板の外周近くに
    前記放熱板を貫通して形成されていることを特徴とした
    請求項９に記載の半導体パッケージ構造。
  12. 【請求項１２】 前記放熱板の前記第１面を、前記チ
    ップ取着パッドの前記第２面に接着する接着材を更に有
    し、複数のフィンが、前記放熱板の外周に間隔を置いた
    位置に形成されていることを特徴とする請求項９に記載
    の半導体パッケージ構造。
  13. 【請求項１３】 半導体パッケージ方法であって、 半導体チップを、リードフレーム中心部に設けられたチ
    ップ取着パッドの第１面に取着する過程と、 各ボンド線の一方の端部を、前記チップ取着パッドに、
    そして各ボンド線の他方の端部を前記リードフレームの
    周囲に設けられたリードの内側の端部に連結する過程
    と、 第１及び第２の半体を有するモールド内に形成されたモ
    ールドキャビティ内に、前記半導体チップと前記リード
    フレームとを配置する過程と、 前記リードフレームの外側の部分を、前記モールドキャ
    ビティの外側に位置している前記モールドの前記第１半
    体に取着することにより、前記リードフレームの外側の
    部分を押さえつける過程と、 放熱板の第１面が前記チップ取着パッドの第２面に隣接
    するべく前記モールドキャビティ内に放熱板を配置する
    過程と、 前記放熱板が前記チップ取着パッドに対して押し付けら
    れ、前記放熱板の前記第２面が前記モールドキャビティ
    の対応する面に対して固定される力を生み出すべく前記
    放熱板の前記第２面に対して前記モールドの前記第２半
    体を押し付ける過程と、 前記放熱板とモールドキャビティの底面との間の強固な
    密着を維持すべく、前記放熱板の前記第２面を前記モー
    ルドキャビティの対応する面に固定する一方で、絶縁材
    を前記モールドキャビティ内に導入する過程とを有する
    ことを特徴とする請求項９に記載の半導体のパッケージ
    方法。
  14. 【請求項１４】 前記放熱板が、前記モールドキャビ
    ティ内で前記チップ取着パッドに対して正しい位置に置
    かれるべく前記放熱板が自動整合されることを特徴とす
    る請求項１３に記載の半導体パッケージ方法。
  15. 【請求項１５】 半導体パッケージ構造であって、 半導体チップと、 前記半導体チップが取着されるべき第１面及び前記第１
    面とは反対側の第２面を有する複数のチップ取着パッド
    と、前記チップ取着パッドの外周に設けられており、か
    つ各内側の末端が前記チップ取着パッドからは電気的に
    絶縁されているが、前記チップ取着パッドに隣接してい
    る複数の導電性のリードと、各内側の末端が前記チップ
    取着パッドに連結されている複数のタイバーとからなる
    リードフレームと、 前記複数のリードの内側の末端に、前記前記チップ取着
    パッドを連結している複数の導電性を有するボンド線
    と、 前記チップ取着パッドの前記第２面に取着している第１
    面と、該第１面とは反対側の第２面と、前記第１及び前
    記第２面に対して垂直な、粗面化された少なくとも一面
    と、少なくとも１個のスロットと、複数のフィンとを有
    している高い熱伝導性を有する無酸素銅製の放熱板と、
    そして、 前記半導体チップ、リードフレーム、ボンド線及び放熱
    板を封入する絶縁材とを有しており、 前記少なくとも１個のスロットが前記放熱板を貫通して
    形成されており、 前記複数のフィンが前記放熱板の外周に間隔を置いて形
    成されており、 前記放熱板の前記第２面が後記絶縁材の外部に露出され
    ていることを特徴とする半導体パッケージ構造。
  16. 【請求項１６】 半導体パッケージ用放熱板であっ
    て、 第１基板面と、 前記第１基板面とは反対側の第２基板面と、 前記第１基板面上に台状に回りよりも高くなっているチ
    ップ取着パッド面と、 前記第２基板面上に台状に回りよりも高くなっている主
    熱伝達面とを有しており、 前記半導体パッケージ用放熱板が、更に、 パッケージモールド用型のキャビティ内に配置された際
    に前記放熱板を自動整合する手段と、 前記放熱板の外周近くに前記第１基板面から前記第２基
    板面に向けて前記放熱板を貫通して形成されている少な
    くとも１個のスロットとを有することを特徴とする半導
    体パッケージ用放熱板。
  17. 【請求項１７】 前記半導体パッケージ用放熱板が、
    高い熱伝導性を有する無酸素銅製であることを特徴とす
    る請求項１６に記載の半導体パッケージ用放熱板。
  18. 【請求項１８】 前記整合手段が、前記半導体パッケ
    ージ用放熱板の外周に間隔を置いて形成されている複数
    のフィンを有していることを特徴とする請求項１６に記
    載の半導体パッケージ用放熱板。
  19. 【請求項１９】 前記放熱板を貫通して形成される複
    数のスロットを有していることを特徴とする請求項１６
    に記載の半導体パッケージ用放熱板。
  20. 【請求項２０】 前記第１及び第２基板面に対して垂
    直である少なくとも１個の粗面化された面を、更に、有
    していることを特徴とする請求項１６に記載の半導体パ
    ッケージ用放熱板。
  21. 【請求項２１】 半導体パッケージ用放熱板であっ
    て、 主熱伝達面を有しており、 前記半導体パッケージ用放熱板が、更に、 キャビティ内に配置された際に前記半導体パッケージ用
    放熱板を自動整合する手段と、 前記半導体パッケージ用放熱板を、周囲の材料と連結さ
    せる手段とを有することを特徴とする半導体パッケージ
    用放熱板。
  22. 【請求項２２】 前記半導体パッケージ用放熱板が、
    高い熱伝導性を有する無酸素銅製であることを特徴とす
    る請求項２１に記載の半導体パッケージ用放熱板。
  23. 【請求項２３】 前記整合手段が、前記放熱板の外周
    に間隔を置いて形成される複数のフィンを有しているこ
    とを特徴とする請求項２１に記載の半導体パッケージ用
    放熱板。
  24. 【請求項２４】 前記連結手段が、前記放熱板の外周
    近くに前記放熱板を貫通して形成される少なくとも１個
    のスロットを有していることを特徴とする請求項２１に
    記載の半導体パッケージ用放熱板。
  25. 【請求項２５】 前記連結手段が、更に、前記主熱伝
    達面に対して垂直な粗面化された面を有していることを
    特徴とする請求項２４に記載の半導体パッケージ用放熱
    板。
JP5090929A 1992-03-31 1993-03-24 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板 Pending JPH06120374A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86173692A 1992-03-31 1992-03-31
US07/861,736 1992-03-31

Publications (1)

Publication Number Publication Date
JPH06120374A true JPH06120374A (ja) 1994-04-28

Family

ID=25336615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090929A Pending JPH06120374A (ja) 1992-03-31 1993-03-24 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板

Country Status (2)

Country Link
US (1) US5381042A (ja)
JP (1) JPH06120374A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250531A (ja) * 1995-03-15 1996-09-27 Nec Corp 樹脂封止型半導体装置の製造方法
JP2008502159A (ja) * 2004-06-04 2008-01-24 クリー　インコーポレイテッド 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
WO2016139890A1 (ja) * 2015-03-02 2016-09-09 株式会社デンソー 電子装置

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US5859477A (en) * 1995-07-10 1999-01-12 International Packaging And Assembly Corporation Apparatus for encapsulating IC packages with diamond substrate thermal conductor
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6670207B1 (en) * 1999-03-15 2003-12-30 Gentex Corporation Radiation emitter device having an integral micro-groove lens
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP3501959B2 (ja) 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6441480B1 (en) 1999-08-24 2002-08-27 Intel Corporation Microelectronic circuit package
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6627980B2 (en) * 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6654248B1 (en) * 2002-10-25 2003-11-25 Lsi Logic Corporation Top gated heat dissipation
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
TWI253730B (en) 2003-01-10 2006-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US20060255479A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Magnetic assist manufacturing to reduce mold flash and assist with heat slug assembly
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070200225A1 (en) * 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8643172B2 (en) 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US8030742B2 (en) * 2007-11-30 2011-10-04 Infineon Technologies Electronic device having profiled elements extending from planar surfaces
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US20100295160A1 (en) * 2009-05-22 2010-11-25 Advanced Semiconductor Engineering, Inc. Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
JP4764519B1 (ja) * 2010-01-29 2011-09-07 株式会社東芝 Ｌｅｄパッケージ
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US20120146165A1 (en) * 2010-12-09 2012-06-14 Udo Ausserlechner Magnetic field current sensors
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
KR102150555B1 (ko) * 2015-08-12 2020-09-01 삼성전기주식회사 방열부재 및 이를 구비한 인쇄회로기판
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JPH064595Y2 (ja) * 1988-02-24 1994-02-02 日本電気株式会社 ハイブリッドｉｃ
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US4994936A (en) * 1990-02-12 1991-02-19 Rogers Corporation Molded integrated circuit package incorporating decoupling capacitor
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250531A (ja) * 1995-03-15 1996-09-27 Nec Corp 樹脂封止型半導体装置の製造方法
JP2008502159A (ja) * 2004-06-04 2008-01-24 クリー　インコーポレイテッド 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
US8446004B2 (en) 2004-06-04 2013-05-21 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
US8932886B2 (en) 2004-06-04 2015-01-13 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
WO2016139890A1 (ja) * 2015-03-02 2016-09-09 株式会社デンソー 電子装置
CN107004646A (zh) * 2015-03-02 2017-08-01 株式会社电装 电子装置

Also Published As

Publication number Publication date
US5381042A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
JPH06120374A (ja) 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
US4132856A (en) Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
EP2605276B1 (en) Packaged leadless semiconductor device
US6873041B1 (en) Power semiconductor package with strap
CN100490140C (zh) 双规引线框
CN111354646A (zh) 制造半导体器件的方法与对应的半导体器件
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20070042531A1 (en) Method for producing semiconductor device and semiconductor device
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
JPH04293259A (ja) 半導体装置およびその製造方法
US10242964B1 (en) Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US10211067B1 (en) Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
JPH02129951A (ja) 半導体装置の製造方法
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
JP2004281804A (ja) 回路基板
JP2939094B2 (ja) 電力用半導体装置の製造方法
EP4099368A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
CN218004831U (zh) 半导体器件
JPH09312372A (ja) 半導体装置の製造方法
JP2001352008A (ja) 半導体装置およびその製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JPH07130932A (ja) 半導体装置とその製造方法