JP3572628B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3572628B2
JP3572628B2 JP10315993A JP10315993A JP3572628B2 JP 3572628 B2 JP3572628 B2 JP 3572628B2 JP 10315993 A JP10315993 A JP 10315993A JP 10315993 A JP10315993 A JP 10315993A JP 3572628 B2 JP3572628 B2 JP 3572628B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
heat radiating
semiconductor element
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10315993A
Other languages
English (en)
Other versions
JPH0653390A (ja
Inventor
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10315993A priority Critical patent/JP3572628B2/ja
Priority to TW082104020A priority patent/TW230273B/zh
Priority to US08/068,665 priority patent/US5693984A/en
Priority to KR1019930009947A priority patent/KR100356455B1/ko
Publication of JPH0653390A publication Critical patent/JPH0653390A/ja
Priority to US08/270,917 priority patent/US5652461A/en
Priority to US08/437,886 priority patent/US5653891A/en
Priority to US08/613,528 priority patent/US5686361A/en
Application granted granted Critical
Publication of JP3572628B2 publication Critical patent/JP3572628B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、半導体装置及びその製造方法に係り、さらに詳しくは、放熱ブロック露出形の半導体装置及び放熱板内蔵形の半導体装置ならびにその製造方法に関するものである。
【０００２】
【従来の技術】
図３１は従来の放熱ブロック露出形半導体装置の一例の断面図である。図において、１はリードフレームで、中央部には支持腕４に支持されたダイパッド３が設けられている。５はダイパッド３にエポキシ樹脂等の接着剤で接着固定された放熱ブロック、６は放熱ブロック５の反対側においてダイパッド３にエポキシ樹脂等の接着剤で接着固定された半導体素子である。この半導体素子６に設けられたボンディングパッドとリードフレーム１の各リード２とは、それぞれワイヤ７により接続されている。
【０００３】
上記のようにしてワイヤ７により多数のリード２に接続された半導体素子６は、リード２の一部及び放熱ブロック５の一部（上面）を残して、例えばエポキシ樹脂によりパッケージ８して封止される。そしてパッケージ８から突出したリード２を折曲げて端子とし、半導体装置が製造される。
【０００４】
図３２は放熱ブロック露出形半導体装置の他の従来例を示す断面図である。本例ではダイパッドのないリードフレーム１を使用し、また、放熱ブロック５には下部がリード２の一部に重なる大きさで断面凸字状のものを使用している。そして、リード２の放熱ブロック５が重なる部分の全面に例えばポリイミドの如き絶縁物９を接着し、絶縁物９を介して放熱ブロック５を接着固定する。ついで、放熱ブロック５の下面に半導体素子６を接着固定してそのボンディングパッドと各リード２とをワイヤ７で接続し、リード２の一部及び放熱ブロック５の一部を残してエポキシ樹脂等によりパッケージ８したものである。
【０００５】
図３３は従来の放熱板内蔵形半導体装置の一例の断面図である。図において、１０は放熱板で、その上面には中央部を除きエポキシ樹脂等により絶縁被膜１１が施されており、その上に回路端子１２が形成されていて、回路端子１２とこれに対応する各リード２とは溶接又ははんだ付け等によりそれぞれ接続されている。また、放熱板１０の中央部には接着剤により半導体素子６が接着固定されており、半導体素子６のボンディングパッドとこれに対応する回路端子１２とは、それぞれワイヤ７により接続されている。
【０００６】
【発明が解決しようとする課題】
図３１に示した放熱ブロック露出形半導体装置においては、放熱ブロック５はダイパッド３に接着固定されているだけなので、ワイヤボンディングの際放熱ブロック５によってダイパッド３が位置ずれを生じ易いため、リード２とダイパッド３の両者を固定しなければならない。このため特殊な押え治具が必要であるばかりでなく、ボンディング後のリード２の強度不足のため品質も不安定である。また、上述のように、放熱ブロック５はダイパッド３に固定されているだけなので、樹脂封止の際にその圧力によって放熱ブロック５の位置が変り易く、このためワイヤ７が変形したり、放熱ブロック５の表面まで樹脂が回り込んで被覆してしまい、充分な放熱効果が得られないという問題がある。
【０００７】
また、図３２に示した放熱ブロック露出形半導体装置においては、リード２の全面が絶縁物９を介して放熱ブロック５に接着されているため、上記のような問題はある程度解決されるが、ワイヤボンディングの際、リード押え治具でリード２を固定しても、絶縁物９の弾性により安定したボンディングができないという問題があり、さらに、絶縁物９は吸湿性を有するため、パッケージ８にクラックを生じたり、絶縁破壊の問題などが生じ易く、信頼性に欠ける点がある。
【０００８】
一方、図３３に示した放熱板内蔵形半導体装置においては、放熱板１０は、絶縁被膜１１上に形成された回路端子１２とリード２を接続することにより間接的にリード２に接合されているため、放熱板１０とリード２との接合が不安定であった。また、放熱板１０上に設けた回路端子１２と半導体素子６のボンディングパッドとの間にワイヤボンディングする際に、絶縁被膜１１の上に回路端子１２が形成されているため、ボンディング荷重のかかり方が不安定になり、このためボンディング精度の向上がはかれないという問題がある。
【０００９】
本発明は、上記の課題を解決すべくなされたもので、放熱ブロック露出形半導体装置において、パッケージングの際、放熱ブロックが移動したりボンディングワイヤが変形したりするおそれがなく、また、樹脂が放熱ブロックの表面に回り込むことのない、放熱特性に優れた信頼性の高い半導体装置及びその製造方法を得ることを目的としたものである。
【００１０】
本発明は、更に、放熱板内蔵形半導体装置において、放熱板とリードのとの安定した結合及び安定したワイヤボンディングのできる半導体装置及びその製造方法を得ることを目的としたものである。
【００１１】
【課題を解決するための手段】
本発明の一つの態様による半導体装置は、半導体素子と、前記半導体素子の周囲に延設された複数のリードと、前記半導体素子が直接又はダイパッドを介して搭載される面と、貫通穴を有し、前記面と延設された前記リードが重なるように配設された放熱部と、前記半導体素子と前記リードとを電気的に接続するためのワイヤと、前記リードと前記放熱部とが相重なる領域において、前記リードと前記放熱部との間に位置する絶縁部材と、少なくとも前記リードの一部を残して封止する樹脂と、を有する半導体装置であって、前記絶縁部材は、前記リードと前記放熱部とが相重なる領域であって且つ前記ワイヤと前記リードとの接続部よりも外側に配設され、前記貫通穴内に前記樹脂が配設され、前記絶縁部材の厚さＴと、前記リードの前記絶縁部材と重なる位置から前記リードの先端までの距離Ｌが下記数１を満足することを特徴とする半導体装置。
【数１】
Ｔ≦７５／２０００×Ｌ
また、前記絶縁部材を介して、前記リードと前記放熱部とが相対的に固定されてなることを特徴とする。また、上記のいずれかの構成において、前記絶縁部材は、前記放熱部の前記半導体素子が搭載される面の外周縁に沿うように設けられてなることを特徴とする。また、上記のいずれかの構成において、前記絶縁部材は、テープ状のポリイミドが用いられてなることを特徴とする。また、上記のいずれかの構成において、前記放熱部材は、前記半導体素子が搭載される基台と、前記基台から突設され前記基台よりも小さい平面積からなるブロックと、からなることを特徴とする。その際、前記ブロックの一面が前記樹脂から露出して露出面になることを特徴とする。
【００１２】
また、前記放熱部材は、前記半導体素子が搭載される基台からなることを特徴とする。その際に、前記基台は、完全に前記樹脂にて封止されなることを特徴とする。
また、前記放熱部は、銅、銅合金、アルミニウム、アルミニウム合金のいずれかからなることを特徴とする。
また、前記放熱部は、前記半導体素子が搭載される位置並びに前記絶縁部材の設けられた位置を除く領域において、貫通穴が形成されてなることを特徴とする。その際、前記貫通穴は、少なくとも前記放熱部の前記半導体素子が搭載される面における四隅に形成されてなることを特徴とする。
また、前記放熱部は、表面が酸化処理がなされた状態であることを特徴とする。もしくは、前記放熱部は、表面がメッキ処理がなされた状態であることを特徴とする。もしくは、 前記放熱部は、表面が黒色化または暗色化された状態であることを特徴とする。
また、前記放熱部における前記露出面の周囲に位置する角部は、外方向に鋭角になるように形成されてなることを特徴とする。
また、前記放熱部を形成する各面の表面粗さをそれぞれの面で異なるように形成してなることを特徴とする。
【００１４】
また、本発明における他の半導体装置の製造方法は、半導体素子とリードとがワイヤにより電気的に接続され、前記半導体素子及び前記ワイヤ及び少なくとも一部の前記リードが樹脂にて封止される半導体装置の製造方法であって、前記半導体素子を、貫通穴を有する搭載部材に固着する工程と、前記搭載部材の、前記半導体素子が搭載される搭載面に絶縁部材が設けられる工程と、前記リードの一部を前記絶縁部材を介して前記搭載部材に固定する工程と、前記リードの前記絶縁部材に固着された位置よりも中央よりの位置にリード押えをあてて前記リードの先端部を前記搭載部材に当接させて固定する工程と、前記固定した状態で前記リードとワイヤを接続する工程と、前記リードと前記ワイヤを接続する工程が終わった後に前記リード押えを前記リードから離す工程と、少なくとも一部の前記搭載部材及び前記半導体素子及び前記ワイヤ及び少なくとも一部の前記リードを樹脂にて封止する工程と、を含んでなり、前記樹脂にて封止する工程において、前記樹脂は前記貫通穴内に配設され、前記絶縁部材の厚さＴと、前記リードの前記絶縁部材と重なる位置から前記リードの先端までの距離Ｌが下記数１を満足することを特徴とする半導体装置の製造方法。
【数１】
Ｔ≦７５／２０００×Ｌ
また、前記搭載部材には、熱伝導性の良い材料が用いられてなることを特徴とする。また、前記絶縁部材は、前記搭載部材の外周縁に設けることを特徴とする。
【００１５】
【作用】
本発明の一つの態様による半導体装置においては、放熱ブロック又は放熱板はその外周が前記リードと重なる大きさに形成され、そして、前記リード上に一部にテープ状の絶縁物を介して配設されているので、放熱ブロック又は放熱板の支持は安定している。従って、樹脂封止の際のブロック等の移動が抑えられ、安定した樹脂封止ができる。特に、放熱ブロックの場合にはブロック表面に樹脂が回ってしまうとう事態が避けられる。また、放熱ブロック又は放熱板はその外周が前記リードと重なる大きさに形成されているので、ワイヤボンデイングの際にリード部の押さえにそのまま放熱ブロック又は放熱板を使用することができ、複雑な治具を用意する必要がない。本発明の他の態様による半導体装置おいては、放熱ブロック又は放熱板はリードフレームに設けた支持腕に支持され、半導体素子がその放熱ブロック又は放熱板に固定されており、放熱ブロック又は放熱板の支持は更に一層安定したものとなっている。本発明の他の態様による半導体装置においては、放熱ブロック又は放熱板がリードフレームのリードにテープ状の絶縁物を介して接着され、半導体素子が該放熱ブロック又は放熱板に固定されており、放熱ブロック又は放熱板の支持は更に一層安定したものとなっている。
【００１６】
本発明の他の態様による半導体装置においては、半導体素子がリードフレームのダイパッドに固定され、放熱ブロック又は放熱板が該ダイパッドの裏面及びリードフレームのリードにテープ状の絶縁物を介して接着されており、放熱ブロック又は放熱板の支持は更に一層安定したものとなっている。本発明の他の態様による半導体装置においては、複数の突起腕が放熱ブロック又は放熱板の周囲に設けられており、支持部はこの突起腕の一部を折曲げて形成されており、そして、リードをこの支持部に電気的に導通可能に固定しているので、熱放出が効率よくなされる。本発明の他の態様による半導体装置においては、複数の貫通穴が放熱ブロック又は放熱板の上下方向に設けられており、樹脂封止の際に樹脂がその貫通孔を通って移動するので封止作業が容易になり、また、放熱ブロック又は放熱板と樹脂との密着性も向上する。本発明の他の態様による半導体装置においては、貫通穴が放熱ブロック又は放熱板の四隅の上下方向に設けられており、樹脂封止の際にワイヤに加わる圧力が一定化しワイヤの断線が起きずらくなる。本発明の他の態様による半導体装置においては、放熱ブロック又は放熱板に酸化処理又はメッキ処理が施されて表面が黒色化又は暗色化しており、樹脂の密着性が向上し、また、ワイヤボンディングの際のボンディングマシンの認識が容易になる。
【００１７】
本発明の他の態様による半導体の製造方法においては、放熱ブロック又は放熱板はリード上にその一部にテープ状の絶縁物を介して配設され、放熱ブロック又は放熱板の支持は安定しているので、樹脂封止の際のブロック等の移動が抑えられ、安定した状態で樹脂封止ができる。特に、放熱ブロックの場合にはブロック表面に樹脂が回ってしまうとう事態が避けられる。また、放熱ブロック又は放熱板はその外周が前記リードと重なる大きさに形成されており、ワイヤボンデイングの際にリード部の押さえにそのまま放熱ブロック又は放熱板を使用することができ、複雑な治具を用意する必要がない。
【００１８】
本発明の他の態様による半導体の製造方法においては、樹脂注入用金型の下型内及び上型によりリードフレームを挟持するようにしたので、絶縁物及び放熱ブロックはリードフレームの弾性によって圧下され、半導体及びワイヤは正しい位置に保持される。従って、放熱ブロックの下面が露出した状態でパッケージされた半導体装置が製造できる。
【００１９】
【実施例】
実施例１．
図１は本発明の第１の実施例を模式的に示した断面図である。図において、１は多数のリード２を有するリードフレームで、中央部には支持腕４に支持されたダイパッド３が設けられている。
５は例えば銅、銅合金、アルミニウム、アルミニウム合金のように熱伝導の良好な材料からなる断面凸字状の放熱ブロックであり、図２に示すように、リードフレーム１のダイパッド３よりも大きく、外周がリード２の一部と重なる大きさの基台５１と、この基台５１上に突設されたブロック５２とからなっている。この放熱ブロック５の基台５１の下面外周縁と各リード２の一部との間には、ポリイミドフィルムの如きテープ状の絶縁物１４が介装されており、基台５１の中央部は接着剤によりダイパッド３に接着固定されている。
６はダイパッド３の他方の面に接着剤により接着固定された半導体素子であり、そのボンディングパッドとこれに対応する各リード２とは、それぞれワイヤ７により接続されている。
【００２０】
図３は上記半導体装置のワイヤボンディングの一例を示すもので、リード押え１５により各リード２を圧下すると、リード２は絶縁物１４を支点として先端部が放熱ブロック５に当接して固定されるので、この状態でワイヤ７を安定してボンディングすることができる。
ボンディングが終ってリード押え１５を離すと、リード２はその弾性により図４に示すように元の状態に戻ってほぼ水平に保持され、リード２と放熱ブロック５との間は絶縁物１４により絶縁が保たれている。なお、図５は図４の平面図である。
【００２１】
上記のようにしてボンディングされた半導体素子６は、リード２の一部及び放熱ブロック５の一部を残してエポキシ樹脂等によりパッケージ８され、封止される。そして、パッケージ８から露出したリード２を折曲げて端子とすれば、放熱ブロック５の上面がパッケージ８から露出した半導体装置が製造される。
【００２２】
上記の説明では、放熱ブロック５をダイパッド３に接着し、その該周縁を絶縁物１４を介してリード２上に載置した場合を示したが、放熱ブロック５をダイパッド３に接着すると共に、各リード２と絶縁物１４及び絶縁物１４と放熱ブロック５とをそれぞれ接着剤で接着してもよい。
また、放熱ブロック５をダイパッド３に固定するにあたっては、半導体素子６をダイパッド３に接着する前に接着してもよく、あるいは、半導体素子６をダイパッド３に接着する際の熱を利用して放熱ブロック５を同時に接着してもよい。また、ワイヤボンディングの際にその熱を利用して放熱ブロック５を接着してもよい。
【００２３】
さらに、放熱ブロック５と重なる部分のリード２が短かい（例えば３〜４ｍｍ以下）の場合は、ダイパッド３のみに放熱ブロック５を固定する方がボンディング時にリード押えによってリード２を固定する際に有利であり、それより長い場合（例えば５〜１０ｍｍ）は、放熱ブロック５をダイパッド３とリード２の両者に固定した方が有利である。
【００２４】
実施例２．
図６〜図８は本発明の第２の実施例の説明図である。図６において、１６は半導体素子等を樹脂封止するための金型の下型で、底部が放熱ブロック５の基台５１と整合する形状の凹部１７が設けられており、放熱ブロック５は下型１６の凹部１７に挿入することにより位置決めされる。なお、本実施例においては、放熱ブロック５のブロック５２の上面周縁にはテープ状の絶縁物１４が接着剤により接着されている。
【００２５】
この状態でダイパッド３に半導体素子６を接着し、そのボンディングパッドと各リード２とをワイヤ７で接続したリードフレーム１を、図７に示すように、ダイパッド３を放熱ブロック５上に位置させると共に、各リード２を絶縁物１４上に位置させ、載置する。このとき、ダイパッド３は放熱ブロック５に接着せず、また、各リード２も絶縁物１４には接着しない。
【００２６】
次に、図８に示すように下型１６の上に上型１８を載置してリード２を挟み込む。これにより絶縁物１４及び放熱ブロック５はリード２の弾性によって圧下され、半導体素子６及びワイヤ７は正しい位置に正確に保持される。この状態で下型１６と上型１８とで形成された空間に樹脂を注入することにより、放熱ブロック５の下面が露出した状態でパッケージされた半導体装置が製造される。
【００２７】
本実施例において、放熱ブロック５の高さｈは、放熱ブロック５を安定させるために下型１６の凹部１７の深さｈ１ と同じか又は若干低い（例えばｈ１ −ｈ＝０〜０．５ｍｍ程度）方がよい。さらに、絶縁物１４の厚さ（高さ）ｔは０．０５〜０．５ｍｍ程度がよく、ｈ１ とｈ＋ｔとがほぼ等しい状態が望ましい。
【００２８】
実施例３．
図９は本発明の第３の実施例を模式的に示した断面図、図１０はそのＡ−Ａ断面図である。本実施例はダイパッドのないリードフレーム１を使用しており、放熱ブロック５はリードフレーム１の支持腕４に支持されている。また、放熱ブロック５の下面外周縁にはテープ状の絶縁物１４が接着されており、リード２との間は絶縁されている。
６は接着剤により放熱ブロック５の下面に直接接着された半導体素子であり、そのボンディングパッドとこれに対応するリード２とは、第１の実施例の場合と同様にそれぞれワイヤ７により接続されている。
【００２９】
上記のようにして多数のリード２に接続された半導体素子６は、リード２の一部及び放熱ブロック５の一部（上面）を残してエポキシ樹脂等によりパッケージ８され、封止される。そして、パッケージ８から突出したリード２を折り曲げて端子とし、半導体装置が製造される。
【００３０】
実施例４．
図１１は本発明の第４の実施例を模式的に示した断面図、図１２はそのＢ−Ｂ断面図である。本実施例においてはリードフレーム１にはダイパッドがなく、放熱ブロック５はリード２との間に介装されたテープ状の絶縁物１４に接着剤で接着され、リード２により支持されている。
【００３１】
ところで、上記第１〜第４の実施例においては、放熱ブロック５は厚さ（高さ）１．６ｍｍのものを使用した。このとき、パッケージ８の厚さＰは３．３５ｍｍであった。また、リードフレーム１の厚さＦは０．１２５〜０．１５ｍｍであったが、主として０．１５ｍｍのものを使用し、絶縁物１４上から先端部迄のリード２の長さＬは２ｍｍであった。さらに、ポリイミドフィルムの如きテープ状の絶縁物１４の厚さＴは０．０５、０．０７５、０．１２５ｍｍの３種類があるが、主として０．０５、０．０７５ｍｍの２種類のものを使用した。
このようなことから、放熱ブロックの厚さＨは、絶縁物１４の厚さを無視すれば、次式で表わすことができる。
Ｈ＝Ｐ−Ｆ／２
また、絶縁物１４の最適の厚さＴは、次式で表わすことができる。
Ｔ≦７５／２０００×Ｌ
【００３２】
実施例５．
図１３は本発明の第５の実施例を模式的に示した断面図である。１０は例えば、銅、同合金、アルミニウム、アルミニウム合金のように熱伝導率の高い材料からなる放熱板で、外周がリード２の一部と重なる大きさに形成されており、リードフレーム１の支持腕４に支持されている（図９、図１０参照）。この放熱板１０の上面外周縁と各リード２との間にはポリイミドフィルムの如きテープ状の絶縁物１４が介装されており、放熱板１０の上面中央部には半導体素子６が接着剤により接着され、そのボンディングパッドとこれに対応する各リード２とは、それぞれワイヤ７により接続される。
【００３３】
図１４は上記半導体装置のワイヤボンディングの一例を示すもので、リード押え１５により各リード２を圧下すると、リード２は絶縁物１４を支点として曲げられ、先端部が放熱板１０に当接して固定されるので、この状態でワイヤ７を安定してボンディングすることができる。ボンディングが終ってリード押え１５を離すと、リード２はその弾性により図１５に示すように元の状態に戻ってほぼ水平に保持され、リード２と放熱板１０との間には絶縁部１４により絶縁が保持されている。
【００３４】
上記のようにしてボンディングされた半導体素子６は、リード２の一部を残してエポキシ樹脂等によりパッケージ８され、封止される。そして、パッケージ８から露出したリード２を折曲げて端子とすれば、放熱板１０を内蔵した半導体装置が製造される。
【００３５】
上述の実施例では、リードフレーム１に設けた支持腕４によって放熱板を支持した場合を示したが、支持腕に支持されたダイパッドに放熱板１０を接着し、各リード２と放熱板１０との間にポリイミドフィルムの如きテープ状の絶縁物１４を介装するようにしてもよい。
また、支持腕及びダイパッドのないリードフレーム１を使用し、放熱板１０を各リード２との間に介装した絶縁物１４に接着して支持するようにしてもよい。
【００３６】
ところで、上記第５の実施例では、放熱板１０は厚さＨ１ が０．１〜０．５ｍｍのものを使用した。この放熱板１０はその厚さが厚いほど放熱性が良くなり、薄いほど信頼が高くなるので、その選択には注意を要する。また、パッケージ８の厚さＰ１ は３．３５ｍｍ、リードフレーム１の厚さＦ１ は０．１２５〜０．１５ｍｍであったが、主として０．１５ｍｍのものを使用した。さらに、ポリイミドフィルムの如きテープ状の絶縁物１４の厚さＴ１ は０．０５、０．０７５、０．１２５の３種類があるが、主として０．０５と０．０７５ｍｍの２種類のものを使用した。
このようなことから、放熱板１０の厚さＨ１ は、次式で表わすことができる。
０．１０≦Ｈ１ ≦Ｘ
ここにＸは、
Ｘ＝Ｐ１ −Ｆ１ ／２−Ｔ１
である。
【００３７】
実施例６．
図１６及び図１７は本発明の第６の実施例に係る放熱板の平面図である。本実施例においては、放熱板１０はその外周にほぼ等間隔で複数の突起腕２０が設けられている。この突起腕２０はリードフレーム１のリード２と同数でもよく、あるいは適宜数を設けてもよい。１４は放熱板１０の外周縁に接着したポリイミドフィルムの如きテープ状の絶縁物である。
突起腕２０の一部は図１７、図１８に示すように、絶縁物１４側にほぼＳ字状に折曲げて支持部２０ａが形成されており、この支持部２０ａの高さｈ２ は、絶縁物１４の厚さ（高さ）ｔとほぼ等しく形成されている。
【００３８】
図１９はダイパッドのないリードフレーム１のリード２部分を示すもので、本実施例においては、図２０及び図２１に示すように、図１６〜図１８で説明した放熱板１０の上にリードフレーム１を重ねて各リード２を突起腕２０に当接し、支持部２０ａ上に当接したリード２を導電性の接着剤で支持部２０ａに接着して固定すると共に、当該リード２と放熱板１０とを支持部２０ａを介して電気的に導通させたものである。
【００３９】
以上、本発明に係る半導体装置の実施例及びその製造方法について説明したが、以下に本発明の要部をなす放熱ブロック及び放熱板の実施例について説明する。
【００４０】
実施例７．
上記の各実施例では断面凸字状の放熱ブロック５を使用した場合を示したが、放熱ブロック５の形状はこれに限定するものではなく、逆凸字状、長方形状、円筒状等、用途などに応じて適宜選択することができる。
ところで、このような放熱ブロックは、従来一般にプレス加工によって製作していた。このため、図２３に示すように角部５３が丸く（鈍角）なり、そのため、パッケージした際に樹脂の角部８１が鋭角になって欠け易くなり、湿気の浸入などのおそれがあった。また、プレス加工のため上下Ａ，Ｂ面の平行度が悪く、さらに表面粗さも粗くなるため、樹脂封止の際回り込みにより表面に樹脂が付着し易いなど種々問題があり、コストも１個あたり７００〜８００円を要していた。
【００４１】
このような問題を解決するため、本実施例においては、放熱ブロック５をエッチングにより製作した。これにより、図２２に示すように、角部５４がれ反対方向に丸く（鋭角）なり、そのため、パッケージした際に角部８２が鈍角になるので、欠けるおそれがなくなった。
また、製作にあたってはプレス加工のように機械的ストレスがないので、上下Ａ，Ｂ面の平行度を高精度に仕上げることができ、その上、表面粗さも密にできるので樹脂封止の際樹脂の回り込みが発生しないなど、多くの特長が得られ、コストも１個あたり６０円程度まで大幅に低減することができる。
【００４２】
実施例８．
前述のような放熱ブロック露出形半導体装置又は放熱板内蔵形半導体装置においては、半導体素子と放熱ブロック又は放熱板等を樹脂封止によりパッケージする際、放熱部ブロック又は放熱板と樹脂とが完全に密着していないと、放熱ブロック又は放熱板や半導体素子が動揺したり、パッケージにクラックを生じたり、あるいは絶縁破壊を生じたりすることがある。
そこで、本実施例は、図２４に示すように、放熱ブロック５又は放熱板１０のこれに接着したダイパッド３又は半導体素子６とテープ状の絶縁物１４との間に、例えばエッチングにより複数個の貫通穴２１を設けたものである。これにより、樹脂封止の際、樹脂がこの貫通穴２１を通って移動するため封止作業が容易になり、また、放熱ブロック５又は放熱板１０と樹脂との密着性も向上する。
【００４３】
このような貫通穴２１は適宜数設ければよいが、例えば図２４に示すように、放熱ブロック５又は放熱板１０の四隅とその中間にそれぞれ貫通穴２１を設けると、貫通穴２１の端部から半導体素子６の端部までの距離が、中央部と隅部とで異なるため、その部分におけるワイヤ７の長さも異なることになる。その結果、樹脂封止の際にワイヤ７に加わる圧力が場所によって異なるため、ワイヤ７の断線が発生し易い。このようなことから、図２５に示すように、放熱ブロック５又は放熱板１０の四隅に貫通穴２１を設けることが望ましい。
【００４４】
実施例９．
本実施例は、第８の実施例の場合と同様に、放熱ブロック５又は放熱板１０と樹脂との密着性を向上させるために、放熱ブロック５又は放熱板１０を、例えば、メルテックス（株）の「エボノール」（商品名）に数秒間浸漬して表示に酸化処理を施し、あるいは、電解メッキにより表示にニッケルメッキ又はクロムメッキなどを施して、表面を黒色化処理又は暗色化処理したものである。このように構成したことにより、パッケージの際の樹脂の密着性が向上し、また、ワイヤボンディングの際におけるボンディングマシンの認識が容易になるばかりでなく、表面の劣化を防止することができる。
【００４５】
実施例１０．
本実施例も第８の実施例の場合と同様に、放熱ブロック５又は放熱板１０と樹脂との密着性を向上させるためのものである。放熱ブロック５と樹脂との密着性を向上させるためには、例えば、図２２におけるＡ，Ｂ，Ｃ面の表面粗さを適当な値に形成することが必要である。先ず、Ａ面についてみるに、Ａ面はパッケージ８から露出しいてるので、樹脂封止に際して樹脂が回り込むのを防止する必要がある。発明者が種々実験した結果によれば、図２６に示すように、許容できる不良率（０．３％）を維持するためには、Ａ面の表面粗さを０．０２ｍｍ（２０μｍ）以下にすることが必要であることが明らかになった。
【００４６】
次に、Ｂ面については、図３に示すようにワイヤボンディング時に、リード２をリード押え１５で押えて超音波を加えるようにしているので、この面の凹凸があまり大きいと超音波によりリード２が振動してしまうおそれがある。
そこで、Ｂ面の粗さは図２７に示すように許容不良率を０．１％以下とすれば、０．０５ｍｍ（５０μｍ）以下とすることが望ましい。
【００４７】
また、Ｃ面は粗ければ粗いほど樹脂の密着性が向上するが、０．０２ｍｍ（２０μｍ）以上の粗さ、さらには、Ａ面あるいはＢ面の５〜１０倍の粗さが望ましい。なお、放熱板１０（図１４参照）のＤ面は上記Ｂ面と同じ粗さに、また、Ｅ面は上記Ｃ面と同じ粗さに形成することが望ましい。
【００４８】
実施例１１．
次に、図２２を参照して、放熱ブロック５のＡ面とＢ面の平行度について検討する。ここに平行度とは、Ａ面とＢ面間の距離の最大値から最小値を減じた値をいい、この値が大きい場合は、樹脂封止の際樹脂がＡ面上に回り込んで充分な放熱効果が得られないという問題がある。
【００４９】
発明者は、この点につき種々実験を行なった結果、図２８に示すように、許容不良率を０．３％以下に維持するためには、平行度が０．０２ｍｍ（２０μｍ）以下であることが望ましいことが明らかになった。よって、本実施例においては、放熱ブロック５の上下面の平行度を０．０２ｍｍ以下とした。なお、図１４に示すような放熱板１０のＤ面とＥ面の平行度も、放熱ブロック５の上下面と同様に０．０２ｍｍ以下であることが望ましい。
【００５０】
実施例１２．
放熱ブロック５（この場合基台５１）及び放熱板１０は、前述のようにリードフレーム１のダイパッド３又はリード２で形成する穴より大きく、外周がリード２の一部と重なる大きさのものであるが、パッケージ８との関係について検討した。その結果、金型内に樹脂を注入するにあたって、樹脂が全体に確実に行きわたるためには、図２９に示すように１ｍｍの空隙が必要であることが明らかになった。このため、放熱ブロック５及び放熱板１０の外形は、パッケージ８の外形より縦横それぞれ２ｍｍ以上小さいことが必要である。なお、極端な例を挙げると、樹脂は０．０３ｍｍの空隙があると流動して行きわたるので、図３０に示すように、樹脂注入口２２に近接する２辺を１ｍｍずつの空隙とし、他の２辺の空隙を０．０３ｍｍ以上としてもパッケージ８を行なうことができる。
【００５１】
以上のように本発明の一つの態様によれば、放熱ブロック又は放熱板はその外周が前記リードと重なる大きさに形成され、そして、リード上に一部にテープ状の絶縁物を介して配設されているので、ワイヤボンディングの際に放熱ブロック又は放熱板をボンディングの治具として利用することができ、特殊な治具が不要なので安価な半導体装置が得られる。また、放熱ブロック又は放熱板の外周部に絶縁物を施したので、ワイヤボンディングの際に邪魔になることなくリードをしっかり押さえることができ、品質の良いボンディングが可能になっている。更に、放熱ブロック又は放熱板は熱伝導の良好な材料から構成されており、半導体素子から発生する熱の放出が効率よくなされ、高い放熱特性が得られる。また、本発明の他の態様によれば、放熱ブロック又は放熱板がリードフレームの支持腕に支持されており、或いは放熱ブロック又は放熱板がリードフレームにも固定されているので、樹脂封止の際の放熱ブロック又は放熱板の位置変動がなく安定した品質の半導体装置が得られる。特に放熱ブロックの場合にはブロック表面に樹脂が回ることがなく安定した品質の半導体装置が得られる。
【００５２】
また、本発明の他の態様によれば、半導体素子がリードフレームのダイパッドに固定され、放熱ブロック又は放熱板がダイパッドの裏面及びリードフレームのリードにテープ状の絶縁物を介して接着されており、放熱ブロック又は放熱板の支持は更に一層安定したものとなっている。従って、樹脂封止の際の放熱ブロック又は放熱板の位置変動がなく安定した品質の半導体装置が得られる。この場合においても、放熱ブロックの表面に樹脂が回ることがなく安定した品質の半導体装置が得られる。本発明の他の態様による半導体装置によれば、複数の突起腕が放熱ブロック又は放熱板の周囲に設けられており、支持部はこの突起腕の一部を折曲げて形成されており、そして、リードをこの支持部に電気的に導通可能に固定しているので、熱放出が効率よくなされる。更に、放熱ブロック又は放熱板が必要に応じてリードとの接合でき、従来困難であった、電気的グラウンド共用ボンディングができるようになった。また、これにより放熱ブロック又は放熱板を介した電気的グラウンドの設置が可能であり、安定した電気特性の得られる半導体装置が得られる。また、放熱ブロック又は放熱板とリードフレームとの固定を支持腕のみとし、支持腕とその周辺リードとをフレーム上で接合させても同様な効果が得られる（請求項２）。本発明の他の態様による半導体装置によれば、複数の貫通穴が放熱ブロック又は放熱板の上下方向に設けられており、樹脂封止の際に樹脂がその貫通孔を通って移動するので封止作業が容易になり、また、放熱ブロック又は放熱板と樹脂との密着性も向上する。本発明の他の態様による半導体装置によれば、貫通穴が放熱ブロック又は放熱板の四隅の上下方向に設けられており、樹脂封止の際にワイヤに加わる圧力が一定化しワイヤの断線が起きずらくなる。本発明の他の態様による半導体装置によれば、放熱ブロック又は放熱板に酸化処理又はメッキ処理が施されて表面が黒色化又は暗色化されており、樹脂の密着性が向上し、また、ワイヤボンディングの際のボンディングマシンの認識が容易になる。
【００５３】
本発明の他の態様による半導体の製造方法によれば、放熱ブロック又は放熱板はリード上に一部にテープ状の絶縁物を介して配設され、放熱ブロック又は放熱板の支持が安定しているので、樹脂封止の際のブロック等の移動が抑えられ、安定した状態で樹脂封止ができる。特に、放熱ブロックの場合にはブロック表面に樹脂が回ってしまうとう事態が避けられる。また、放熱ブロック又は放熱板はその外周が前記リードと重なる大きさに形成されており、ワイヤボンデイングの際にリード部の押さえにそのまま放熱ブロック又は放熱板を使用することができ、複雑な治具を用意する必要がない。更に、放熱ブロック又は放熱板を固定する工程が制限されていないので、現状の製造ラインをそのまま使用することができる。放熱ブロック又は放熱板の形状が制限されないので、用途に合わせた半導体装置が同一工程で製造することができ、安価な半導体装置がえられる。
【００５４】
更に、本発明の他の態様による半導体の製造方法によれば、樹脂注入用金型の下型内及び上型によりリードフレームを挟持するようにしたので、絶縁物及び放熱ブロックはリードフレームの弾性によって圧下され、半導体及びワイヤは正しい位置に保持される。従って、放熱ブロックの下面が露出した状態でパッケージされた半導体装置が製造できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を模式的に示した断面図である。
【図２】図１の放熱ブロックの斜視図である。
【図３】図１の半導体装置のワイヤボンディングの一例を示す断面図である。
【図４】図３のワイヤボンディングが終了した時点の状態を示す断面図である。
【図５】図４の平面図である。
【図６】本発明の第２の実施例において金型の下型に放熱ブロックが挿入されて位置決めされた状態を示す説明図である。
【図７】図６の放熱ブロックにダイパット等を載置した状態を示す説明図である。
【図８】図７の状態に金型の上型を載置した状態を示す説明図である。
【図９】本発明の第３の実施例を模式的に示した断面図である。
【図１０】図９のＡ−Ａ断面図である。
【図１１】本発明の第４の実施例を模式的に示した断面図である。
【図１２】図１１のＢ−Ｂ断面図である。
【図１３】本発明の第５の実施例を模式的に示した断面図である。
【図１４】図１３の半導体装置のワイヤボンディングの一例を示す断面図である。
【図１５】図１４のワイヤボンディングが終了した時点の状態を示す断面図である。
【図１６】本発明の第６の実施例の放熱板の平面図である。
【図１７】図１６の突起腕の変形例を示す平面図である。
【図１８】図１７の突起腕の斜視図である。
【図１９】ダイパットのないリードフレームのリード部分を示す平面図である。
【図２０】図１７及び図１８の放熱板の支持腕にリードを当接した状態を示す平面図である。
【図２１】図２０の支持腕とリードとの当接した状態を示す斜視図である。
【図２２】本発明の第７の実施例の放熱ブロックの断面図である。
【図２３】従来の放熱ブロックの断面図である。
【図２４】本発明の第８の実施例の放熱ブロック又は放熱板の平面図である。
【図２５】本発明の第９の実施例の放熱ブロック又は放熱板の平面図である。
【図２６】本発明の第１０の実施例の放熱ブロック又は放熱板のＡ面の表面粗さと不良率との関係を示した特性図である。
【図２７】本発明の第１０の実施例の放熱ブロック又は放熱板のＢ面の表面粗さと不良率との関係を示した特性図である。
【図２８】本発明の第１１の実施例の放熱ブロックのＡ，Ｂ面の平行度と不良率との関係を示した特性図である。
【図２９】本発明の第１２の実施例の放熱ブロック又は放熱板の外形寸法とパッケージの外形寸法との関係を示した説明図（その１）である。
【図３０】本発明の第１２の実施例の放熱ブロック又は放熱板の外形寸法とパッケージの外形寸法との関係を示した説明図（その２）である。
【図３１】従来の放熱ブロック露出形半導体装置の一例の断面図である。
【図３２】従来の放熱ブロック露出形半導体装置の他の例の断面図である。
【図３３】従来の放熱ブロック内蔵形半導体装置の一例の断面図である。
【符号の説明】
１ リードフレーム
２ リード
３ ダイパット
４ 支持腕
５ 放熱ブロック
６ 半導体素子
７ ワイヤ
８ パッケージ
１４ 絶縁物

Claims (19)

  1. 半導体素子と、
    前記半導体素子の周囲に延設された複数のリードと、
    前記半導体素子が直接又はダイパッドを介して搭載される面と、貫通穴を有し、前記面と延設された前記リードが重なるように配設された放熱部と、
    前記半導体素子と前記リードとを電気的に接続するためのワイヤと、
    前記リードと前記放熱部とが相重なる領域において、前記リードと前記放熱部との間に位置する絶縁部材と、
    少なくとも前記リードの一部を残して封止する樹脂と、
    を有する半導体装置であって、
    前記絶縁部材は、前記リードと前記放熱部とが相重なる領域であって且つ前記ワイヤと前記リードとの接続部よりも外側に配設され、
    前記貫通穴内に前記樹脂が配設され、
    前記絶縁部材の厚さＴと、前記リードの前記絶縁部材と重なる位置から前記リードの先端までの距離Ｌが下記数１を満足することを特徴とする半導体装置。
    Figure 0003572628
  2. 前記絶縁部材を介して、前記リードと前記放熱部とが相対的に固定されてなることを特徴とする請求項１記載の半導体装置。
  3. 前記絶縁部材は、前記放熱部の前記半導体素子が搭載される面の外周縁に沿うように設けられてなることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記絶縁部材は、テープ状のポリイミドが用いられてなることを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体装置。
  5. 前記放熱部材は、前記半導体素子が搭載される基台と、前記基台から突設され前記基台よりも小さい平面積からなるブロックと、からなることを特徴とする請求項１乃至請求項４のいずれか１つに記載の半導体装置。
  6. 前記ブロックの一面が前記樹脂から露出して露出面になることを特徴とする請求項５記載の半導体装置。
  7. 前記放熱部材は、前記半導体素子が搭載される基台からなることを特徴とする請求項１乃至請求項４のいずれか１つに記載の半導体装置。
  8. 前記基台は、完全に前記樹脂にて封止されなることを特徴とする請求項７記載の半導体装置。
  9. 前記放熱部は、銅、銅合金、アルミニウム、アルミニウム合金のいずれかからなる請求項１乃至８項のいずれか１つに記載の半導体装置。
  10. 前記放熱部は、前記半導体素子が搭載される位置並びに前記絶縁部材の設けられた位置を除く領域において、前記貫通穴が形成されてなることを特徴とする請求項１乃至請求項９のいずれか１つに記載の半導体装置。
  11. 前記貫通穴は、少なくとも前記放熱部の前記半導体素子が搭載される面における四隅に形成されてなることを特徴とする請求項１０記載の半導体装置。
  12. 前記放熱部は、表面が酸化処理がなされた状態であることを特徴とする請求項１乃至請求項１１のいずれか１つに記載の半導体装置。
  13. 前記放熱部は、表面がメッキ処理がなされた状態であることを特徴とする請求項１乃至請求項１１のいずれか１つに記載の半導体装置。
  14. 前記放熱部は、表面が黒色化または暗色化された状態であることを特徴とする請求項１乃至請求項１１のいずれか１つに記載の半導体装置。
  15. 前記放熱部における前記露出面の周囲に位置する角部は、外方向に鋭角になるように形成されてなることを特徴とする請求項６記載の半導体装置。
  16. 前記放熱部を形成する各面の表面粗さをそれぞれの面で異なるように形成してなることを特徴とする請求項６記載の半導体装置。
  17. 半導体素子とリードとがワイヤにより電気的に接続され、前記半導体素子及び前記ワイヤ及び少なくとも一部の前記リードが樹脂にて封止される半導体装置の製造方法であって、
    前記半導体素子を、貫通穴を有する搭載部材に固着する工程と、
    前記搭載部材の、前記半導体素子が搭載される搭載面に絶縁部材が設けられる工程と、
    前記リードの一部を前記絶縁部材を介して前記搭載部材に固定する工程と、
    前記リードの前記絶縁部材に固着された位置よりも中央よりの位置にリード押えをあてて前記リードの先端部を前記搭載部材に当接させて固定する工程と、
    前記固定した状態で前記リードとワイヤを接続する工程と、
    前記リードと前記ワイヤを接続する工程が終わった後に前記リード押えを前記リードから離す工程と、
    少なくとも一部の前記搭載部材及び前記半導体素子及び前記ワイヤ及び少なくとも一部の前記リードを樹脂にて封止する工程と、
    を含んでなり、
    前記樹脂にて封止する工程において、前記樹脂は前記貫通穴内に配設され、
    前記絶縁部材の厚さＴと、前記リードの前記絶縁部材と重なる位置から前記リードの先端までの距離Ｌが下記数１を満足することを特徴とする半導体装置の製造方法。
    Figure 0003572628
  18. 前記搭載部材には、熱伝導性の良い材料が用いられてなることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記絶縁部材は、前記搭載部材の外周縁に設けることを特徴とする請求項１７または請求項１８のいずれか１つに記載の半導体装置の製造方法。
JP10315993A 1992-06-03 1993-04-28 半導体装置及びその製造方法 Expired - Fee Related JP3572628B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10315993A JP3572628B2 (ja) 1992-06-03 1993-04-28 半導体装置及びその製造方法
TW082104020A TW230273B (ja) 1992-06-03 1993-05-21
US08/068,665 US5693984A (en) 1992-06-03 1993-05-27 Semiconductor device having a heat radiator
KR1019930009947A KR100356455B1 (ko) 1992-06-03 1993-06-03 반도체장치 및 그 제조방법
US08/270,917 US5652461A (en) 1992-06-03 1994-07-05 Semiconductor device with a convex heat sink
US08/437,886 US5653891A (en) 1992-06-03 1995-05-09 Method of producing a semiconductor device with a heat sink
US08/613,528 US5686361A (en) 1992-06-03 1996-03-12 Method for manufacturing a semiconductor device having a heat radiator

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP14237992 1992-06-03
JP14238092 1992-06-03
JP4-142380 1992-06-03
JP4-142379 1992-06-03
JP10315993A JP3572628B2 (ja) 1992-06-03 1993-04-28 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003386720A Division JP2004072126A (ja) 1992-06-03 2003-11-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0653390A JPH0653390A (ja) 1994-02-25
JP3572628B2 true JP3572628B2 (ja) 2004-10-06

Family

ID=27309907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10315993A Expired - Fee Related JP3572628B2 (ja) 1992-06-03 1993-04-28 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US5693984A (ja)
JP (1) JP3572628B2 (ja)
KR (1) KR100356455B1 (ja)
TW (1) TW230273B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JP3506341B2 (ja) * 1994-06-28 2004-03-15 株式会社ルネサステクノロジ 半導体装置
JP3509274B2 (ja) 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
EP0698922B1 (en) * 1994-08-12 2001-06-06 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
JP3419922B2 (ja) * 1994-12-07 2003-06-23 富士通株式会社 半導体装置
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JP3688760B2 (ja) * 1995-07-31 2005-08-31 ローム株式会社 樹脂パッケージ型半導体装置およびその製造方法
JP3442911B2 (ja) * 1995-07-31 2003-09-02 ローム株式会社 樹脂パッケージ型半導体装置およびその製造方法
JP2665169B2 (ja) * 1994-10-24 1997-10-22 ローム株式会社 半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
SG114453A1 (en) * 1994-12-16 2005-09-28 Seiko Epson Corp Semiconductor device with a heat sink and method of producing the heat sink
EP0723293B1 (en) * 1994-12-16 2001-08-01 Seiko Epson Corporation Semiconductor device with a heat sink and method of producing the heat sink
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US5825623A (en) * 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
EP0786807B1 (en) * 1996-01-25 2002-04-10 STMicroelectronics S.r.l. Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
KR19990044365A (ko) * 1996-07-03 1999-06-25 야스카와 히데아키 수지 밀봉형 반도체 장치 및 그 제조 방법
KR100352116B1 (ko) * 1996-12-06 2002-12-16 앰코 테크놀로지 코리아 주식회사 열방출이용이한반도체패키지구조
JP3842356B2 (ja) * 1996-12-18 2006-11-08 ローム株式会社 半導体装置、およびその製造方法
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3625986B2 (ja) * 1997-04-11 2005-03-02 ローム株式会社 放熱板を具備する半導体装置、及び放熱板の超音波接合方法
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JPH1145972A (ja) * 1997-07-28 1999-02-16 Toppan Printing Co Ltd 複合リードフレーム及びそれを用いた半導体装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP2000031341A (ja) * 1998-07-10 2000-01-28 Nec Shizuoka Ltd Ｌｓｉパッケージ
JP2000064084A (ja) * 1998-08-20 2000-02-29 Kobe Steel Ltd 電子部品の放熱板用めっき材
WO2000044071A1 (de) * 1999-01-22 2000-07-27 Siemens Aktiengesellschaft Elektrisches modul zum anschluss an externe stromkreise und zugehöriges herstellungsverfahren
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
JP2004228447A (ja) * 2003-01-24 2004-08-12 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7588999B2 (en) * 2005-10-28 2009-09-15 Semiconductor Components Industries, Llc Method of forming a leaded molded array package
JP4628263B2 (ja) * 2005-12-05 2011-02-09 新光電気工業株式会社 パッケージ部品及びその製造方法ならびに半導体パッケージ
US7666713B2 (en) * 2006-03-24 2010-02-23 Fujitsu Limited Method for bonding heatsink and semiconductor device with heatsink
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
JP4737138B2 (ja) * 2007-05-14 2011-07-27 三菱電機株式会社 半導体装置及びその製造方法
JP4931835B2 (ja) * 2008-01-16 2012-05-16 株式会社デンソー 半導体装置
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP5585352B2 (ja) * 2010-09-29 2014-09-10 富士通セミコンダクター株式会社 リードフレーム、半導体装置及びその製造方法
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
JP6811644B2 (ja) * 2017-02-27 2021-01-13 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280148A (ja) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材

Also Published As

Publication number Publication date
JPH0653390A (ja) 1994-02-25
TW230273B (ja) 1994-09-11
US5693984A (en) 1997-12-02
US5686361A (en) 1997-11-11
KR100356455B1 (ko) 2002-12-12

Similar Documents

Publication Publication Date Title
JP3572628B2 (ja) 半導体装置及びその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP6936963B2 (ja) リードフレーム
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004072126A (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3270883B2 (ja) 半導体装置
JPH10189792A (ja) 半導体パッケージ
JPH10178128A (ja) 半導体装置、およびその製造方法
JP2924858B2 (ja) リードフレームとその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2022146270A (ja) 半導体装置
JPH08181168A (ja) 半導体装置
US9355940B1 (en) Auxiliary leadframe member for stabilizing the bond wire process
JPH0334561A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees