JP4628263B2 - パッケージ部品及びその製造方法ならびに半導体パッケージ - Google Patents
パッケージ部品及びその製造方法ならびに半導体パッケージ Download PDFInfo
- Publication number
- JP4628263B2 JP4628263B2 JP2005351257A JP2005351257A JP4628263B2 JP 4628263 B2 JP4628263 B2 JP 4628263B2 JP 2005351257 A JP2005351257 A JP 2005351257A JP 2005351257 A JP2005351257 A JP 2005351257A JP 4628263 B2 JP4628263 B2 JP 4628263B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- package
- plating
- package component
- rough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品にある。
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
pH 4.5〜5.5
浴温 常温(約25℃)
処理時間 約15秒間〜約30分間
陰極電流密度 約1〜3A/cm2
硼酸 30g/L
臭化ニッケル 10g/L
pH 3.0〜4.0
浴温 約30〜50℃
処理時間 約15秒間〜約30分間
陰極電流密度 約3〜30A/cm2
(1)導体基材上に順に形成された、下地めっき層(例えば、平滑面めっき層)及び粗面めっき層の組み合わせ、
(2)導体基材上に順に形成された、粗面めっき層及び表面めっき層の組み合わせ、
(3)導体基材上に順に形成された、下地めっき層(例えば、平滑面めっき層)、粗面めっき層及び表面めっき層の組み合わせ、
などを挙げることができる。多層構造(1)において、粗面めっき層を「表面めっき層」ということもできる。なお、下地めっき層は、存在もしくは不存在のいずれであってもよいけれども、もしも存在させる場合には、工数及びコストの削減などを考慮して、非被覆層に形成される平滑面めっき層を利用するのが好ましい。
パッケージ部品が放熱板である別の半導体パッケージもある。このような半導体パッケージの例として、半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して放熱板が接合されているタイプの半導体パッケージを挙げることができる。
水酸化ナトリウム(NaOH) 5〜60g/L
リン酸三ナトリウム(Na3PO4) 0〜200g/L
浴温 約50〜100℃
処理時間 約5秒間〜約5分間
電流密度 約0〜10A/dm2
例えば、それぞれニッケルからなる粗面めっき層及び平滑面めっき層は、図10及び図11に模式的に示すようなめっき処理装置を使用して有利に実施することができる。
粗面Niめっき層の形成:
微量の鉄(Fe)を含有する銅合金材(商品名「CDA194」)をサンプルとして用意し、その片面に粗面Niめっき層を異なる膜厚で電解めっきし、下記の4種類のサンプルを作製した。
サンプルB:膜厚1.0μm
サンプルC:膜厚3.0μm
サンプルD:膜厚5.0μm
塩化ニッケルめっき浴:
塩化ニッケル 75g/L
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
pH: 約4.5〜5.5
浴温: 常温(約25℃)
陰極電流密度: 約1〜3A/cm2
(A)走査電子顕微鏡(SEM、×10,000)による表面形態の観察、
(B)走査電子顕微鏡(SEM、×5,000)による断面状態の観察、及び
(C)原子間力顕微鏡(AFM)による表面状態の解析
を行うとともに、平均表面粗さRaも求めた。AFMは、測定範囲:10μm2で実施した。これらの測定結果は、図12〜図15に示され、また、下記の第1表にまとめられている。
図13…サンプルB(Ni膜厚:1.0μm)
図14…サンプルC(Ni膜厚:3.0μm)
図15…サンプルD(Ni膜厚:5.0μm)
平滑面Niめっき層の形成:
微量の鉄(Fe)を含有する銅合金材(商品名「CDA194」)をサンプルとして用意し、その片面に平滑面Niめっき層を異なる膜厚で電解めっきし、下記の4種類のサンプルを作製した。
サンプルII:膜厚1.0μm
サンプルIII:膜厚3.0μm
サンプルIV:膜厚5.0μm
スルファミン酸ニッケルめっき浴:
スルファミン酸ニッケル 320g/L
硼酸 30g/L
臭化ニッケル 10g/L
pH: 約3.0〜4.0
浴温: 約30〜50℃
陰極電流密度: 約3〜30A/cm2
(A)走査電子顕微鏡(SEM、×10,000)による表面形態の観察、
(B)走査電子顕微鏡(SEM、×5,000)による断面状態の観察、及び
(C)原子間力顕微鏡(AFM)による表面状態の解析
を行うとともに、平均表面粗さRaも求めた。AFMは、測定範囲:10μm2で実施した。これらの測定結果は、図16〜図19に示され、また、下記の第1表にまとめられている。
図17…サンプルII(Ni膜厚:1.0μm)
図18…サンプルIII(Ni膜厚:3.0μm)
図19…サンプルIV(Ni膜厚:5.0μm)
カップせん断強さの測定:
本例では、前記実施例1で作製したサンプルA〜D及び前記実施例2で作製したサンプルI〜IVについて、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、粗面Niめっき層及び平滑面Niめっき層に対する樹脂の密着性を評価した。
封止樹脂A…OCNタイプ(N社製)
封止樹脂B…BNLタイプ(H社製)
から成形した。カップ21を図22(B)に示すようにサンプル(リードフレーム)1の上に載置し、175℃で6時間にわたって加熱(ポストキュア)した。
本例では、それぞれ3層構造をもった粗面Niめっき層及び平滑面Niめっき層に対する樹脂の密着性をカップせん断強さで評価した。
前記実施例2に記載の手法に従って、銅合金材(商品名「CDA194」)の片面に平滑面Niめっき層を異なる膜厚(0.3,0.5,0.7,1.0,1.2,1.5及び2.0μm)で電解めっきした。次いで、図25(A)に示すように、形成された平滑面Niめっき層の上に膜厚0.05μmのパラジウム(Pd)めっき層と膜厚0.005μmの金(Au)めっき層を順次形成した。Auめっき層の表面は、Niめっき層と同様に平滑なままであった。
前記実施例1に記載の手法に従って、銅合金材(商品名「CDA194」)の片面に粗面Niめっき層を異なる膜厚(0.3,0.5,0.7,1.0,1.2,1.5及び2.0μm)で電解めっきした。次いで、図25(B)に示すように、形成された粗面Niめっき層の上に膜厚0.05μmのパラジウム(Pd)めっき層と膜厚0.005μmの金(Au)めっき層を順次形成した。Auめっき層の表面は、Niめっき層の粗化面をそのまま再現していた。
カップせん断強さの測定:
まず、初期(ポストキュア直後)のサンプルI−1〜I−7を使用して、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、平滑面Niめっき層に対する樹脂の密着性を評価した。図26は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
2 導電性皮膜
3 銀めっき層
4 放熱板
5 半導体素子
8 ボンディングワイヤ
9 封止樹脂
10 半導体パッケージ
14 放熱板
15 配線基板
Claims (20)
- 半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面と、絶縁性樹脂による封止及び接着剤の適用がなされない非被覆面とを備えるパッケージ部品において、
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、
前記パッケージ部品の一方の表面が前記被覆面によって占有されており、かつそれに相対する他方の表面が前記非被覆面によって占有されており、そして
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなり、前記粗面めっき層が、その上にさらに表面めっき層を有しており、その表面めっき層が、下地の粗面めっき層の粗面化された表面プロファイルをそのまま再現しており、かつ前記非被覆面において、平滑な表面プロファイルをもった平滑面めっき層からなること、及び
前記被覆面において、前記導体基材と前記粗面めっき層との間に平滑な表面プロファイルをもった平滑面めっき層がさらに介在せしめられていることを特徴とするパッケージ部品。 - 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なるめっき金属から形成されていることを特徴とする請求項1に記載のパッケージ部品。
- 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なる膜厚を有していることを特徴とする請求項1又は2に記載のパッケージ部品。
- 前記めっき金属が、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金からなることを特徴とする請求項2に記載のパッケージ部品。
- 前記粗面めっき層の粗面化された表面プロファイルが、めっき金属の針状結晶構造からなることを特徴とする請求項1〜4のいずれか1項に記載のパッケージ部品。
- 前記めっき金属が、ニッケル、銅、パラジウム又はその合金からなることを特徴とする請求項5に記載のパッケージ部品。
- 前記表面めっき層が、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属から形成されていることを特徴とする請求項1に記載のパッケージ部品。
- 前記表面めっき層が、下地のめっき層を酸化処理することにより粗面化させためっき層からなることを特徴とする請求項1に記載のパッケージ部品。
- 前記導体基材が、銅又は非銅系金属の合金もしくは化合物からなることを特徴とする請求項1〜8のいずれか1項に記載のパッケージ部品。
- 前記非銅系金属が、アルミニウム又は鉄−ニッケルであることを特徴とする請求項9に記載のパッケージ部品。
- リードフレーム、放熱板又はその組み合わせであることを特徴とする請求項1〜10のいずれか1項に記載のパッケージ部品。
- 半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面と、絶縁性樹脂による封止及び接着剤の適用がなされない非被覆面とを備える請求項1に記載のパッケージ部品を製造する方法であって、
導体基材の表面に、導電性皮膜をめっき法によって部分的もしくは全体的に被覆するとともに、
前記被覆面において、前記導電性皮膜を、粗面化された表面プロファイルをもった粗面めっき層から形成し、
前記粗面めっき層の上にさらに表面めっき層を形成して、その表面めっき層により、下地の粗面めっき層の粗面化された表面プロファイルをそのまま再現し、かつ
前記非被覆面において、前記導電性皮膜を、平滑な表面プロファイルをもった平滑面めっき層から形成することを特徴とするパッケージ部品の製造方法。 - 前記粗面めっき層及び前記平滑面めっき層を電解めっきによって成膜するとともに、一方のめっき層の形成後にそのめっき層の表面を遮蔽した状態で次の電解めっきにより他方のめっき層を形成することを特徴とする請求項12に記載のパッケージ部品の製造方法。
- 電解めっきのための2つの電気回路を電解めっき浴に設け、一方の電気回路に接続され、電解めっき浴に浸漬されたダミーの電極板の存在において前記めっき層の遮蔽を行うことを特徴とする請求項13に記載のパッケージ部品の製造方法。
- 少なくとも1個の半導体素子を、請求項1〜11のいずれか1項に記載のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージ。
- 前記パッケージ部品がリードフレームであり、該リードフレームの所定の位置に前記半導体素子が搭載され、絶縁性樹脂で封止されていることを特徴とする請求項15に記載の半導体パッケージ。
- 一部の表面が外部に露出した外部露出型放熱板をさらに有していることを特徴とする請求項15又は16に記載の半導体パッケージ。
- 前記リードフレームの一部が外部に露出したパッケージであることを特徴とする請求項16に記載の半導体パッケージ。
- 前記パッケージ部品が放熱板であり、その一部の表面が外部に露出していることを特徴とする請求項15に記載の半導体パッケージ。
- 前記半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して前記放熱板が接合されていることを特徴とする請求項19に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351257A JP4628263B2 (ja) | 2005-12-05 | 2005-12-05 | パッケージ部品及びその製造方法ならびに半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351257A JP4628263B2 (ja) | 2005-12-05 | 2005-12-05 | パッケージ部品及びその製造方法ならびに半導体パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003145216A Division JP3841768B2 (ja) | 2003-05-22 | 2003-05-22 | パッケージ部品及び半導体パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008211056A Division JP4698708B2 (ja) | 2008-08-19 | 2008-08-19 | パッケージ部品及び半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080576A JP2006080576A (ja) | 2006-03-23 |
JP4628263B2 true JP4628263B2 (ja) | 2011-02-09 |
Family
ID=36159720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351257A Expired - Lifetime JP4628263B2 (ja) | 2005-12-05 | 2005-12-05 | パッケージ部品及びその製造方法ならびに半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4628263B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI407542B (zh) * | 2008-06-19 | 2013-09-01 | Unimicron Technology Corp | 嵌埋半導體元件之電路板及其製法 |
JP4670931B2 (ja) * | 2008-09-29 | 2011-04-13 | 住友金属鉱山株式会社 | リードフレーム |
KR101113891B1 (ko) * | 2009-10-01 | 2012-02-29 | 삼성테크윈 주식회사 | 리드 프레임 및 리드 프레임 제조 방법 |
EP3261115A1 (en) * | 2016-06-23 | 2017-12-27 | Nxp B.V. | Chip scale semiconductor package and method of manufacturing the same |
WO2019181924A1 (ja) * | 2018-03-23 | 2019-09-26 | 古河電気工業株式会社 | リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3572628B2 (ja) * | 1992-06-03 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JPH11163210A (ja) * | 1997-12-01 | 1999-06-18 | Mitsubishi Shindoh Co Ltd | 表面処理金属材料およびその製造方法 |
JP2000077594A (ja) * | 1998-09-03 | 2000-03-14 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
JP2001127229A (ja) * | 1999-11-01 | 2001-05-11 | Nec Corp | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置 |
JP2002299538A (ja) * | 2001-03-30 | 2002-10-11 | Dainippon Printing Co Ltd | リードフレーム及びそれを用いた半導体パッケージ |
-
2005
- 2005-12-05 JP JP2005351257A patent/JP4628263B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006080576A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841768B2 (ja) | パッケージ部品及び半導体パッケージ | |
JP4698708B2 (ja) | パッケージ部品及び半導体パッケージ | |
US7524702B2 (en) | Conductor substrate, semiconductor device and production method thereof | |
KR100819800B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR100371567B1 (ko) | Ag 선도금을 이용한 반도체 패키지용 리드프레임 | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
JP4628263B2 (ja) | パッケージ部品及びその製造方法ならびに半導体パッケージ | |
US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
JP5264939B2 (ja) | パッケージ部品及び半導体パッケージ | |
JP2017005124A (ja) | リードフレーム、リードフレームの製造方法、および半導体装置 | |
JP6693642B2 (ja) | リードフレーム | |
KR101663695B1 (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 | |
JP2000064084A (ja) | 電子部品の放熱板用めっき材 | |
JP4740773B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JPH10284666A (ja) | 電子部品機器 | |
JP3346458B2 (ja) | 半導体チップ接合用リードを有する配線基板および半導体装置 | |
TW200536095A (en) | Ball grid array package structure, heat slug structure, and laser mark rework method | |
JP4307473B2 (ja) | 導体基材及び半導体装置の製造方法 | |
KR101168414B1 (ko) | 리드 프레임 및 그 제조 방법 | |
JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
JP2002334960A (ja) | 印字良好な放熱材 | |
JPS59147450A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS60254760A (ja) | 半導体装置用リ−ドフレ−ム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090114 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4628263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |