JP2017005124A - リードフレーム、リードフレームの製造方法、および半導体装置 - Google Patents

リードフレーム、リードフレームの製造方法、および半導体装置 Download PDF

Info

Publication number
JP2017005124A
JP2017005124A JP2015117953A JP2015117953A JP2017005124A JP 2017005124 A JP2017005124 A JP 2017005124A JP 2015117953 A JP2015117953 A JP 2015117953A JP 2015117953 A JP2015117953 A JP 2015117953A JP 2017005124 A JP2017005124 A JP 2017005124A
Authority
JP
Japan
Prior art keywords
dimple
lead frame
dimples
element mounting
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015117953A
Other languages
English (en)
Other versions
JP6408431B2 (ja
Inventor
加藤 治
Osamu Kato
治 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2015117953A priority Critical patent/JP6408431B2/ja
Publication of JP2017005124A publication Critical patent/JP2017005124A/ja
Application granted granted Critical
Publication of JP6408431B2 publication Critical patent/JP6408431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】従来よりもリードフレームと封止樹脂との密着力を向上させ、半導体装置の信頼性を向上させることができる技術を提供する。
【解決手段】半導体素子が搭載される素子搭載部を有するリードフレームの当該素子搭載部に、第1のディンプル10aと第2のディンプル10bを含む複数のディンプル10を形成した。また、第1の第1のディンプル10aには、内周壁12aの一部を内方に突出させて4つの返し部11aを形成し、第2のディンプル10bには、内周壁12bの一部を内方に突出させて4つの返し部11bを形成した。また、第1のディンプル10aには仮想直線V1,V2上に位置するように4つの返し部11aを形成し、第2のディンプル10bには、仮想直線V1,V2と45度をなす仮想直線V3,V4上に位置するように4つの返し部11bを形成した。
【選択図】図4

Description

本発明は、リードフレーム、リードフレームの製造方法、および半導体装置に関する。
周知の通り、IC(Integrated Circuit)チップ、LSI(Large Scale Integration)チップ等の半導体素子を基板上に搭載した構成の半導体装置には、様々な種類のものがある。そのひとつに樹脂封止型の半導体装置がある。樹脂封止型の半導体装置では、リードフレームに半導体素子を搭載するとともに、その半導体素子を絶縁性の樹脂で封止した構成になっている。また、樹脂封止型の半導体装置では、リードフレームと半導体素子とを電気的に接続し、当該接続部を含めて、半導体素子の周囲を樹脂封止することにより、1つのパッケージを形成している。このため、この種の半導体装置は、半導体パッケージとも呼ばれている。半導体パッケージは、通常、製造後に保管され、要求に応じてエンドユーザーに提供される。エンドユーザーは、入手した半導体パッケージを半田リフローなどによって配線基板等に実装し、最終的な電子機器を製造する。
このような電子機器の製造プロセスでは、いくつかの問題点が確認されている。そのひとつに、半導体装置を保管している間の水分の吸収に起因する問題がある。この問題は次のようなメカニズムで起こる。
一般に、樹脂封止型の半導体装置において、半導体素子を封止する封止樹脂は、当該半導体装置を配線基板等に実装するまでの保管中に、空気中の水分を吸収する性質がある。封止樹脂に吸収された水分は、半導体装置の実装時の半田リフロー工程で加えられる熱によって急激に気化膨張する。このため、半田リフロー工程で封止樹脂自体に大きな応力が発生する。したがって、リードフレームと封止樹脂との密着力が低い場合は、両者の界面に剥離が生じたり、封止樹脂に亀裂が発生したりする。このような欠陥の発生は、半導体装置の信頼性を低下させる原因となる。このため、保管期間が長期にわたる場合でも、リードフレームと封止樹脂との界面に、水分の気化膨脹による応力に十分に耐え得るだけの高い密着性を備えた半導体装置の提供が強く望まれている。
そこで従来においては、リードフレームの表面に凹凸を形成することにより、リードフレームと封止樹脂との密着性を向上させる技術が種々提案されている(たとえば、特許文献1〜3を参照)。
特開平5−218275号公報 特開平8−78606号公報 特開2012−28822号公報
しかしながら、従来から提案されている技術だけでは、上記欠陥の発生率を低下させることに限界があった。特に近年では、地球環境保護の観点から、半導体装置を配線基板等に実装する際の半田リフロー工程で使用される半田が、鉛含有半田から鉛フリー半田(無鉛半田)に切り替えられ、このことが上記欠陥(剥離、亀裂)の発生率を高める一因になっている。その理由は、以下のとおりである。
一般に、鉛含有半田の融点は約180〜220℃であるのに対して、無鉛半田の融点はそれよりも高い約240〜260℃となる。このため、無鉛半田を使用する場合は、必然的に半田リフロー工程を約240〜260℃の高温で実施する必要がある。しかし、半田リフロー工程に適用する処理温度が高温になればなるほど、半導体装置に強い熱ストレスがかかり、その結果、上記欠陥の発生率が高くなってしまう。
本発明の主な目的は、従来よりもリードフレームと封止樹脂との密着力を向上させ、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の第1の態様は、
半導体素子が搭載される素子搭載部を有するリードフレームであって、
少なくとも前記素子搭載部に複数のディンプルが形成され、
前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
ことを特徴とするリードフレームである。
上記第1の態様に記載のリードフレームにおいては、素子搭載部を含むリードフレーム全面が、粗化処理された粗化面であることが好ましい。
また、このリードフレームの製造方法としては、
半導体素子が搭載される素子搭載部に相当する部分にディンプル加工によって複数のディンプルを形成するディンプル加工工程と、
前記ディンプル加工工程の後、前記素子搭載部を含むリードフレーム全面に粗化処理を施す粗化処理工程と、
を備えることが好ましい。
本発明の第2の態様は、
少なくとも素子搭載部に複数のディンプルが形成されたリードフレームと、
前記リードフレームの素子搭載部に搭載された半導体素子と、
前記半導体素子を封止する封止樹脂と、を備え、
前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
ことを特徴とする半導体装置である。
本発明によれば、従来よりもリードフレームと封止樹脂との密着力を向上させ、半導体装置の信頼性を向上させることができる。
本発明の実施形態に係る樹脂封止型の半導体装置の構成例を示す側断面図である。 本発明の実施形態に係るリードフレームの素子搭載部の構造を説明する平面図である。 第1のディンプルの構造を説明するもので、図中(A)は平面図、(B)はK−K位置での断面図である。 図2の一部を拡大した平面図である。 粗化面を説明する断面図である。 本発明の実施形態に係るリードフレームの製造方法の工程フロー図である。 V溝を有するサンプルの例を示す図である。 オーバーハング形状の溝を有するサンプルの例を示す図である。 ディンプルを有するサンプルの例を示す図である。 ディンプルを有するサンプルの他の例を示す図である。 剪断剥離強度測定の様子を説明する図である。 ディンプルの配置例を説明する図である。 本発明の他の適用例を説明する図である。
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
<半導体装置の構成>
図1は本発明の実施形態に係る樹脂封止型の半導体装置の構成例を示す側断面図である。
図示した半導体装置1は、大きくは、リードフレーム2と、半導体素子3と、封止樹脂4と、を備えた構成になっている。リードフレーム2は、複数のリード5と、素子搭載部6と、を備えている。半導体素子3は、たとえば、ICチップ、LSIチップ等を構成するものである。半導体素子3は、素子搭載部6に搭載されている。半導体素子3は、たとえば、図示しないダイボンド材を用いて素子搭載部6の上面に固定されている。
リード5は、半導体素子3と外部の電気回路等とを電気的に接続するための端子となる。リード5は、素子搭載部6の周囲に、たとえば放射状をなして複数配置されている。複数のリード5のうち、一部のリード5は素子搭載部6につながっており、他のリード5は、ボンディングワイヤ7を介して半導体素子3に電気的に接続されている。ボンディングワイヤ7は、たとえば、アルミニウム、金等の金属細線を用いて構成される。素子搭載部6につながるリード5は、吊りリードとも呼ばれる。吊りリードは、素子搭載部6を支持するためにリードフレーム2に形成されるものである。各々のリード5は、当該リード5の長さ方向において、インナーリード部5aとアウターリード部5bとに区分されている。インナーリード部5aは、封止樹脂4によって封止されている。アウターリード部5bは、封止樹脂4の側部から外側に突出している。アウターリード部5bは、必要に応じて所定の形状(たとえば、L字形など)に曲げられる。
封止樹脂4は、素子搭載部6に搭載された半導体素子3と、これに接続されたボンディングワイヤ7とを封止している。封止樹脂4の一部は、半導体素子3の周囲で素子搭載部6の上面と、素子搭載部6の側面とに接している。また、封止樹脂4の他の一部は、インナーリード部5aの表面(全面)に接している。封止樹脂4としては、たとえば、エポキシ樹脂等の熱硬化性樹脂を用いることができる。
素子搭載部6は、リードフレーム2のなかでアイランド部またはダイパッド部とも呼ばれる部分である。素子搭載部6は、たとえば半導体素子3がパワー半導体チップである場合に、半導体素子3が発生する熱を効率良く逃がすために、リード5よりも厚く形成されている。一例を記述すると、リード5の厚み寸法は0.6mm、素子搭載部6の厚み寸法は2.0mmに設定される。また、素子搭載部6の上面は、リード5の上面よりも一段低く形成されている。素子搭載部6とリード5の段差は、ディプレス加工等によって形成することが可能である。素子搭載部6の下面は、封止樹脂4で封止されることなく、外部に露出している。
(方向の定義付け)
本実施形態では、リードフレーム2の主表面(上面および下面)に平行な平面をX−Y平面とし、このX−Y平面内で直交する二方向のうちの一方をX方向、他方をY方向とする。また、これらX方向およびY方向に直交する方向をZ方向とするとともに、Z方向の一方を上側(または上方)、Z方向の他方を下側(または下方)とする。
<リードフレームの構成>
続いて、上記構成の半導体装置1に用いて好適なリードフレームの構成について説明する。
図2は本発明の実施形態に係るリードフレームの素子搭載部の構造を説明する平面図である。
図示のように、リードフレーム2の素子搭載部6は、X方向に平行な2つの辺部6a,6aと、Y方向に平行な2つの辺部6b,6bとによって平面視矩形状に形成されている。ここで記述する矩形の概念には、長方形と正方形の両方を含むものとする。素子搭載部6の上面6cには、複数のディンプル10が形成されている。各々のディンプル10は、素子搭載部6の上面6cに所定の深さで凹状に形成されている。
素子搭載部6の上面6cに複数のディンプル10を形成するにあたっては、実際に半導体素子3が接合される領域(以下、「素子接合領域」という。)を除いて素子搭載領域の周囲だけにディンプル10を形成してもよいし、素子搭載領域を含めて素子搭載部6の上面6c全域にディンプル10を形成してもよい。また、必要に応じて、リードフレーム2の素子搭載部6以外の部分(たとえば、リード5の表面)にディンプル10を形成したり、素子搭載部6の両面(上面および下面)にディンプル10を形成したりしてもよい。
複数のディンプル10は、第1のディンプル10aと、第2のディンプル10bとを含んでいる。第1のディンプル10aと第2のディンプル10bとは、基本的な構造は同じである。ただし、X−Y平面におけるディンプル全体の向きは異なっている。そこで、まずは、第1のディンプル10aを例にとってその構造を詳しく説明し、その後で、第1のディンプル10aと第2のディンプル10bの向きの違いについて説明する。
なお、以降の説明では、第1のディンプル10aと第2のディンプル10bを特に区別する必要がないときは、それらをまとめて「ディンプル10」と記載する。また、第1のディンプル10aの構成要素と第2のディンプル10bの構成要素を区別する必要があるときは、第1のディンプル10aの構成要素に参照符号aを付し、第2のディンプル10bの構成要素に参照符号bを付すこととする。
(ディンプルの構造)
図3は第1のディンプルの構造を説明するもので、図中(A)は平面図、(B)はK−K位置での断面図である。
第1のディンプル10aには複数(図例では4つ)の返し部11aが形成されている。第1のディンプル10aの内周壁12aは、返し部11aの形成部位を除いて、平面視矩形(図例では正方形)に形成されている。返し部11aは、第1のディンプル10aの内周壁12aの一部を、第1のディンプル10aの内方(中心側)に突出させた状態で形成されている。
第1のディンプル10aは、素子搭載部6の上面6cを基準に、所定の深さで形成されている。さらに詳述すると、第1のディンプル10aは、深さd1で形成された深底部13aと、深底部13aよりも浅い深さd2で形成された4つの浅底部14aと、を有している。返し部11aの形成部位では、深底部13aから浅底部14aにかけて迫り出し面15aが迫り出している。迫り出し面15aは、深底部13a側にくらべて浅底部14a側のほうが、第1のディンプル10aの内方に突き出すように斜めに迫り出している。そして、この迫り出し面15aと浅底部14aとによって返し部11aが形成されている。
返し部11aは、第1のディンプル10aの内周壁12aの各辺に1つずつ形成されている。また、返し部11aは、内周壁12aの各辺の長さ方向の中間部に設けられている。4つの返し部11aのうち、K−K線上に形成された2つの返し部11aは、X方向で互いに対向しており、他の2つの返し部11aは、Y方向で互いに対向している。
(ディンプルの向き)
次に、第1のディンプル10aと第2のディンプル10bの向きの違いについて、図4を用いて説明する。図4は図2の一部を拡大した平面図である。
第1のディンプル10aと第2のディンプル10bとは、X−Y平面内において、返し部11a,11bを含むディンプル全体の向き(方向性)が、互いに45度異なっている。以下、詳しく説明する。
まず、1個の第1のディンプル10aに着目すると、第1のディンプル10aの内周壁12aは、上述したように返し部11aの形成部位を除いて、基本的に4つの辺で平面視矩形状に区画されている。内周壁12aを区画する4つの辺のうち、2つの辺はX方向と平行に配置され、他の2つの辺はY方向と平行に配置されている。これに対して、4つの返し部11aは、X方向とY方向に向いて配置されている。すなわち、4つの返し部11aのうち、2つの返し部11aは、X方向に平行な第1の仮想直線V1上に配置され、他の2つの返し部11aは、Y方向に平行な第2の仮想直線V2上に配置されている。そして、第1の仮想直線V1上に配置された2つの返し部11aは、それぞれ第1の仮想直線V1上で内周壁12aから内方に突き出すように形成され、第2の仮想直線V2上に配置された2つの返し部11aは、それぞれ第2の仮想直線V2上で内周壁12aから内方に突き出すように形成されている。
一方、1個の第2のディンプル10bに着目すると、第2のディンプル10bの内周壁12bを区画する4つの辺は、X方向に対して45度の傾きをもって配置されている。また、第2のディンプル10bに形成された4つの返し部11bのうち、2つの返し部11bは、X方向に対して一方向に45度傾いた第3の仮想直線V3上に配置され、他の2つの返し部11bは、X方向に対して他方向に45度傾いた第4の仮想直線V4上に配置されている。そして、第3の仮想直線V3上に配置された2つの返し部11baは、それぞれ第3の仮想直線V3上で内周壁12bから内方に突き出すように形成され、第4の仮想直線V4上に配置された2つの返し部11aは、それぞれ第4の仮想直線V4上で内周壁12bから内方に突き出すように形成されている。
以上のことから、第1のディンプル10aと第2のディンプル10bとは、ディンプル全体の向きが45度異なっており、これにしたがって返し部11aと返し部11bの向きも45度異なっている。
また、上記図2に示す素子搭載部6の上面6cでは、第1のディンプル10aと第2のディンプル10bとが千鳥状に配置されている。この点を図4を用いて詳しく説明する。まず、X方向においては、第1のディンプル10aが一定のピッチPxで配置されている。そして、このピッチPxの半分の位置に第2のディンプル10bが配置されている。同様に、Y方向においては、第1のディンプル10aが一定のピッチPy(図例ではPx=Py)で配置されている。そして、このピッチPyの半分の位置に第2のディンプル10bが配置されている。また、第3の仮想直線V3上では、第1のディンプル10aと第2のディンプル10bとが交互に配置されている。同様に、第4の仮想直線V4上では、第1のディンプル10aと第2のディンプル10bとが交互に配置されている。
(ディンプルのサイズ)
ディンプル10は、たとえば、次のようなサイズで形成することが好ましい。
すなわち、ディンプル10の内周壁12の一辺の長さL(図3参照)については、0.2mm以上、0.3mm以下とし、上述したディンプル10のピッチPx,Pyについては、0.45mm以上、0.6mm以下とするのが好ましい。また、上述した深底部13の深さd1については、0.075mm以上、0.325mm以下とし、上述した浅底部14の深さd2については、0.025mm以上、0.175mm以下(ただし、d1>d2の条件を満たす)とするのが好ましい。また、内周壁12からの返し部11の突出量E(図3参照)については、0.01mm以上、0.125mm以下とするのが好ましい。
また、本実施形態においては、図5に示すように、リードフレーム2の全面が、粗化処理された粗化面21になっている。この粗化面21は、ディンプル10のサイズよりも小さい、微小な凹凸をなす面である。粗化面21は、上述した素子搭載部6を含めて、リードフレーム2全面に形成されている。このため、上述のように素子搭載部6の上面に形成されたディンプル10の各構成要素(返し部11、内周壁12、深底部13、浅底部14、迫り出し面15)も、それぞれ粗化面21になっている。粗化面21の表面粗さ(JIS B0601−2001)は、算術平均粗さ(Ra)で0.25μm以上、最大高さ(Rz)で2.0μm以上に設定するのが好ましい。その理由は、粗化面21の算術平均粗さ(Ra)が0.25μm未満の場合は、半導体素子3の樹脂封止に際して粗化面21を封止樹脂4で覆ったときに、封止樹脂4に対して十分なアンカー効果が得られにくく、粗化面21の最大高さ(Rz)が2.0μm未満でも、封止樹脂4に対して十分なアンカー効果が得られにくくなるからである。
<リードフレームの製造方法>
図6は本発明の実施形態に係るリードフレームの製造方法の工程フロー図である。
本発明の実施形態に係るリードフレームの製造方法は、大きくは、ディンプル加工工程S1と、打ち抜き加工工程S2と、粗化処理工程S3と、検査・梱包工程S4と、を備える。このうち、ディンプル加工工程S1と打ち抜き加工工程S2は、いずれもプレス加工に属するものである。ディンプル加工工程S1と打ち抜き加工工程S2は、順送型によって連続的に行われる。以下、各工程について説明する。
(ディンプル加工工程S1)
まず、ディンプル加工工程S1で用いるリードフレーム素材について説明する。
リードフレーム素材には、これに搭載される半導体素子の特性に応じた所定の熱伝導率および所定の電気伝導度を有する金属の薄板が用いられる。リードフレーム素材として好適に使用可能な金属材料としては、たとえば、銅、銅合金、アルミニウム、アルミニウム合金等を挙げることができる。また、リードフレーム素材の板厚は、好ましくは、0.08mm以上、3.00mm以下の範囲内で適宜設定するとよい。さらに、リードフレームに所定の強度と耐熱性等の特性を持たせるために、上記の金属材料に、所定量の鉄、亜鉛、リン、すず、ニッケル等の添加元素を添加してもよい。また、リードフレーム素材の形態は、平条材または所定の金属材料からなる薄板の両表面に所定の金属材料からなる薄板を金属学的に接合した材料(異形条材)を用いることもできる。
ディンプル加工工程S1では、上述したリードフレーム素材に2回にわたって潰しのプレス加工(潰し加工)を施すことにより、上記の素子搭載部6に相当する部分に複数のディンプル10を形成する。その際、1回目のプレス加工では、リードフレーム素材の表面を深さd1で押し潰すことにより、リードフレーム素材の表面に平面視正方形の凹みを形成する。この段階で、ディンプル10の内周壁12と深底部13とが形成される。ただし、内周壁12の形状は、上記図3に示すような最終形状にはなっていない。
次に、2回目のプレス加工では、リードフレーム素材の表面を深さd2で押し潰すことにより、ディンプル10の内周壁12の一部を変形させる。この段階で、ディンプル10の浅底部14と迫り出し面15とが形成される。また、ディンプル10の内周壁12の一部には、浅底部14と迫り出し面15とによって返し部11が形成される。
また、第1のディンプル10aと第2のディンプル10bは、上記2回のプレス加工によって同時に形成することが好ましい。ただし、本発明を実施するうえでは、必ずしも第1のディンプル10aと第2のディンプル10bを同時に形成する必要はない。すなわち、最初に2回のプレス加工によって第1のディンプル10aを形成し、その後、2回のプレス加工によって第2のディンプル10bを形成してもよい。また、順序を逆にして、最初に第2のディンプル10bを形成し、その後で第1のディンプル10aを形成してもよい。
本実施形態においては、ディンプル加工工程S1の後に打ち抜き加工工程S2を設けている。この工程順を採用している理由は、ディンプル加工では、リードフレーム素材に伸びや反り、ひずみなどが生じるが、その後で打ち抜き加工を行うことで、ディンプル加工時に生じたひずみ等が開放され、良好な外形寸法、平面度が得られるためである。
(打ち抜き加工工程S2)
打ち抜き加工工程S2では、上述のように複数のディンプル10が形成されたリードフレーム素材に対して、たとえば、順送金型を用いた打ち抜きのプレス加工(打ち抜き加工)を施すことにより、上述したリード5や素子搭載部6を含むリードフレームパターンを形成する。このとき形成するリードフレームパターンには、図示しないダムバーなども含まれる。ダムバーは、上記の半導体素子3を封止樹脂4で封止する際に、硬化前の封止樹脂4が不要な部分まで流れ出すことを防止するためのものである。
なお、リードフレーム素材に打ち抜き加工を施した段階では、たとえば、短冊状のリードフレームが得られる。また、ディンプル加工工程S1や打ち抜き加工工程S2を含むプレス加工のなかでは、必要に応じて、リードフレームのリード5を所定の形状に曲げる曲げ加工を行うことがある。リードフレームの洗浄は、打ち抜き加工後に行えばよい。
(粗化処理工程S3)
粗化処理工程S3では、上記のディンプル形成工程S1によって複数のディンプル10が形成され、かつ、上記の打ち抜き加工工程S2によってリードフレームパターンが形成されたリードフレームに対して、粗化処理を施す。粗化処理は、リードフレーム素材の表面をエッチングによって粗化することができるエッチング液(以下、「エッチャント」ともいう。)を用いて行う。エッチング液としては、たとえば、リードフレーム素材を銅の条材で構成した場合は、硫酸系エッチャントを用いることができる。粗化処理は、たとえば、エッチング液を貯留したエッチング槽のなかにリードフレームを浸漬させることにより、素子搭載部6を含むリードフレーム全面に施す。これにより、素子搭載部6を含めて、リードフレーム2全面に粗化面21(図5参照)が形成される。
(検査・梱包工程S4)
検査・梱包工程S4では、まず、リードフレームの外観検査を実施する。外観検査では、たとえば、リードフレームに傷や変形、凹みなどがないかどうかを検査する。次に、リードフレームの梱包を実施する。リードフレームの梱包は、外観検査で良品と判断したリードフレームを、たとえば、所定の個数ずつ梱包用の容器に収納することで行う。
次に、このような製造方法によって得られるリードフレームを用いて、上記図1に示す半導体装置を製造する場合の手順について簡単に説明する。
半導体装置の製造は、以下に記述するダイボンディング工程、ワイヤボンディング工程、樹脂封止工程、個片化工程の順に行われる。
(ダイボンディング工程)
まず、リードフレーム2の素子搭載部6にダイボンド材(不図示)を用いて半導体素子3を搭載する。ダイボンド材としては、たとえば、エポキシ系の導電性ペーストを用いることができる。ダイボンディング工程では、リードフレームを所定の温度で所定の時間だけ加熱する。
(ワイヤボンディング工程)
次に、図示しないワイヤボンディング装置を用いて、半導体素子3の電極部とリード5のインナーリード部5aとを、ボンディングワイヤ7により接続する。ちなみに、図1においては、インナーリード5a側をファーストボンディング、半導体素子3側をセカンドボンディングとして、両者の間にループ状にボンディングワイヤ7を掛け渡した例を示している。もちろん、これとは逆に、半導体素子3側をファーストボンディング、インナーリード部5a側をセカンドボンディングとしてワイヤボンディングを行ってもよい。ワイヤボンディング工程では、リードフレームを所定の温度で所定の時間だけ加熱する。
(樹脂封止工程)
次に、半導体素子3やボンディングワイヤ7を封止樹脂4で封止する。樹脂封止の方法としては、たとえば、トランスファー成形法や射出成形法などを利用することができる。この樹脂封止においては、適度な流動性を有する硬化前の封止樹脂4が、上述したディンプル10や粗化面21に流れ込む。また、ディンプル10では、深底部13や浅底部14の凹み部分、さらには返し部11の下側部分にも封止樹脂4が回り込む。このため、リードフレーム2と封止樹脂4との接触面積が増加する。また、封止樹脂4が硬化することにより、リードフレーム2と封止樹脂4との間にアンカー効果が得られる。樹脂封止工程では、封止樹脂4の原料となる溶融樹脂を成形用金型のキャビティに充填した後、当該成形用金型内を所定の温度で所定の時間だけ加熱することにより、封止樹脂4を硬化させる。
(個片化工程)
その後は、必要に応じて、リード5の曲げ加工が行われるとともに、半導体装置1が1個単位でリードフレーム2から切り離される。
<実施形態の効果>
本発明の実施形態によれば、以下に記述する1つまたは複数の効果が得られる。
(1)本実施形態においては、リードフレーム2の素子搭載部6の上面6cに、第1のディンプル10aと第2のディンプル10bとを含む複数のディンプル10を形成するとともに、第1のディンプル10aの返し部11aと第2のディンプル10bの返し部11bとを互いに異なる向きで形成している。このため、素子搭載部6に搭載された半導体素子3を封止樹脂4で封止した際には、各々のディンプル10に封止樹脂4が充填されることにより、返し部11と封止樹脂4の引っ掛かりによる強いアンカー効果が得られる。このアンカー効果は、仮に複数のディンプル10を第1のディンプル10aだけで構成したとすると、返し部11aの向きに応じて方向依存性を持つことになる。この点、本実施形態では、第1のディンプル10aの返し部11aと第2のディンプル10bの返し部11bを異なる向きで形成している。このため、アンカー効果の方向依存性が小さくなる。これにより、X−Y平面内でより多くの方向からの応力に対して剥離強度を高めることができる。したがって、従来よりもリードフレーム2と封止樹脂4との密着力を向上させ、剥離等の欠陥の発生を抑制することができる。その結果、半導体装置1の信頼性を向上させることが可能となる。
(2)本実施形態においては、第1のディンプル10aの返し部11aと第2のディンプル10bの返し部11bを、45度異なる向きで形成している。このため、X−Y平面内のほぼ全方向にわたってバランス良く剥離強度を高めることができる。
(3)本実施形態においては、リードフレーム2の素子搭載部6に複数のディンプル10を形成する場合に、第1のディンプル10aと第2のディンプル10bを千鳥状に配置することにより、高い密度でディンプル10を形成することができる。
(4)本実施形態においては、ディンプル加工工程S1の後に粗化処理工程S3を設けることにより、複数のディンプル10が形成された素子搭載部6を含めて、リードフレーム2全面を粗化面21としている。このため、素子搭載部6に形成されたディンプル10の各構成要素(返し部11、内周壁12、深底部13、浅底部14、迫り出し面15)も、微小な凹凸をなす粗化面21となる。したがって、ディンプル10によるアンカー効果をより一層高めることができる。
(5)本実施形態においては、ディンプル加工工程S1および打ち抜き加工工程S2を含む一連のプレス加工を終えた後に粗化処理工程S3を行うため、リードフレーム2の粗化面21に存在する微小な凹凸が、プレス加工によって潰れてしまうことがない。したがって、粗化処理の効果を損なうことなくリードフレームを製品化することができる。
以下に、本発明者が行った剥離試験の内容と結果について記述する。
この剥離試験を行うにあたっては、樹脂封止に用いるリードフレームとして、以下に記述するサンプルを用意した。
(サンプル1)
板厚が0.6mmの部分と2.0mmの部分が混在した異形条材のリードフレーム素材(銅材)を用いて、素子搭載部6に相当する部分(板厚2.0mmの部分)の表面に、次の条件でディンプル加工を施すことにより、第1のディンプル10aと第2のディンプル10bを形成した。
内周壁12の一辺の長さL=0.20mm
X方向またはY方向で隣り合うディンプル10間のピッチPx,Py=0.5mm
各ディンプル10における深底部13の深さd1=0.1mm
各ディンプル10における浅底部14の深さd2=0.05mm
また、ディンプル加工後に、リードフレーム素材に打ち抜き加工を行ってリードフレームパターンを形成した後、リードフレーム素材を所定の長さに切断することにより、短冊状のリードフレームを得た。
次に、得られたリードフレームに硫酸系エッチャントを用いて粗化処理を施すことにより、素子搭載部6を含むリードフレームの全面に粗化面21を形成し、これをサンプル1とした。サンプル1の粗化面21の表面粗さを、JIS B0601−2001に準拠する接触式表面粗さ測定器を用いて18箇所測定したところ、算術平均粗さ(Ra)は、0.25μm〜0.33μmで、最大高さ(Rz)は、2.1μm〜3.4μmであった。
(サンプル2)
板厚が3.0mmの平条のリードフレーム素材(銅材)を用いて、素子搭載部6に相当する部分の表面に、次の条件でディンプル加工を施すことにより、第1のディンプル10aと第2のディンプル10bを形成した。
内周壁12の一辺の長さL=0.20mm
X方向またはY方向で隣り合うディンプル10間のピッチPx,Py=0.45mm
各ディンプル10における深底部13の深さd1=0.15mm
各ディンプル10における深底部13の深さd2=0.075mm
その後は、上記サンプル1と同様に、打ち抜き加工、リードフレームの切断、粗化処理等を行った。このため、サンプル2についても、粗化面21の表面粗さは、算術平均粗さ(Ra)が、0.25μm〜0.33μmで、最大高さ(Rz)が、2.1μm〜3.4μmであった。
(サンプル3)
板厚が0.5mmの銅の平条材からなるリードフレーム素材を用いて、ディンプル加工および粗化処理のいずれも行うことなく、打ち抜き加工でリードフレームパターンを形成したものを、サンプル3とした。
(サンプル4)
板厚が0.5mmの銅の平条材からなるリードフレーム素材を用いて、ディンプル加工および粗化処理のいずれも行うことなく、打ち抜き加工でリードフレームパターンを形成し、かつ、素子搭載部に相当する部分の表面に図7に示すようなV溝22を形成したものを、サンプル4とした。V溝22の角度は90度、深さは0.1mm、長さは5mmとした。
(サンプル5)
板厚が1.26mmの銅の平条材からなるリードフレーム素材を用いて、ディンプル加工および粗化処理のいずれも行うことなく、打ち抜き加工でリードフレームパターンを形成し、かつ、素子搭載部に相当する部分の表面に図8に示すようなオーバーハング形状の溝23を形成したものを、サンプル5とした。図示した溝23は、リードフレームの表面を2回のV溝加工で順に押し潰すことにより形成した。
(サンプル6)
上記サンプル2との比較で、第1のディンプル10aおよび第2のディンプル10bのうちいずれか一方(図例では第2のディンプル10b)だけをディンプル加工により形成し、粗化処理を行わないものを、サンプル6とした(図9参照)。
(サンプル7)
上記サンプル2との比較で、第1のディンプル10aと第2のディンプル10bをディンプル加工により形成した後、粗化処理を行わないものを、サンプル7とした(図10参照)。
(サンプル8)
上記サンプル2との比較で、ディンプル加工を行わず、めっきによって粗化処理を行ったものを、サンプル8とした。粗化処理では、リードフレームの表面をアルカリや酸で前処理した後、リードフレームの全面にめっきを施した。その際、まず、塩化ニッケルとほう酸からなるニッケルめっき浴を用いて、電流密度2A/dmで2分間めっきを行うことにより、厚さが約1μmの結晶核となるニッケルめっきをリードフレームの表面に形成した。次に、その上にスルファミン酸ニッケルめっき浴を用いて、電流密度2A/dmで2分間めっきを行うことにより、厚さ約1μmのニッケルめっき層をリードフレームの表面に形成した。
上記サンプル2との比較で、ディンプル加工を行わず、エッチングによって粗化処理を行ったものを、サンプル9とした。
次に、各々のサンプル1〜9を用いて、剪断剥離強度測定のための試験片を以下のとおり作製した。
まず、前処理として、ダイボンディング工程やワイヤボンディング工程での加熱を模擬するために、各サンプル1〜9を加熱した。具体的には、ダイボンディング工程の加熱条件にあわせて、たとえば酸化雰囲気中で170℃で2時間加熱し、さらにワイヤボンディング工程の加熱条件にあわせて、たとえば250℃で1分間加熱した。
次に、各々のサンプル1〜9の表面にそれぞれ樹脂をモールドした。その際、樹脂封止工程の加熱条件にあわせて、たとえば180℃で6時間加熱することにより、樹脂を硬化させた。これにより、平面視サイズが8mm×8mmの大きさの金属板からなるリードフレーム部と、このリードフレーム部の表面に2mm×2mmの大きさでモールドした樹脂部とを有する試験片を得た。
次に、サンプル1〜9に対応するそれぞれの試験片について、剪断剥離強度測定を実施した。
剪断剥離強度測定では、図11に示すように、リードフレーム部25aと樹脂部25bとを有する試験片25をステージ26上に載せた。その際、ステージ26上に固定されているストッパー27にリードフレーム部25aの一辺を突き当てた状態で、ステージ26上に試験片25を固定した。そして、この状態のもとで、矢印方向から樹脂部25bに加圧具28を押し当てて、リードフレーム部25aと樹脂部25bとの接着面に剪断力を加え、両者を剥離させた。その際、リードフレーム部25aから樹脂部25bが剥離したときの剥離荷重を、剪断剥離強度(単位:MPa)として測定した。その結果を、表1に示す。この表1においては、サンプル1を用いて作製した試験片を「試験片1」、サンプル2を用いて作製した試験片を「試験片2」とし、以下同様に表記している。また、樹脂硬化後、温度85℃、湿度85%、72時間の条件で吸湿試験を行い、さらに温度200℃、時間40秒で半田耐熱試験を行ったものを上記同様に測定し、当該試験の前後で、剪断剥離強度がどの程度低下するかを評価した。この評価は、吸湿試験および半田耐熱試験後の剪断剥離強度の低下度合いに応じて、「○(良)」、「△「普通」」「×(不良)」の三段階で行った。
Figure 2017005124
<変形例等>
本発明の技術的範囲は上述した実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
たとえば、上記実施形態においては、ディンプル10の内周壁12の各辺に1つずつ返し部11を形成したが、これに限らず、各辺に複数個ずつ返し部11を形成してもよい。
また、上記実施形態においては、ディンプル10の内周壁12の平面視形状を矩形状としたが、本発明はこれに限らず、たとえば矩形以外の多角形、あるいは円形など、種々の形状に変更が可能である。
また、上記実施形態においては、第1のディンプル10aの返し部11aと、第2のディンプル10bの返し部11bを、45度異なる向きに形成したが、この角度については、たとえば、30度、60度など、任意に変更可能である。また、図示はしないが、返し部11の向きが異なる3つ以上のディンプルを混在させて形成することも可能である。
また、上記実施形態においては、第1のディンプル10aと第2のディンプル10bを千鳥状に配置したが、これ以外にも、たとえば図12に示すように、X方向およびY方向で第1のディンプル10aと第2のディンプル10bが隣り合うように格子状に配置してもよい。また、千鳥状に配置する場合は、上記図2および図4において、第1のディンプル10aと第2のディンプル10bの位置を互いに入れ替えてもよい。
また本発明は、リードフレームへの適用に限らず、たとえば図13に示すように、ヒートスプレッダ31や、これを用いた半導体装置30に適用してもよい。図示した半導体装置30においては、ヒートスプレッダ31の上面に半導体素子32が搭載されている。また、半導体素子32の周囲にはリード33が配置されている。半導体素子32とリード33とは、ボンディングワイヤ34によって電気的に接続されている。また、半導体素子33は、封止樹脂35によって封止されている。かかる構成の半導体装置30に本発明を適用する場合は、ヒートスプレッダ31の上面に上記同様に複数のディンプル10を形成したり、ヒートスプレッダ32全面を粗化面21としたりすることにより、上記同様の効果が得られる。
<本発明の好ましい態様>
以下に、本発明の好ましい態様について付記する。
(付記1)
半導体素子が搭載される素子搭載部を有するリードフレームであって、
少なくとも前記素子搭載部に複数のディンプルが形成され、
前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
ことを特徴とするリードフレーム。
(付記2)
前記第1のディンプルに形成された返し部の向きと、前記第2のディンプルに形成された返し部の向きとが、45度異なっている
ことを特徴とする付記1に記載のリードフレーム。
(付記3)
前記第1のディンプルと前記第2のディンプルとが千鳥状に配置されている
ことを特徴とする付記1または付記2に記載のリードフレーム。
(付記4)
前記素子搭載部は、互いに直交するX方向およびY方向のうち、X方向に平行な2つの辺部と、Y方向に平行な2つの辺部とによって平面視矩形に形成され、
前記第1のディンプルには、前記X方向に平行な第1の仮想直線上と前記Y方向に平行な第2の仮想直線上にそれぞれ前記返し部が形成され、
前記第2のディンプルには、前記X方向に対して一方向に45度傾いた第3の仮想直線上と前記X方向に対して他方向に45度傾いた第4の仮想直線上にそれぞれ前記返し部が形成されている
ことを特徴とする付記2に記載のリードフレーム。
(付記5)
前記素子搭載部を含むリードフレーム全面が、粗化処理された粗化面になっている
ことを特徴とする付記1〜4のいずれか1つに記載のリードフレーム。
(付記6)
前記粗化面の表面粗さは、算術平均粗さ(Ra)で0.25μm以上、最大高さ(Rz)で2.0μm以上である
ことを特徴とする付記5に記載のリードフレーム。
(付記7)
付記5または付記6に記載のリードフレームの製造方法であって、
半導体素子が搭載される素子搭載部に相当する部分にディンプル加工によって複数のディンプルを形成するディンプル加工工程と、
前記ディンプル加工工程の後、前記素子搭載部を含むリードフレーム全面に粗化処理を施す粗化処理工程と、
を備えることを特徴とするリードフレームの製造方法。
(付記8)
少なくとも素子搭載部に複数のディンプルが形成されたリードフレームと、
前記リードフレームの素子搭載部に搭載された半導体素子と、
前記半導体素子を封止する封止樹脂と、を備え、
前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
ことを特徴とする半導体装置。
1…半導体装置
2…リードフレーム
3…半導体素子
4…封止樹脂
5…リード
6…素子搭載部
7…ボンディングワイヤ
10(10a,10b)…ディンプル
11(11a,11b)…返し部
12(12a,12b)…内周壁

Claims (6)

  1. 半導体素子が搭載される素子搭載部を有するリードフレームであって、
    少なくとも前記素子搭載部に複数のディンプルが形成され、
    前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
    前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
    ことを特徴とするリードフレーム。
  2. 前記第1のディンプルに形成された返し部の向きと、前記第2のディンプルに形成された返し部の向きとが、45度異なっている
    ことを特徴とする請求項1に記載のリードフレーム。
  3. 前記第1のディンプルと前記第2のディンプルとが千鳥状に配置されている
    ことを特徴とする請求項1または2に記載のリードフレーム。
  4. 前記素子搭載部を含むリードフレーム全面が、粗化処理された粗化面になっている
    ことを特徴とする請求項1〜3のいずれか1項に記載のリードフレーム。
  5. 請求項4に記載のリードフレームの製造方法であって、
    半導体素子が搭載される素子搭載部に相当する部分にディンプル加工によって複数のディンプルを形成するディンプル加工工程と、
    前記ディンプル加工工程の後、前記素子搭載部を含むリードフレーム全面に粗化処理を施す粗化処理工程と、
    を備えることを特徴とするリードフレームの製造方法。
  6. 少なくとも素子搭載部に複数のディンプルが形成されたリードフレームと、
    前記リードフレームの素子搭載部に搭載された半導体素子と、
    前記半導体素子を封止する封止樹脂と、を備え、
    前記複数のディンプルには、当該ディンプルの内周壁の一部を内方に突出させた返し部がそれぞれ形成され、
    前記複数のディンプルは、前記返し部が形成された第1のディンプルと、当該第1のディンプルとは異なる向きで前記返し部が形成された第2の返し部と、を少なくとも含む
    ことを特徴とする半導体装置。
JP2015117953A 2015-06-11 2015-06-11 リードフレーム、リードフレームの製造方法、および半導体装置 Active JP6408431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015117953A JP6408431B2 (ja) 2015-06-11 2015-06-11 リードフレーム、リードフレームの製造方法、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015117953A JP6408431B2 (ja) 2015-06-11 2015-06-11 リードフレーム、リードフレームの製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
JP2017005124A true JP2017005124A (ja) 2017-01-05
JP6408431B2 JP6408431B2 (ja) 2018-10-17

Family

ID=57754436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015117953A Active JP6408431B2 (ja) 2015-06-11 2015-06-11 リードフレーム、リードフレームの製造方法、および半導体装置

Country Status (1)

Country Link
JP (1) JP6408431B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018000306A1 (de) 2017-01-16 2018-07-19 Asahi Glass Company, Limited Transparentes substrat mit einem antireflexionsfilm
WO2020053728A3 (en) * 2018-09-11 2020-06-11 Rjr Technologies, Inc. Air cavity package with improved connections between components
JP2021034705A (ja) * 2019-08-29 2021-03-01 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
JP2021068852A (ja) * 2019-10-28 2021-04-30 トヨタ自動車株式会社 半導体装置
JP2021089914A (ja) * 2019-12-02 2021-06-10 昭和電工株式会社 放熱装置及び放熱装置の製造方法
WO2024075445A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267333A (ja) * 1985-05-22 1986-11-26 Toshiba Corp 半導体装置
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2006510221A (ja) * 2002-12-13 2006-03-23 フリースケール セミコンダクター インコーポレイテッド オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
JP2008098500A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 樹脂外囲器付きリードフレームとその製造方法
JP2013157536A (ja) * 2012-01-31 2013-08-15 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法と半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267333A (ja) * 1985-05-22 1986-11-26 Toshiba Corp 半導体装置
JP2006510221A (ja) * 2002-12-13 2006-03-23 フリースケール セミコンダクター インコーポレイテッド オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2008098500A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 樹脂外囲器付きリードフレームとその製造方法
JP2013157536A (ja) * 2012-01-31 2013-08-15 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法と半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018000306A1 (de) 2017-01-16 2018-07-19 Asahi Glass Company, Limited Transparentes substrat mit einem antireflexionsfilm
WO2020053728A3 (en) * 2018-09-11 2020-06-11 Rjr Technologies, Inc. Air cavity package with improved connections between components
JP2021034705A (ja) * 2019-08-29 2021-03-01 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
WO2021039086A1 (ja) * 2019-08-29 2021-03-04 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
JP2021068852A (ja) * 2019-10-28 2021-04-30 トヨタ自動車株式会社 半導体装置
JP7163896B2 (ja) 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
JP2021089914A (ja) * 2019-12-02 2021-06-10 昭和電工株式会社 放熱装置及び放熱装置の製造方法
WO2024075445A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Also Published As

Publication number Publication date
JP6408431B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
JP6408431B2 (ja) リードフレーム、リードフレームの製造方法、および半導体装置
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9018745B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP5689462B2 (ja) 半導体装置およびその製造方法
JP3971433B2 (ja) 半導体集積回路装置の製造方法及び半導体集積回路装置
TWI639214B (zh) Semiconductor device and method of manufacturing the same
US10490515B2 (en) Semiconductor substrate having stress-absorbing surface layer
JP6284397B2 (ja) 半導体装置及びその製造方法
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
CN108206170B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
CN108198804B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
US9847283B1 (en) Semiconductor device with wettable corner leads
JP2013165125A (ja) 半導体パッケージ、および半導体パッケージの製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
US11018078B2 (en) Method of producing electronic components, corresponding electronic component
JP4695672B2 (ja) 半導体装置
JP2017108191A (ja) 半導体装置
CN207834288U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
CN101494210A (zh) 导线架以及封装结构
CN114999927A (zh) 半导体封装结构及其制造方法
JP2014207471A (ja) 半導体装置の製造方法
JP2012124537A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6408431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250