JP2021068852A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021068852A
JP2021068852A JP2019194859A JP2019194859A JP2021068852A JP 2021068852 A JP2021068852 A JP 2021068852A JP 2019194859 A JP2019194859 A JP 2019194859A JP 2019194859 A JP2019194859 A JP 2019194859A JP 2021068852 A JP2021068852 A JP 2021068852A
Authority
JP
Japan
Prior art keywords
recess
lead frame
recesses
semiconductor element
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019194859A
Other languages
English (en)
Other versions
JP7163896B2 (ja
Inventor
慶吾 稲葉
Keigo Inaba
慶吾 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019194859A priority Critical patent/JP7163896B2/ja
Priority to US17/037,914 priority patent/US20210125887A1/en
Priority to CN202011162186.2A priority patent/CN112736057A/zh
Publication of JP2021068852A publication Critical patent/JP2021068852A/ja
Application granted granted Critical
Publication of JP7163896B2 publication Critical patent/JP7163896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードフレームと封止樹脂体との間で十分な密着性を確保することが可能な半導体装置を提供する。【解決手段】半導体装置１は、リードフレーム３と、リードフレーム３の搭載面３ａに接合された半導体素子２と、半導体素子２の表面２ａと搭載面３ａのうち半導体素子２の周囲領域３ｂとを覆う封止樹脂体５と、を備え、周囲領域３ｂには、円形状の複数の凹部２０が所定のピッチで半導体素子２を囲うように複数列を成して形成されており、半導体素子２を囲うように配置された複数の列Ｃ１〜Ｃ３のうち、少なくとも最内周の列Ｃ１に配列された凹部２０のピッチＰをＰ［μｍ］、深さをＨ［μｍ］、封止樹脂体５の曲げ弾性率をＥ［ＧＰａ］とすると、以下の式（１）および（２）を満たす。Ｅ［ＧＰａ］≦２０［ＧＰａ］・・・（１）５≦８６．４−５．４５×Ｅ［ＧＰａ］＋０．１６４×Ｐ［μｍ］≦Ｈ［μｍ］・・・（２）【選択図】図２

Description

本発明は、リードフレームと、リードフレームに接合される半導体素子と、リードフレームおよび半導体素子を覆う封止樹脂体とを備えた半導体装置に関する。
従来、リードフレームと、リードフレームに接合される半導体素子と、これらを覆う封止樹脂体とを備えた半導体装置が知られている。このような半導体装置として、リードフレーム等のうち半導体素子の周囲部分に、筋状の凹部を設けた半導体装置が知られている（例えば、特許文献１参照）。上記特許文献１に記載の半導体装置では、半導体チップが搭載される回路パターンの周囲部分に１．７５μｍ以上の深さを有する筋状の凹部を設けることによって、回路パターンに対するモールド樹脂（封止樹脂体）の密着性の向上を図っている。
特開２０１６−２９６７６号公報
しかしながら、上記特許文献１に記載の半導体装置では、回路パターンに形成される凹部が浅く、回路パターンに対するモールド樹脂の密着性が不足する場合がある。特に、半導体素子を厚み方向に挟むように一対のリードフレームを設けた半導体装置では、リードフレームに大きな応力が生じるため、リードフレームとモールド樹脂との界面で剥離が生じるおそれがある。
本発明は、このような点を鑑みてなされたものであり、リードフレームと封止樹脂体との間で十分な密着性を確保することが可能な半導体装置を提供することを課題とする。
本発明者は、鋭意検討した結果、リードフレームと、リードフレームの搭載面に接合層を介して接合された半導体素子と、半導体素子およびリードフレームを覆う封止樹脂体とを備えた半導体装置において、リードフレームの搭載面では半導体素子に近い領域で生じる応力が最も大きくなることを見出した。また、本発明者は、複数の凹部がリードフレームの搭載面に半導体素子を囲うように複数列を成して形成された構造において、最内周の列に配列された凹部のピッチ、深さ、および封止樹脂体の曲げ弾性率が半導体素子と封止樹脂体との間の密着性に大きく影響することを見出した。
本発明は本発明者の新たな知見に基づくものであり、本発明に係る半導体装置は、第１リードフレームと、前記第１リードフレームの搭載面に第１接合層を介して接合された半導体素子と、前記半導体素子の表面と前記搭載面のうち前記半導体素子の周囲領域とを覆う封止樹脂体と、を備え、前記周囲領域には、円形状の複数の凹部が所定のピッチで前記半導体素子を囲うように複数列を成して形成されており、前記半導体素子を囲うように配置された複数の列のうち、少なくとも最内周の列に配列された前記凹部のピッチをＰ［μｍ］、深さをＨ［μｍ］、前記封止樹脂体の曲げ弾性率をＥ［ＧＰａ］とすると、以下の式（１）および（２）を満たす。
Ｅ［ＧＰａ］≦２０［ＧＰａ］・・・（１）
５≦８６．４−５．４５×Ｅ［ＧＰａ］＋０．１６４×Ｐ［μｍ］≦Ｈ［μｍ］・・・（２）
本発明の半導体装置によれば、最内周の列に配列された凹部のピッチおよび深さは式（２）を満たす。これにより、複数の凹部が半導体素子を囲うように複数列を成して形成された構造において、最内周の列に配置された凹部のピッチおよび深さが適切に設定され、第１リードフレームに対する封止樹脂体の密着性を十分に確保することができる。このため、第１リードフレームに大きな応力が生じた場合であっても、第１リードフレームと封止樹脂体との界面で剥離が生じるのを十分に抑制することができる。
上記半導体装置において、好ましくは、前記各列に配列された凹部は、前記式（２）を満たす。これにより、最内周の列に配列された凹部だけでなく、半導体素子を囲うように配置された全ての列に配列された凹部も式（２）を満たすので、第１リードフレームに対する封止樹脂体の密着性をより十分に確保することができる。このため、第１リードフレームと封止樹脂体との界面で剥離が生じるのをより十分に抑制することができる。
上記半導体装置において、好ましくは、前記複数の凹部は、前記最内周の列に配列された第１凹部と、最外周の列に配列された第２凹部と、前記最内周の列と前記最外周の列との間に配列された第３凹部と、を含み、前記第３凹部は、前記第１凹部および前記第２凹部に比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている。これにより、複数の凹部をレーザ加工により形成する際に、第３凹部を第１凹部および第２凹部と同じピッチおよび同じ深さに形成する場合に比べて、第３凹部を形成する際の加工時間を短縮することができる。なお、リードフレームの搭載面を、半導体素子に近い領域、半導体素子から遠い領域、これらの間の中間領域の３つに区分した場合、中間領域で生じる応力は、近い領域および遠い領域で生じる応力に比べて小さくなる。このため、第３凹部を、第１凹部および第２凹部に比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成した場合であっても、第１リードフレームに対する封止樹脂体の密着性を十分に確保することができるとともに、第１リードフレームと封止樹脂体との界面で剥離が生じるのを十分に抑制することができる。
上記半導体装置において、好ましくは、前記半導体素子の前記第１リードフレームとは反対側の面に、第２接合層を介して接合された金属ブロックと、前記金属ブロックの前記半導体素子とは反対側の面に、第３接合層を介して接合された第２リードフレームと、をさらに備え、前記第２リードフレームは、前記金属ブロックに対向するように配置される対向面を有し、前記対向面のうち前記金属ブロックの周囲領域は、前記封止樹脂体により覆われており、前記対向面には、円形状の複数の凹部が所定のピッチで前記金属ブロックを囲うように複数列を成して形成されており、前記金属ブロックを囲うように配置された複数の列のうち、少なくとも最内周の列に配列された前記凹部は前記式（２）を満たす。これにより、複数の凹部が第３接合層を囲うように複数列を成して形成された構造において、最内周の列に配置された凹部のピッチおよび深さが適切に設定され、第２リードフレームに対する封止樹脂体の密着性を十分に確保することができる。このため、第２リードフレームに大きな応力が生じた場合であっても、第２リードフレームと封止樹脂体との界面で剥離が生じるのを十分に抑制することができる。
なお、半導体素子の第１リードフレームとは反対側の面に金属ブロックおよび第２リードフレームが積層された構造（半導体素子が第１リードフレームおよび第２リードフレームによって挟まれた構造）では、封止樹脂体の拘束力が強く、第１リードフレームおよび第２リードフレームに生じる応力が比較的大きくなる。このため、第１リードフレームおよび第２リードフレームの複数の凹部を適切なピッチおよび深さに形成して、第１リードフレームおよび第２リードフレームと封止樹脂体との間の密着性を十分に確保することは特に有効である。
本発明の半導体装置によれば、リードフレームと封止樹脂体との間で十分な密着性を確保することが可能である。
本発明の第１実施形態による半導体装置の模式的断面図である。 本発明の第１実施形態による半導体装置のリードフレームの搭載面の構造を示す平面図である。 本発明の第１実施形態による半導体装置のリードフレームの凹部の構造を示す図である。 式（２）を導出する際に行った実験を説明するための図である。 密着強度の実測値と算出値との関係を示す図である。 本発明の第２実施形態による半導体装置のリードフレームの搭載面の構造を示す平面図である。 リードフレームの周囲領域の任意の位置における発生応力についての熱応力解析結果を示す図である。 本発明の変形例による半導体装置の模式的断面図である。
以下に本発明の実施形態による半導体装置について説明する。
（第１実施形態）
まず、図１を参照して、本発明の第１実施形態による半導体装置１の構造について説明する。図１は、本発明の第１実施形態による半導体装置１の模式的断面図である。
本実施形態に係る半導体装置１は、半導体素子２と、半導体素子２を厚み方向に挟むように配置されたリードフレーム（第１リードフレーム）３およびリードフレーム（第２リードフレーム）４と、両リードフレーム３および４と半導体素子２とを覆う封止樹脂体５と、を少なくとも備えている。リードフレーム３および４は、それぞれ半導体素子２のコレクタ側およびエミッタ側に配置されている。
本実施形態の半導体装置１では、半導体素子２の一方の面（図１の下面）２ａは、半田層（第１接合層）１１を介してリードフレーム３の搭載面３ａに接合されている。一方、半導体素子２の他方の面（反対側の面、図１の上面）２ｂは、半田層１２を介して金属ブロック６に接合されている。金属ブロック６の、半田層１２が接合された面６ａとは反対の面６ｂは、半田層１３を介してリードフレーム４の、金属ブロック６に対向する対向面４ａに接合されている。また、半導体装置１は、Ａｌ、Ｃｕ、またはＡｕ製のワイヤ７と、Ｃｕ製の端子８と、を備えている。ワイヤ７は、半導体素子２と端子８とを電気的に接続している。
半導体素子２としては、例えば、Ｓｉ基板やＳｉＣ基板などを含むパワー素子が挙げられるが、特にこれに限定されるものではない。
リードフレーム３は、アルミニウム、銅、またはこれらの合金で構成されており、リードフレーム３の側面および半導体素子２が搭載された搭載面３ａに、めっき層が形成されていてもよい。本実施形態では、リードフレーム３は、銅によって形成されており、めっきは施されていない。同様に、リードフレーム４は、アルミニウム、銅、またはこれらの合金で構成されており、リードフレーム４の側面および金属ブロック６が配置された対向面４ａに、めっき層が形成されていてもよい。本実施形態では、リードフレーム４は、銅によって形成されており、めっきは施されていない。
封止樹脂体５は、半導体素子２、リードフレーム３および４、半田層１１〜１３、金属ブロック６、ワイヤ７および端子８を覆っている。ただし、リードフレーム３の搭載面３ａとは反対側の面、リードフレーム４の対向面４ａとは反対側の面、及び端子８の端部は、封止樹脂体５から露出している。封止樹脂体５は、例えばエポキシ樹脂やイミド系樹脂などの熱硬化性樹脂からなる。また、熱伝導性と熱膨張の改善など、所望の物性を封止樹脂体５に付与するために、熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウム等の無機フィラーが含有されていてもよい。封止樹脂体５に含有されるフィラーの粒径は、特に限定されるものではないが、例えば、２０μｍ以上７０μｍ以下である。
半田層１１〜１３は、Ｐｂ系半田、Ｐｂフリー半田のいずれであってもよいが、Ｐｂフリー半田であることが好ましい。このようなＰｂフリー半田としては、Ｓｎ−Ａｇ系半田、Ｓｎ−Ｃｕ系半田、Ｓｎ−Ｃｕ−Ｎｉ系半田、Ｓｎ−Ａｇ−Ｃｕ系半田、Ｓｎ−Ｚｎ系半田、または、Ｓｎ−Ｓｂ系半田などを挙げることができる。
金属ブロック６は、半導体装置１の高さを調整するものであり、例えば、アルミニウム、銅、またはこれらの合金で構成されている。
ここで、本実施形態では図２に示すように、リードフレーム３の搭載面３ａは、半導体素子２を囲う周囲領域３ｂを有する。搭載面３ａの少なくとも周囲領域３ｂには、ドット状で円形状の複数の凹部２０が所定のピッチＰで半導体素子２を囲うように複数列（ここでは３列）Ｃ１、Ｃ２、Ｃ３を成して形成されている。この凹部２０は、封止樹脂体５とリードフレーム３との密着性を向上させるために設けられている。なお、図２では、複数の凹部２０が行列状に配置されている例について示しているが、複数の凹部２０は千鳥状に配置されていてもよい。
凹部２０の形成方法は、特に限定されるものではなく、レーザ加工やエッチング法等を用いることができるが、レーザ加工によって凹部２０を形成することが好ましい。レーザの種類は、特に限定されるものではなく、例えば、ファイバーレーザ、固体レーザ、液体レーザ、気体レーザ、半導体レーザ等を用いて凹部２０を形成することができる。エッチング法により凹部２０を形成する場合、例えば塩化鉄溶液を用いて凹部２０を形成することができる。
凹部２０は図３に示すように、平面視で円形状に形成されており、凹部２０の開口径Ｄは、３０μｍ以上、ピッチＰ未満の範囲に形成されている。また、封止樹脂体５に上述のフィラーが含有されている場合、凹部２０の開口径Ｄは、７０μｍ以上、ピッチＰ未満の範囲に形成されることが好ましい。凹部２０の開口径Ｄの下限値を７０μｍとしたのは、封止樹脂体５に含有されるフィラー（図示せず）の粒径の上限値が７０μｍであるので、開口径Ｄを７０μｍ未満にすると、凹部２０の開口端にフィラーが引っ掛かり凹部２０内に封止樹脂体５が充填されない場合があるためである。封止樹脂体５が充填されない凹部２０が存在すると、封止樹脂体５とリードフレーム３との密着性が低下するおそれがある。また、凹部２０の開口径Ｄの上限値をピッチＰ未満としたのは、隣接する凹部２０同士が繋がるのを回避するためである。
また、凹部２０の開口径Ｄは、７０μｍ以上１１０μｍ以下が好ましく、８０μｍ以上９０μｍ以下がより好ましい。凹部２０の開口径Ｄを１１０μｍ以下にすれば、市販されているレーザ装置によって凹部２０を容易に形成することができる。また、凹部２０の開口径Ｄを８０μｍ以上にすれば、凹部２０の開口端にフィラーが引っ掛かるのを十分に抑制することができる。凹部２０の開口径Ｄを９０μｍ以下にすれば、凹部２０の形成に必要なエネルギー量を抑える、すなわち加工時間を短くすることができる。
凹部２０の深さＨは、５μｍ以上、リードフレーム３の板厚（例えば２０００μｍ）未満の範囲に形成されている。凹部２０の深さＨの下限値を５μｍとしたのは、凹部２０の深さＨが５μｍ未満であると、封止樹脂体５と各凹部２０との密着性が確保できないためである。凹部２０の深さＨの上限値をリードフレーム３の板厚未満としたのは、凹部２０を形成することによってリードフレーム３が厚み方向に貫通するのを回避するためである。
また、本実施形態では、半導体素子２を囲うように配置された複数列Ｃ１〜Ｃ３（図２参照）のうち、少なくとも最内周の列Ｃ１に配列された凹部２０のピッチをＰ[μｍ]、深さをＨ[μｍ]とし、封止樹脂体５の曲げ弾性率をＥ[ＧＰａ]とすると、以下の式（１）および（２）を満たしている。これにより、後述するように、少なくとも最内周の列Ｃ１に配列された凹部２０のピッチＰ[μｍ]および深さＨ[μｍ]が適切に設定されるので、リードフレーム３に対する封止樹脂体５の密着性を十分に確保することが可能となる。
Ｅ［ＧＰａ］≦２０［ＧＰａ］・・・（１）
５≦８６．４−５．４５×Ｅ［ＧＰａ］＋０．１６４×Ｐ［μｍ］≦Ｈ［μｍ］・・・（２）
列Ｃ１に配列された凹部２０の全ては、同じピッチＰで、同じ深さＨに形成されることが好ましいが、全ての凹部２０が同じピッチＰで同じ深さＨに形成されていなくてもよい。この場合、各凹部２０が上記式（２）を満たしていればよい。
なお、本実施形態では、半導体素子２を囲うように配置された複数列Ｃ１〜Ｃ３のうち、各列Ｃ２およびＣ３に配列された凹部２０も上記式（２）を満たしている。また、各列Ｃ２およびＣ３に配列された凹部２０の全ては、列Ｃ１に配列された凹部２０と同じピッチＰで、同じ深さＨに形成されている。
さらに、本実施形態では、リードフレーム４の対向面４ａのうち金属ブロック６を囲う少なくとも周囲領域４ｂには、リードフレーム３と同様、ドット状で円形状の複数の凹部２０が所定のピッチで金属ブロック６および半田層１３を囲うように複数列（ここでは３列）Ｃ１、Ｃ２、Ｃ３を成して形成されている。なお、リードフレーム４の凹部２０は、リードフレーム３の凹部２０と同様の目的で同様の構造に形成されているため、同一の符号を用いて説明する。また、図面簡略化のため、リードフレーム４の凹部２０についても、リードフレーム３と同様に図２および図３を用いて説明する。
リードフレーム４の凹部２０の開口径Ｄは、７０μｍ以上、ピッチ未満の範囲に形成されている。リードフレーム４の凹部２０の深さＨは、５μｍ以上、リードフレーム４の板厚（例えば２０００μｍ）未満の範囲に形成されている。また、本実施形態では、半導体素子２を囲うように配置された複数列Ｃ１〜Ｃ３のうち、少なくとも最内周の列Ｃ１に配列された凹部２０は、上記式（２）を満たしている。これにより、後述するように、少なくとも最内周の列Ｃ１に配列された凹部２０のピッチＰ[μｍ]および深さＨ[μｍ]が適切に設定されるので、リードフレーム４に対する封止樹脂体５の密着性を十分に確保することができる。なお、リードフレーム４の凹部２０のその他の構造および形成方法は、リードフレーム３の凹部２０の構造および形成方法と同様である。
次に、上記式（２）の導出について説明する。
リードフレーム３および４と封止樹脂体５との間の密着強度に影響を与える因子は多様であると想定され、例えば、凹部２０のピッチ、凹部２０の深さ、及び封止樹脂体５の曲げ弾性率等が挙げられる。そこで、目的変数を密着強度、説明変数を凹部２０のピッチ、凹部２０の深さ、及び封止樹脂体５の曲げ弾性率として重回帰分析を行った。重回帰分析を行うに際し、下記の実験を行った。
［実験］
（試料１）
無酸素銅（Ｃ１０２０）からなる銅板１０３（図４参照）の表面１０３ａに、複数の凹部２０を行列状に形成した。このとき、レーザ活性物質としてＹｂが添加されたファイバーレーザを用いて、出力２５Ｗ、パルス周期４０μｓｅｃで、凹部２０を形成した。また、凹部２０のピッチを１０８．６μｍ、凹部２０の深さを５．４μｍとした。そして、図４に示すように、銅板１０３の表面１０３ａ上に、７０μｍ以下の粒径を有する無機フィラーを含有するエポキシ樹脂からなる樹脂体１０５を形成した。このとき、樹脂体１０５を、１０ｍｍ２の底面積、４ｍｍの高さ、７°のテーパ角度を有する円錐台形状に形成した。また、樹脂体１０５の曲げ弾性率を１８．０ＧＰａとした。
（試料２）
凹部２０のピッチを１０９．５μｍ、凹部２０の深さを２０．３μｍとした。樹脂体１０５の曲げ弾性率を１０．８ＧＰａとした。その他の構造は、試料１と同様にした。
（試料３）
凹部２０のピッチを１１１．１μｍ、凹部２０の深さを１０１．２μｍとした。樹脂体１０５の曲げ弾性率を２０．０ＧＰａとした。その他の構造は、試料１と同様にした。
（試料４）
凹部２０のピッチを１１１．１μｍ、凹部２０の深さを１０１．２μｍとした。樹脂体１０５の曲げ弾性率を１８．０ＧＰａとした。その他の構造は、試料１と同様にした。
（試料５）
凹部２０のピッチを１１１．１μｍ、凹部２０の深さを１０１．２μｍとした。樹脂体１０５の曲げ弾性率を１０．８ＧＰａとした。その他の構造は、試料１と同様にした。
（試料６）
凹部２０のピッチを１６８．１μｍ、凹部２０の深さを５．４μｍとした。樹脂体１０５の曲げ弾性率を２０．０ＧＰａとした。その他の構造は、試料１と同様にした。
（試料７）
凹部２０のピッチを１６８．１μｍ、凹部２０の深さを２０．４μｍとした。樹脂体１０５の曲げ弾性率を１８．０ＧＰａとした。その他の構造は、試料１と同様にした。
（試料８）
凹部２０のピッチを１６８．６μｍ、凹部２０の深さを９９．１μｍとした。樹脂体１０５の曲げ弾性率を１０．８ＧＰａとした。その他の構造は、試料１と同様にした。
（試料９）
凹部２０のピッチを４０９．５μｍ、凹部２０の深さを５．８μｍとした。樹脂体１０５の曲げ弾性率を１０．８ＧＰａとした。その他の構造は、試料１と同様にした。
（試料１０）
凹部２０のピッチを４０９．５μｍ、凹部２０の深さを２０．５μｍとした。樹脂体１０５の曲げ弾性率を２０．０ＧＰａとした。その他の構造は、試料１と同様にした。
（試料１１）
凹部２０のピッチを４１０．２μｍ、凹部２０の深さを９９．２μｍとした。樹脂体１０５の曲げ弾性率を１８．０ＧＰａとした。その他の構造は、試料１と同様にした。
なお、各試料においては、レーザ照射時間を調整することにより、凹部２０の深さを調整した。また、試料１〜１１の凹部２０の開口径Ｄは、７０μｍ以上１１０μｍ以下であった。
そして、試料１〜１１について、密着強度を測定した。具体的には、銅板１０３の表面１０３ａに対するツール２０１の高さｈを１００μｍにし、ツール２０１を５０μｍ／ｓの移動速度で樹脂体１０５に押圧して、樹脂体１０５が銅板１０３から剥離する強度を測定した。得られた強度を樹脂体１０５の底面積で除することにより、密着強度［ＭＰａ］を算出した。そして、その結果を用いて、目的変数を密着強度、説明変数を凹部２０のピッチＰ［μｍ］、凹部２０の深さＨ［μｍ］、及び樹脂体１０５の曲げ弾性率Ｅ［ＧＰａ］として重回帰分析を行った。その結果、以下の式（３）が得られた。
密着強度［ＭＰａ］＝０．２２×Ｈ［μｍ］＋１．２×Ｅ［ＧＰａ］−０．０３６×Ｐ［μｍ］−２．５・・・（３）
上記式（３）から、凹部２０の深さＨを大きくすると密着強度は大きくなり、曲げ弾性率Ｅを大きくすると密着強度は大きくなり、凹部２０のピッチＰを大きくすると密着強度は小さくなることが判明した。そして、上記式（３）を用いて試料１〜１１の密着強度を算出した。その結果を表１に示す。
Figure 2021068852
また、試料１〜１１について、上記実験で実測した密着強度と、上記式（３）を用いて算出した密着強度との関係を図５に示す。図５に示したデータについてＲ２（決定係数）を算出すると約０．８０１であり、上記式（３）の予測精度が十分に高いことが判明した。
ここで、図１に示したような半導体素子２の厚み方向両側にリードフレーム３および４を設けた構造の半導体装置１において、２５℃における密着強度の実測値が１５．０ＭＰａ以上であれば、半導体装置１に必要な密着性を十分確保できる、ということが発明者等の知見として得られている。図５に示すように、試料３〜８および１１は密着強度の実測値が１５．０ＭＰａ以上である。一方、試料１、２、９および１０は密着強度の実測値が１５．０ＭＰａ未満である。したがって、図５から、密着強度の算出値に関しては、試料１と試料６との間、すなわち１６．５ＭＰａ以上であれば、半導体装置１に必要な密着性を十分確保できることになる。
そこで、上記式（３）の密着強度が１６．５ＭＰａ以上となるようにし、かつ、深さＨ［μｍ］の式に変形すると、以下の式（４）が得られる。
８６．４−５．４５×Ｅ［ＧＰａ］＋０．１６４×Ｐ［μｍ］≦Ｈ［μｍ］・・・（４）
凹部２０の深さＨ［μｍ］は、上述したように５μｍ以上であるから、上記式（４）から上記式（２）が得られる。したがって、上記式（２）を満たすように、リードフレーム３および４の複数の列Ｃ１〜Ｃ３に配列された凹部２０のピッチＰおよび深さＨを設定することによって、リードフレーム３および４に対する封止樹脂体５の密着性を十分に確保することができる。このため、リードフレーム３および４に大きな応力が生じた場合であっても、リードフレーム３および４と封止樹脂体５との界面で剥離が生じるのを十分に抑制することができる。なお、後述するように、リードフレーム３および４の少なくとも最内周の列Ｃ１に配列された凹部２０のピッチＰおよび深さＨが上記式（２）を満たせばよい。この場合にも、リードフレーム３および４に対する封止樹脂体５の密着性を十分に確保することが可能である。
なお、リードフレーム３および４と封止樹脂体５との間の密着強度に影響を与える因子として、例えば凹部２０の開口径Ｄが想定される。上記実験では説明を省略したが、凹部２０の開口径Ｄおよび他のパラメータも説明変数に加えて重回帰分析を行った結果、密着強度に対する開口径Ｄおよび他のパラメータの寄与率（影響の度合い）は、非常に小さく、無視できる程度であった。密着強度に対する開口径Ｄの寄与率が非常に小さいのは、以下の理由によるものと考えられる。銅板１０３と樹脂体１０５との密着強度を担保する上で凹部２０内に樹脂体１０５が入り込むか否かが重要である。上記実験の試料１〜１１の凹部２０の開口径Ｄ（７０μｍ以上１１０μｍ以下）の範囲では、開口径Ｄがフィラー粒径に対して大きいため凹部２０内に樹脂体１０５が十分に入り込む。このため、凹部２０の開口径Ｄが密着強度に与える影響は非常に小さいと考えられる。
また、凹部２０の開口径Ｄが密着強度に与える影響が非常に小さいので、凹部２０の開口径Ｄを大きくしても密着強度はほとんど向上しない。これにより、例えば、隣接する凹部２０同士を繋げて形成すると、大きな１つの凹部になってしまうため、密着強度はほとんど向上しない。すなわち、図２に示した複数列Ｃ１〜Ｃ３の各々において、隣接する凹部２０同士を繋げて、半導体素子２を囲う矩形状の１つの凹部を形成したとしても、密着強度を十分に確保することは困難である。
したがって、例えば、上記特許文献１に開示されているように、回路パターンに筋状の凹部を形成したとしても、回路パターンに対するモールド樹脂の密着性を十分に確保することは困難である。また、例えば特開２００９−１７７０７２号公報に開示されているように、配線層の表面全面に１０ｎｍ〜３００ｎｍの微細な凹凸形状を設けたとしても、配線層に対する封止樹脂層の密着強度を十分に確保することは困難である。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置１の構造について説明する。第２実施形態では図６に示すように、上記第１実施形態と異なり、列Ｃ２に配列された凹部２０が、列Ｃ１に配列された凹部２０および列Ｃ３に配列された凹部２０に比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている場合について説明する。
第２実施形態の半導体装置１では、上記第１実施形態と同様、リードフレーム３の全ての凹部２０の深さＨは、５μｍ以上、リードフレーム３の板厚（例えば２０００μｍ）未満の範囲に形成されている。
複数の凹部２０は、最内周の列Ｃ１に配列された複数の凹部（第１凹部）２０ａと、最外周の列Ｃ３に配列された複数の凹部（第２凹部）２０ｂと、最内周の列Ｃ１と最外周の列Ｃ３との間に配列された複数の凹部（第３凹部）２０ｃと、を含んでいる。
本実施形態では、凹部２０ａのみが上記式（２）を満たしている。その一方、凹部２０ｂおよび２０ｃは、上記式（２）を満たしていない。凹部２０ｂは、凹部２０ａに比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている。また、凹部２０ｃは、凹部２０ａおよび２０ｂに比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている。なお、図６では、凹部２０ｂは、凹部２０ａに比べて、大きいピッチを有するように形成されており、凹部２０ｃは、凹部２０ａおよび２０ｂに比べて、大きいピッチを有するように形成されている場合について示している。
また、上記第１実施形態と同様、リードフレーム４の全ての凹部２０の深さＨは、５μｍ以上、リードフレーム４の板厚（例えば２０００μｍ）未満の範囲に形成されている。
また、リードフレーム４の凹部２０は、リードフレーム３の凹部２０と同様、最内周の列Ｃ１に配列された複数の凹部２０ａと、最外周の列Ｃ３に配列された複数の凹部２０ｂと、最内周の列Ｃ１と最外周の列Ｃ３との間に配列された複数の凹部２０ｃと、を含んでいる。
また、リードフレーム４では、リードフレーム３と同様、凹部２０ａのみが上記式（２）を満たしている一方、凹部２０ｂおよび２０ｃは、上記式（２）を満たしていない。凹部２０ｂは、凹部２０ａに比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている。また、凹部２０ｃは、凹部２０ａおよび２０ｂに比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されている。
本実施形態では、上記のように、凹部２０ｃは、凹部２０ａおよび凹部２０ｂに比べて、大きいピッチＰおよび小さい深さＨの少なくとも一方を有するように形成されている。これにより、複数の凹部２０をレーザ加工により形成する際に、凹部２０ｃを凹部２０ａおよび凹部２０ｂと同じピッチＰおよび同じ深さＨに形成する場合に比べて、凹部２０ｃを形成する際の加工時間を短縮することができる。なお、例えばリードフレーム３の搭載面３ａを、半導体素子２に近い領域、半導体素子２から遠い領域、これらの間の中間領域の３つに区分した場合、後述するように、中間領域で生じる応力は、近い領域および遠い領域で生じる応力に比べて小さくなる。このことは、リードフレーム４の対向面４ａにおいても同様である。このため、凹部２０ｃを、凹部２０ａおよび凹部２０ｂに比べて、大きいピッチＰおよび小さい深さＨの少なくとも一方を有するように形成した場合であっても、リードフレーム３および４に対する封止樹脂体５の密着性を十分に確保することができるとともに、リードフレーム３および４と封止樹脂体５との界面で剥離が生じるのを十分に抑制することができる。
次に、凹部２０ａ〜２０ｃのピッチまたは深さの設定方法について説明する。ここでは、凹部２０ａ〜２０ｃのピッチを一定にし、深さを異ならせる場合について説明する。
図１に示した構造のモデルを用いた熱応力解析によって、リードフレーム３の搭載面３ａに発生する応力を求めた。具体的には、半導体素子２の材質をＳｉＣとし、リードフレーム３および４、金属ブロック６および端子８の材質を無酸素銅とし、半田層１１〜１３の材質をＳｎ−Ｃｕ−Ｎｉ系半田とし、ワイヤ７の材質をＡｌとした。また、封止樹脂体５の曲げ弾性率を１６．０［ＧＰａ］とした。
そして、２５℃でのリードフレーム３の周囲領域３ｂの任意の位置における発生応力を求めた。このとき、半導体素子２の端面から任意の位置までの距離／半導体素子２の端面からリードフレーム３の端面までの距離、で求められる比率をｘとし、任意の位置における発生応力をｙとすると、ｘおよびｙについて以下の式（５）が得られた。また、その結果を図７および表２に示す。
ｙ＝−１３２・ｘ３＋２７７・ｘ２−１７２・ｘ＋３５・・・（５）
Figure 2021068852
図７および表２に示すように、リードフレーム３の搭載面３ａの周囲領域３ｂにおいて、半導体素子２に最も近い領域（ここでは凹部２０ａが配置された領域）に発生する応力が最も大きくなった。次いで、半導体素子２から最も遠い領域（ここでは凹部２０ｂが配置された領域）に発生する応力が大きくなった。そして、半導体素子２の端面とリードフレーム３の端面との中間位置（ここでは凹部２０ｃが配置された領域）に発生する応力が最も小さくなった。
このように、リードフレーム３の搭載面３ａに発生する応力は、均一ではない。このため、発生応力の大きい領域には、上記式（２）を満たすように凹部２０を形成する必要がある一方、発生応力の小さい領域には、上記式（２）を満たすように凹部２０を形成する必要はない。
なお、半導体素子２に最も近い領域に発生する応力が最も大きくなったのは、半導体素子２は発熱体であるため、半導体素子２に近づくにしたがって温度が高くなる。その一方、半導体素子２に最も近い領域では、熱膨張による変形を抑える拘束力が大きいため、発生応力が最も大きくなったと考えられる。
次に、表２に示すように、７つの位置（比率ｘが０．１３、０．２７、０．４０、０．５３、０．６７、０．８０、０．９３の位置）における、凹部２０に必要な深さＨ［μｍ］と得られる密着強度［ＭＰａ］とを求める。ここでは、凹部２０のピッチＰ［μｍ］を例えば４００μｍとする。
例えば、比率ｘが０．１３の位置においては、発生応力が１６．５［ＭＰａ］であるため、上記式（３）から以下の式（６）を満たす必要がある。
１６．５［ＭＰａ］≦得られる密着強度［ＭＰａ］＝０．２２×Ｈ［μｍ］＋１．２×１６．０［ＧＰａ］−０．０３６×４００［μｍ］−２．５・・・（６）
上記式（６）を用いて、深さＨが６５μｍ以上のときに、得られる密着強度が１６．６［ＭＰａ］以上となり、十分な密着性を確保することが可能となる。比率ｘが０．２７、０．４０、０．５３、０．６７、０．８０、０．９３の位置においても、同様にして、必要な深さＨ［μｍ］と得られる密着強度［ＭＰａ］とを求めることができる。
したがって、例えば、凹部２０のピッチを４００μｍにした場合、凹部２０ａの深さを６５μｍとし、凹部２０ｂの深さを３０μｍとし、凹部２０ｃの深さを５μｍとすれば、十分な密着性を確保することができる。凹部２０ａ、凹部２０ｂおよび凹部２０ｃのそれぞれの深さを６５μｍ、３０μｍおよび５μｍよりも大きくすると密着性がさらに向上することは言うまでもない。
なお、凹部２０ａ〜２０ｃの深さを一定にし、ピッチを異ならせる場合も、上記式（３）を用いて凹部２０ａ〜２０ｃの必要なピッチを容易に求めることができる。
今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記実施形態では、半導体素子２の厚み方向両側にリードフレーム３および４をそれぞれ設ける例について示したが、本発明はこれに限らない。例えば図８に示した本発明の変形例の半導体装置１ａのように、リードフレーム４および金属ブロック６などを設けず、半導体素子２、リードフレーム３、半田層１１、封止樹脂体５、ワイヤ７および端子８により形成してもよい。なお、図８に示した半導体装置１ａのように半導体素子２の厚み方向片側のみにリードフレーム３を配置した構造は、図１に示した半導体装置１のような構造に比べて、封止樹脂体５の拘束力が小さいため、リードフレーム３に発生する応力が小さくなる。このため、半導体装置１ａにおいてリードフレーム３の凹部２０が上記式（２）を満たすように形成すれば、リードフレーム３と封止樹脂体５との間の密着性をより十分に確保することができる。
また、上記第２実施形態では、最内周の列Ｃ１と最外周の列Ｃ３との間に、凹部２０ｃが１列分だけ設けられている例について示したが、凹部２０ｃが複数列分設けられていてもよい。
１、１ａ：半導体装置、２：半導体素子、２ｂ：他方の面（反対側の面）、３：リードフレーム（第１リードフレーム）、３ａ：搭載面、３ｂ：周囲領域、４：リードフレーム（第２リードフレーム）、４ａ：対向面、５：封止樹脂体、６：金属ブロック、６ｂ：面（反対側の面）、１１：半田層（第１接合層）、１２：半田層（第２接合層）、１３：半田層（第３接合層）、２０：凹部、２０ａ：凹部（第１凹部）、２０ｂ：凹部（第２凹部）、２０ｃ：凹部（第３凹部）、Ｃ１〜Ｃ３：列、Ｄ：開口径、Ｐ：ピッチ

Claims (4)

  1. 第１リードフレームと、
    前記第１リードフレームの搭載面に第１接合層を介して接合された半導体素子と、
    前記半導体素子の表面と前記搭載面のうち前記半導体素子の周囲領域とを覆う封止樹脂体と、
    を備え、
    前記周囲領域には、円形状の複数の凹部が所定のピッチで前記半導体素子を囲うように複数列を成して形成されており、
    前記半導体素子を囲うように配置された複数の列のうち、少なくとも最内周の列に配列された前記凹部のピッチをＰ［μｍ］、深さをＨ［μｍ］、前記封止樹脂体の曲げ弾性率をＥ［ＧＰａ］とすると、以下の式（１）および（２）を満たすことを特徴とする半導体装置。
    Ｅ［ＧＰａ］≦２０［ＧＰａ］・・・（１）
    ５≦８６．４−５．４５×Ｅ［ＧＰａ］＋０．１６４×Ｐ［μｍ］≦Ｈ［μｍ］・・・（２）
  2. 前記各列に配列された凹部は、前記式（２）を満たすことを特徴とする請求項１に記載の半導体装置。
  3. 前記複数の凹部は、前記最内周の列に配列された第１凹部と、最外周の列に配列された第２凹部と、前記最内周の列と前記最外周の列との間に配列された第３凹部と、を含み、
    前記第３凹部は、前記第１凹部および前記第２凹部に比べて、大きいピッチおよび小さい深さの少なくとも一方を有するように形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子の前記第１リードフレームとは反対側の面に、第２接合層を介して接合された金属ブロックと、
    前記金属ブロックの前記半導体素子とは反対側の面に、第３接合層を介して接合された第２リードフレームと、
    をさらに備え、
    前記第２リードフレームは、前記金属ブロックに対向するように配置される対向面を有し、
    前記対向面のうち前記金属ブロックの周囲領域は、前記封止樹脂体により覆われており、
    前記対向面には、円形状の複数の凹部が所定のピッチで前記金属ブロックを囲うように複数列を成して形成されており、
    前記金属ブロックを囲うように配置された複数の列のうち、少なくとも最内周の列に配列された前記凹部は前記式（２）を満たすことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。

JP2019194859A 2019-10-28 2019-10-28 半導体装置 Active JP7163896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019194859A JP7163896B2 (ja) 2019-10-28 2019-10-28 半導体装置
US17/037,914 US20210125887A1 (en) 2019-10-28 2020-09-30 Semiconductor apparatus
CN202011162186.2A CN112736057A (zh) 2019-10-28 2020-10-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194859A JP7163896B2 (ja) 2019-10-28 2019-10-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2021068852A true JP2021068852A (ja) 2021-04-30
JP7163896B2 JP7163896B2 (ja) 2022-11-01

Family

ID=75586378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194859A Active JP7163896B2 (ja) 2019-10-28 2019-10-28 半導体装置

Country Status (3)

Country Link
US (1) US20210125887A1 (ja)
JP (1) JP7163896B2 (ja)
CN (1) CN112736057A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269401A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp 半導体装置
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2017005124A (ja) * 2015-06-11 2017-01-05 Ｓｈマテリアル株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2018150456A (ja) * 2017-03-13 2018-09-27 住友ベークライト株式会社 封止用樹脂組成物および半導体装置
JP2019040971A (ja) * 2017-08-24 2019-03-14 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269401A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp 半導体装置
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2017005124A (ja) * 2015-06-11 2017-01-05 Ｓｈマテリアル株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2018150456A (ja) * 2017-03-13 2018-09-27 住友ベークライト株式会社 封止用樹脂組成物および半導体装置
JP2019040971A (ja) * 2017-08-24 2019-03-14 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7163896B2 (ja) 2022-11-01
US20210125887A1 (en) 2021-04-29
CN112736057A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US20050006786A1 (en) Semiconductor device and method of fabricating the same
EP2214201A1 (en) Process for producing substrate for power module, substrate for power module, and power module
US6753596B1 (en) Resin-sealed semiconductor device
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP5214936B2 (ja) 半導体装置
JP6745901B2 (ja) 半導体装置
US20120045869A1 (en) Flip chip bonder head for forming a uniform fillet
CN107924889B (zh) 半导体装置及半导体装置的制造方法
JP2007299974A (ja) 回路基板およびこれを用いた半導体モジュール
US9978664B2 (en) Semiconductor module
JP2010040881A (ja) 位置決め治具および半導体装置の製造方法
JP2021068852A (ja) 半導体装置
JP2012023403A (ja) 回路基板およびこれを用いた半導体モジュール
JP2012023404A (ja) 回路基板およびこれを用いた半導体モジュール
WO2016111206A1 (ja) 放熱基板
US20170062241A1 (en) Method for Soldering an Insulating Substrate onto a Carrier
CN105612614B (zh) 半导体装置及半导体装置的制造方法
JP6896734B2 (ja) 回路基板および半導体モジュール
US20120118609A1 (en) Electrode base
US6512674B1 (en) Package for semiconductor device having radiating substrate and radiator fin
JP4498966B2 (ja) 金属−セラミックス接合基板
US20220005708A1 (en) Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate
JP4543275B2 (ja) アルミニウム−セラミックス接合基板およびその製造方法
WO2022244065A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R151 Written notification of patent or utility model registration

Ref document number: 7163896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151