CN105612614B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105612614B
CN105612614B CN201580002155.1A CN201580002155A CN105612614B CN 105612614 B CN105612614 B CN 105612614B CN 201580002155 A CN201580002155 A CN 201580002155A CN 105612614 B CN105612614 B CN 105612614B
Authority
CN
China
Prior art keywords
semiconductor device
metal plate
area
insulate electrical
electrical substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580002155.1A
Other languages
English (en)
Other versions
CN105612614A (zh
Inventor
斋藤隆
加藤辽
加藤辽一
西村芳孝
百濑文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105612614A publication Critical patent/CN105612614A/zh
Application granted granted Critical
Publication of CN105612614B publication Critical patent/CN105612614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的目的是提供一种不仅能降低与冷却器接合的金属板整体的弯曲，还能降低由接合多块绝缘电路基板产生的局部弯曲的半导体装置及半导体装置的制造方法。在金属板(20)的一个面上多块绝缘电路基板(21)相互间隔地配置并焊接接合的半导体装置中，在金属板(20)的与配置绝缘电路基板(21)的面相反侧的面上，具备对应于绝缘电路基板(21)的金属部(26)的配置的第一区域(13)，在第一区域(13)的至少一部分上具备表面加工硬化层(11)。通过利用表面加工硬化层(11)的压缩应力降低由绝缘电路基板(21)和金属板(20)的热膨胀差引起的局部的弯曲。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及搭载在功率转换装置等上的半导体装置等的半导体装置及半导体装置的制造方法。
背景技术
现有的半导体装置的剖视图如图6所示。作为搭载在该半导体装置上的半导体芯片6有IGBT(绝缘栅双极晶体管)、MOSFET(MOS型场效应晶体管)、FWD(续流二极管)等。下面将搭载IGBT的半导体装置称为IGBT装置。以下，以IGBT装置为例来对半导体装置进行说明。
为了组装IGBT装置，在通过焊料5接合绝缘电路基板4(DCB基板：Direct CopperBonding基板-直接敷铜基板)和金属板3时，因为绝缘电路基板4和金属板3的线膨胀系数之差较大，相对于图7(a)的焊接前平坦的形状，如图7(b)所示，经过焊接工艺后，无法避免地出现被焊接的绝缘电路基板4相反一侧的金属板3的背面的中央变为底部从而弯曲成凹状的现象。这是因为线膨胀系数小的绝缘电路基板4(陶瓷基板的线膨胀系数：4.6～7.3×10- 6K-1)与线膨胀系数大的金属板3(铜的线膨胀系数：16.6×10-6K-1)的主面经由焊料5在高温下接合，因此在降到室温时，向膨胀系数大的一侧弯曲。
关于这样的半导体装置的金属板弯曲的问题，在专利文献1中公开了通过在绝缘电路基板的接合面相反一侧的金属板的背面上进行喷丸硬化处理，使弯曲成凹状的金属板平坦的方法。
此外，在专利文献2中记载有在陶瓷基板的一个面上接合金属电路板并且在另一个面上接合散热板的一个面的金属-陶瓷接合基板上，通过形成在散热板的另一个面上具有加工硬化层的金属－陶瓷接合基板，即使为了焊接而加热也能防止背面较大地弯曲成凹状的方法。
现有技术文献
专利文献
【专利文献1】日本专利特开2006－332084号公报(说明书摘要、权利要求1、图6)
【专利文献2】日本专利特开第3971296号公报(段落0011、图1～3)
发明内容
发明所要解决的技术问题
如上所述，半导体装置容易由组装元器件间的线膨胀系数差引起金属板产生弯曲。在冷却器的平坦面上经由散热润滑油安装具备存在凹状弯曲的金属板的半导体装置的情况下，由于如图7(b)所示的金属板发生了弯曲，因此金属板的中央附近与冷却器的表面之间会产生空隙。该金属板的弯曲(称为凹状弯曲或负弯曲)所引起的所述空隙即使通过将螺栓插入设置在金属板的周边的孔中并用螺栓来紧固，也难以消除，从而存在半导体装置的散热性降低的问题。
此外，为了防止半导体装置的金属板的负弯曲，已知有以下方法：如图7(c)所示，将向与负弯曲相反侧弯曲的正弯曲作为预折弯预先施加在金属板上，如图7(d)所示，在焊接工艺后金属板变得平坦或弱正弯曲。在如上述(c)、(d)所示的正弯曲的修正方法中，若使用经预折弯的金属板，金属板与绝缘电路基板之间存在间隙，因此存在焊接的合格率容易降低的问题。
此外，由于市场追求散热特性优异的体积小重量轻的半导体装置，因此以氮化铝或氮化硅等为主要成分材料的绝缘基板今后会被大量使用，然而与现有的氧化铝绝缘基板相比，其热传导性更好但线膨胀系数更小，和金属板的线膨胀系数差更大，因此有进一步增大金属板的弯曲量的趋势。
此外，本发明人发现如下还未知的技术问题：在金属板的一个面上焊接接合一块绝缘电路基板的半导体装置中，金属板整体弯曲成一块，而在多块绝缘电路基板焊接接合的半导体装置中会产生复杂的弯曲。例如，在图8(a)中，对于在图8(b)中用虚线表示了配置多块绝缘电路基板的位置的背面区域(4a～4f)的金属板3，用等高线表示其弯曲量。如同图所示，在每个配置多块绝缘电路基板的位置，分别产生局部的弯曲。
金属板整体的弯曲或对应于绝缘电路基板在金属板上局部地形成凹部的现象，会阻碍散热润滑油的扩散，产生散热润滑油较厚的部分，从而使散热性恶化。
由此，本发明的目的是提供一种不仅能降低接合在冷却器上的金属板整体的弯曲，还能降低由接合多块绝缘电路基板产生的局部弯曲的半导体装置及半导体装置的制造方法。
解决技术问题的技术方案
为达成上述目的，本发明的半导体装置包括：多块绝缘电路基板，该多块绝缘电路基板具备绝缘基板、在所述绝缘基板的正面上与半导体元件连接的电路部、在所述绝缘基板的背面上的金属部；金属板，该金属板比所述绝缘电路基板大并且与所述多块绝缘电路基板的所述金属部接合；以及接合构件，该接合构件接合所述绝缘电路基板和所述金属板，其特征在于，在所述金属板的正面上所述绝缘电路基板相互间隔地配置，并且在所述金属板的背面具备对应于所述金属部的配置的第一区域和除所述第一区域以外的第二区域，在所述第一区域的至少一部分表面上具备表面加工硬化层，所述第二区域与所述表面加工硬化层的硬度不同。
若采用本发明，通过在具有多块绝缘电路基板的金属板的对应于各个绝缘电路基板位置的第一区域的至少一部分上形成表面加工硬化层，不仅能防止金属板整体的弯曲，还能防止金属板的局部负弯曲并使金属板与冷却器的间隙变窄，提高散热性。
在本发明的半导体装置中，所述表面加工硬化层优选为横跨多个所述第一区域来延伸。
此外，在本发明的半导体装置中，所述表面加工硬化层横跨多个所述第一区域来延伸的方向优选为所述金属板的宽度较短的方向。
若采用上述方式，则能形成包含多个第一区域且简单的图案形状的表面加工硬化层。
在本发明的半导体装置中，所述第一区域内的弯曲量优选为50μm以下。此处，弯曲量是指曲面的中央和边缘的标高差。
若采用上述实施方式，则能抑制第一区域的局部弯曲，使金属板和冷却器的间隙变窄，提高散热性。
在本发明的半导体装置中，所述第一区域内的所述表面加工硬化层的面积优选为所述第一区域的面积的30％以上。
若采用上述实施方式，则能将第一区域的局部弯曲量抑制在50μm以下。
在本发明的半导体装置中，所述绝缘基板的材质优选为以氧化铝、氮化铝或氮化硅为主要成分。
若采用上述实施方式，通过提高绝缘基板的热传导率，即使较小的散热面积也能充分散热，因此能使装置小型化。
在本发明的半导体装置中，所述金属板优选为用于冷却所述半导体元件的散热板。
本发明的半导体装置的制造方法的特征在于，该半导体装置包括：多块绝缘电路基板，该多块绝缘电路基板具备绝缘基板、在所述绝缘基板的正面上与半导体元件连接的电路部、在所述绝缘基板的背面上的金属部；金属板，该金属板比所述绝缘电路基板大，并且在正面上所述绝缘电路基板相互间隔地配置，并且在背面上具备对应于所述金属部的配置的第一区域和除所述第一区域以外的第二区域；以及接合构件，该接合构件接合所述绝缘电路基板和所述金属板，该制造方法包含在所述金属板的背面内的除所述第一区域的至少一部分以外的区域形成掩模的工序、在所述第一区域的未形成所述掩模的区域上通过喷丸硬化处理形成表面加工硬化层的工序。
若采用本发明，则能在第一区域的至少一部分上形成表面加工硬化层，防止金属板的局部的负弯曲，使金属板与冷却器的间隙变窄，提高散热性。
在本发明的半导体装置的制造方法中，优选为包含在形成所述表面加工硬化层后对所述半导体装置进行加热处理的工序。
若采用上述实施方式，则能抑制半导体装置使用时金属板的弯曲量随时间变化。
在本发明的半导体装置的制造方法中，所述加热处理的加热温度优选为60℃以上175℃以下。
若采用上述实施方式，则在以60℃以上175°以下使用的半导体装置中，能有效地抑制金属板的弯曲量随时间变化。
在本发明的半导体装置的制造方法中，优选为在所述加热处理后进行冷却处理，并交替地重复所述加热处理及冷却处理。
在本发明的半导体装置的制造方法中，所述加热处理及所述冷却处理的循环次数优选为1个循环以上。
在本发明的半导体装置的制造方法中，所述加热处理优选为在150℃下进行，所述冷却处理优选为在－40℃下进行。
技术效果
采用本发明，通过在具有多块绝缘电路基板的金属板的对应于各个绝缘电路基板位置的第一区域的至少一部分上形成表面加工硬化层，不仅能防止金属板整体的弯曲，还能防止金属板的局部的负弯曲，能使金属板与冷却器的间隙变窄，提高散热性。
附图说明
图1是表示本发明所涉及的半导体装置的一个实施方式的剖面示意图。
图2是表示本发明的半导体装置所涉及的金属板的弯曲值分布的一个示例的图。
图3是图2(a)的放大图。
图4是用于说明现有技术所涉及的喷丸硬化处理的剖面示意图。
图5是用于说明本发明所涉及的喷丸硬化处理的剖面示意图。
图6是一般的半导体装置的剖面图。
图7是用于说明半导体装置的金属板弯曲的剖面示意图。
图8是表示现有技术的半导体装置所涉及的金属板弯曲的一个示例的等高线图。
图9是表示现有技术的所涉及的金属板的弯曲值分布的一个示例的图。
图10是图9(a)的放大图。
图11是表示现有技术所涉及的金属板的弯曲值分布的另一个示例的图。
图12是图11(a)的放大图。
图13是表示本发明所涉及的半导体装置的加热试验中针对加热温度的弯曲值变化量的图。
图14是表示本发明所涉及的半导体装置的加热冷却试验中针对加热冷却循环数的弯曲值变化量的图。
具体实施方式
以下，对于本发明的半导体装置所涉及的实施方式参照附图进行详细地说明。此外，在下述的实施方式的说明及附图中，对相同结构标注相同符号并省略重复说明。此外，用于下述说明的附图，为了易于观察和理解，并未以正确的比例尺、尺寸比进行描绘。此外，本发明在不超过其要旨的范围内，并不限于以下所说明的实施方式的记载。
使用附图说明本发明的半导体装置的一个实施方式。
在图1中，示意性地表示将本发明所涉及的半导体装置安装在冷却器1上的状态的剖面图。在冷却器1上，经由散热润滑油2安装半导体装置100。半导体装置100由金属板20、半导体器件结构体30、外部端子8、收纳它们的端子壳体9构成，在端子壳体9中填充密封树脂10。
半导体器件结构体30由IGBT、MOSFET、FWD等半导体芯片6和绝缘电路基板21构成，该绝缘电路基板21在绝缘基板7的正面配置电路部25且在其背面配置金属部26，半导体芯片6的背面经由焊料5与绝缘电路基板21的电路部25接合。此外，半导体芯片6的正面侧的电极用未图示的接合线与外部端子8电连接。此外，绝缘基板7的材质优选为热传导优异的氧化铝、氮化铝或氮化硅等材料，电路部25和金属部26的主要材料优选为铜板或铜箔等导电性好的金属。
在金属板20上，多个半导体器件结构体30分别隔开配置，绝缘电路基板21的金属部26与金属板20焊接接合。
半导体器件结构体30的配置无特别限定，图1中将6个半导体器件结构体30隔开间隔配置成一列，然而绝缘电路基板21的金属部26例如也可以每3块隔开间隔地排成两列。而且块数多的情况下可以排列成不同的配置。此外，构成半导体器件结构体30的绝缘电路基板21不需要全部是相同形状，也可以是一部分绝缘电路基板21连结的形状。此外，连结的绝缘电路基板21可以在金属板20的短边方向上配置半导体器件结构体30。
而且，在金属板20的背面(与配置绝缘电路基板21的面相反侧的面，即与冷却器1相接触的面)，将对应于绝缘电路基板21的金属部26的配置的区域作为第一区域13，将除第一区域13以外的区域作为第二区域14。
本发明的半导体装置100的特征在于，在第一区域13的至少一部分上形成表面加工硬化层11，第二区域14与表面加工硬化层11的硬度不同。表面加工硬化层11的作用效果是在第一区域13降低局部的负弯曲。表面加工硬化层11的形成方法无特别限定，可以是通过例如后述的喷丸硬化处理等来形成。
在图1中表面加工硬化层11被描绘成与第一区域13相同形状相同尺寸，然而在其他方式中表面加工硬化层11可以部分地形成在第一区域13的内侧，在其他方式中表面加工硬化层11也可以形成为横跨多个第一区域13来延伸。例如，在弯曲的允许范围，形成表面加工硬化层11的区域可以是包含多个第一区域13的简化的图案。在金属板20的宽度较短的方向上，由于弯曲较小，表面加工硬化层11横跨第一区域13来延伸的方向优选为金属板20的宽度较短的方向。
从散热性这点出发，金属板20的第一区域13的局部弯曲量(曲面的中央和边缘的标高差)优选为50μm以下。因而，第一区域13内所述表面加工硬化层11的面积优选为所述第一区域13的面积的30％以上。
接着，参照附图说明本发明的半导体装置100所涉及的制造方法的一个实施方式。
在图5中，为了在金属板20的第一区域13上形成表面加工硬化层11，示意地表示进行喷丸硬化处理的半导体装置的剖面。
本发明在未进行预折弯处理的平坦的金属板20上配置多个绝缘电路基板21，通过焊料5连接半导体芯片6、绝缘电路基板21和金属板20，接着，将半导体芯片6彼此以及半导体芯片6和外部端子(未图示)引线接合，收纳在端子壳体(未图示)中，并用密封树脂(未图示)填充，完成半导体模块后，用掩模12覆盖不处理区域，使得在金属板20的表面上选择性地形成表面加工硬化层11。掩模的材质无特别限定，可以使用例如抗蚀剂掩模、金属掩模。
在图5中，图示了以下方法：作为喷丸硬化处理，在金属板20的未覆盖掩模的露出面上，将通过超声波振动装置28得到动能的射出材27强力钉上，使表面层压缩，从而形成保持了由压缩引起的残留应力的表面加工硬化层11。射出材27没有特别限定，可以使用例如平均粒径1～3mm左右的金属粒子、陶瓷粒子、玻璃粒子等。此外，向射出材27提供动能的方法没有特别限定，除超声波振动装置以外，也可以是将压力气流和射出材27混合喷出的方法。
若实施喷丸硬化处理，则在金属板20的下表面上形成数μm～数百μm厚度的表面加工硬化层11，由于形成的表面加工硬化层11和金属板20内部的硬度差，产生使表面加工硬化层11侧变凸出的压缩应力，因此金属板20整体呈正弯曲，第一区域13上的各个局部负弯曲被降低。
与现有的喷丸硬化处理的不同点在于，不是对金属板20的整个面进行处理的方法，而是使用掩模12从而在第一区域13的至少一部分上选择性地形成表面加工硬化层11。仅仅在金属板20的整个面上实施喷丸硬化处理不能改善对应于绝缘电路基板21的第一区域13的负弯曲。其理由是考虑到金属板20的局部凹凸会通过整个面喷丸硬化而分别向相同方向弯曲相同的量。
若采用本发明的半导体装置的制造方法，则选择性地进行喷丸硬化处理，能降低配置绝缘电路基板21的位置的局部负弯曲，因此不需要像现有技术那样使用预先施加了正弯曲的金属板20。由此，能使用没有预折弯的铜等金属板20，因此能提高焊接工艺的合格率。
本发明的半导体装置的制造方法包含了在金属板20上形成表面加工硬化层11后对半导体装置进行加热的处理，能够缓和焊接接合部的应力，能抑制半导体装置使用时金属板的弯曲量的随时间变化。
上述的加热处理优选为在不会发生焊接溶融的温度下进行，优选为加热温度在60℃以上175°以下。该温度范围能有效地抑制金属板20的弯曲量随时间的变化。
此外，加热处理可以是将半导体装置保持在固定温度的加热处理，也可以是交替地重复进行加热处理和冷却处理的加热冷却处理。加热冷却处理优选为重复到金属板20的弯曲量饱和为止。
以上，若采用本发明的制造方法，能控制金属板的弯曲使其大大地向正弯曲侧发展，因此相比于具有氧化铝为主要成分的绝缘基板的绝缘电路基板，能够使用线膨胀系数更小但热传导率更优异的具有氮化铝或氮化硅为主要成分的绝缘基板的绝缘电路基板，因此能使半导体装置小型化轻量化。而且能使金属板正弯曲，并且能降低对应于多块绝缘电路基板内的各个位置的相反侧的金属板在各区域内的负弯曲，因此改善了散热润滑油的浸润扩散性，能够进一步实现散热润滑油的薄膜化从而改善散热性。
实施例
对于用于本发明的喷丸硬化处理的作用效果进一步详细地说明。
[实施例1]
制作在以铜为材质的金属板20上如图5所示(俯视时如图8(b))配置6个绝缘电路基板21的试验样品，接着用抗蚀剂掩模覆盖对应于绝缘电路基板21的第一区域13以外部分，并在选择性地进行喷丸硬化处理后，用3D激光位移计测量弯曲值。图2(a)所示的长边方向的弯曲量(曲面的中央和边缘的标高差)整体为500μm的正弯曲量，由绝缘电路基板21的影响引起的局部弯曲几乎被消除。此外，图2(b)所示的短边方向的弯曲量整体为200μm的正弯曲量，没有由绝缘电路基板21的影响引起的局部的弯曲。此外，图3是图2(a)的放大图。
[比较例1]
以与实施例1相同的步骤制作试验样品，未实施喷丸硬化处理，直接用3D激光位移计测量弯曲值。图9(a)所示的长边方向的弯曲整体为200μm左右的正弯曲量，由绝缘电路基板21的影响引起局部为50μm左右的负弯曲量。此外，图9(b)所示的短边方向的弯曲整体为100μm左右的正弯曲量，由绝缘电路基板21的影响引起局部为50μm左右的负弯曲量。此外，图10是图9(a)的放大图。
[比较例2]
以与实施例1相同的步骤制作试验样品，接着在遍及金属板20的整个面进行喷丸硬化处理后，用3D激光位移计测量弯曲值。图11(a)所示的长边方向的弯曲整体为600μm左右的正弯曲量，由绝缘电路基板21的影响引起局部为30μm左右的负弯曲量。此外，图11(b)所示的短边方向的弯曲整体为200μm的正弯曲量，没有由绝缘电路基板21的影响引起的局部的弯曲。此外，图12是图11(a)的放大图。
如上所述，以往在遍及金属板20的整个面上进行喷丸硬化处理，因此对应于绝缘电路基板21的局部的负弯曲只能改善到未进行喷丸硬化处理情况的一半左右。若采用本发明的选择性喷丸硬化处理，则能基本消除局部的负弯曲。若采用本发明，虽然整体的正弯曲增加，然而对此，由于在冷却器1上能用螺栓紧固金属板20的四个角使其紧密地接触，所以不会有问题。
[加热处理使弯曲稳定化]
图13是表示在在各温度下仅进行一次加热处理后返回室温(25℃)的情况下的金属板20的弯曲值变化量的图。加热时间进行1小时。将室温(25℃)下金属板20的弯曲值的最大值减去最小值得到的值和各温度(125℃、150℃、175℃)下弯曲值的最大值减去最小值得到的值的差作为弯曲值变化量。将半导体装置的最高动作温度175℃下的弯曲值变化量作为基准，将弯曲值变化量的允许值设为100μm以下，若在60℃以上175℃以下的范围内进行加热处理，则半导体装置动作后金属板20的弯曲值的增加能被抑制在允许范围内。
[加热冷却处理使弯曲稳定化]
为了验证加热冷却处理使弯曲稳定化，对于比较例2制作的样品实施重复－40℃保持1小时和150℃保持1小时的热循环试验。其结果如图14所示。在最初的1个循环整体的正弯曲增加，然而之后几乎不变化。因而，通过进行至少1个循环以上的加热冷却循环，能使金属板20的弯曲值变化量稳定化。
由此，若在喷丸硬化处理后进行加热处理，则金属板20的弯曲变稳定，因此能抑制部分的弯曲，并且能抑制用螺栓固定在冷却器上的半导体装置的弯曲量在动作时增加，能防止散热润滑油的分布在半导体装置动作时变化而导致的散热均匀性降低。
符号说明
1 冷却器
2 散热润滑油
3 金属板
4 绝缘电路基板
4a,4b,4c,4d,4e,4f 金属板3背面的配置有多块绝缘电路基板4的位置的背面区域
5 焊料
6 半导体芯片
7 绝缘基板
8 外部端子
9 端子壳体
10 密封树脂
11 表面加工硬化层
12 掩模
13 第一区域
14 第二区域
20 金属板
21 绝缘电路基板
25 电路部
26 金属部
27 射出材
28 超声波振动装置
30 半导体器件结构体
31 接合线
100 半导体装置

Claims (13)

1.一种半导体装置，其特征在于，包括：
多块绝缘电路基板，该多块绝缘电路基板具备绝缘基板、在所述绝缘基板的正面上与半导体元件连接的电路部、以及在所述绝缘基板的背面上的金属部；
金属板，该金属板比所述绝缘电路基板大，并且与所述多块绝缘电路基板的所述金属部接合；以及
接合构件，该接合构件接合所述绝缘电路基板和所述金属板，
在所述金属板的正面上所述绝缘电路基板相互间隔地配置，并且在所述金属板的背面上具备对应于所述金属部的配置的第一区域和除所述第一区域以外的第二区域，
在所述第一区域的至少一部分表面上具备表面加工硬化层，
所述第二区域与所述表面加工硬化层的硬度不同。
2.如权利要求1所述的半导体装置，其特征在于，
所述表面加工硬化层横跨多个所述第一区域而延伸。
3.如权利要求2所述的半导体装置，其特征在于，
所述表面加工硬化层横跨多个所述第一区域而延伸的方向是所述金属板的宽度较短的方向。
4.如权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述第一区域内的弯曲量为50μm以下。
5.如权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述第一区域内的所述表面加工硬化层的面积为所述第一区域的面积的30％以上。
6.如权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述绝缘基板的材质以氧化铝、氮化铝或氮化硅为主要成分。
7.如权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述金属板是用于冷却所述半导体元件的散热板。
8.一种半导体装置的制造方法，其特征在于，
该半导体装置包括：
多块绝缘电路基板，该多块绝缘电路基板具备绝缘基板、在所述绝缘基板的正面上与半导体元件连接的电路部、以及在所述绝缘基板的背面上的金属部；
金属板，该金属板比所述绝缘电路基板大，并且在正面上所述绝缘电路基板相互间隔地配置，并且在背面上具备对应于所述金属部的配置的第一区域和除所述第一区域以外的第二区域；以及
接合构件，该接合构件接合所述绝缘电路基板和所述金属板，
所述半导体装置的制造方法包含：
除了所述金属板的背面内的所述第一区域的至少一部分以外，在所述金属板的背面形成掩模的工序、以及
在所述第一区域的未形成所述掩模的区域上通过喷丸硬化处理形成表面加工硬化层的工序。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
包含在形成所述表面加工硬化层后对所述半导体装置进行加热处理的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
所述加热处理的加热温度在60℃以上175℃以下。
11.如权利要求9或10所述的半导体装置的制造方法，其特征在于，
在所述加热处理后进行冷却处理，并交替地重复所述加热处理及所述冷却处理。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，
所述加热处理及所述冷却处理的循环次数为1个循环以上。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，
所述加热处理在150℃下进行，所述冷却处理在－40℃下进行。
CN201580002155.1A 2014-03-20 2015-02-20 半导体装置及半导体装置的制造方法 Active CN105612614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-059220 2014-03-20
JP2014059220 2014-03-20
PCT/JP2015/054784 WO2015141384A1 (ja) 2014-03-20 2015-02-20 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105612614A CN105612614A (zh) 2016-05-25
CN105612614B true CN105612614B (zh) 2018-12-28

Family

ID=54144363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002155.1A Active CN105612614B (zh) 2014-03-20 2015-02-20 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10276474B2 (zh)
JP (1) JP6090529B2 (zh)
CN (1) CN105612614B (zh)
DE (1) DE112015000153B4 (zh)
WO (1) WO2015141384A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924889B (zh) * 2016-03-31 2021-02-12 富士电机株式会社 半导体装置及半导体装置的制造方法
US9929066B1 (en) * 2016-12-13 2018-03-27 Ixys Corporation Power semiconductor device module baseplate having peripheral heels
DE112019001086T5 (de) * 2018-03-01 2020-11-12 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN116130469A (zh) * 2023-04-19 2023-05-16 烟台台芯电子科技有限公司 一种功率半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424858A2 (en) * 1989-10-23 1991-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and soldering method employable in manufacturing the same
US20080079145A1 (en) * 2006-09-28 2008-04-03 Infineon Technologies Ag Power semiconductor arrangement
CN101341592A (zh) * 2005-12-20 2009-01-07 昭和电工株式会社 半导体模块
CN102751249A (zh) * 2011-04-18 2012-10-24 株式会社丰田自动织机 散热器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
JP3890540B2 (ja) * 1996-09-10 2007-03-07 Ｄｏｗａホールディングス株式会社 金属−セラミックス複合基板及びその製造法
JP2000281462A (ja) * 1999-03-31 2000-10-10 Mitsubishi Electric Corp 金属−セラミックス複合基板の製造方法
JP3971296B2 (ja) 2002-12-27 2007-09-05 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
DE102009026558B3 (de) * 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
US8080436B2 (en) * 2009-07-30 2011-12-20 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN105229785B (zh) * 2013-04-24 2018-01-16 富士电机株式会社 功率半导体模块及其制造方法、电力变换器
KR102351257B1 (ko) * 2014-07-07 2022-01-17 삼성전자주식회사 잔류응력을 갖는 반도체 패키지 및 그 제조방법
DE102015104518B3 (de) * 2015-03-25 2016-03-10 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424858A2 (en) * 1989-10-23 1991-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and soldering method employable in manufacturing the same
CN101341592A (zh) * 2005-12-20 2009-01-07 昭和电工株式会社 半导体模块
US20080079145A1 (en) * 2006-09-28 2008-04-03 Infineon Technologies Ag Power semiconductor arrangement
CN102751249A (zh) * 2011-04-18 2012-10-24 株式会社丰田自动织机 散热器及其制造方法

Also Published As

Publication number Publication date
DE112015000153T5 (de) 2016-06-02
DE112015000153B4 (de) 2021-04-29
JP6090529B2 (ja) 2017-03-08
CN105612614A (zh) 2016-05-25
JPWO2015141384A1 (ja) 2017-04-06
WO2015141384A1 (ja) 2015-09-24
US20160225688A1 (en) 2016-08-04
US10276474B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US8350369B2 (en) High power semiconductor package
CN105489586B (zh) 半导体装置及其制造方法
CN105612614B (zh) 半导体装置及半导体装置的制造方法
US20140167237A1 (en) Power module package
US20050218426A1 (en) Power semiconductor module
US20090194856A1 (en) Molded package assembly
EP2963684A1 (en) Power semiconductor device
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
US8860220B2 (en) Semiconductor device and method for manufacturing the same
US20160118320A1 (en) Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
US9978664B2 (en) Semiconductor module
CN103779295A (zh) 功率模块封装
CN118098990A (zh) 陶瓷金属电路基板的制造方法及使用了该陶瓷金属电路基板的半导体装置
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
US10121714B2 (en) Semiconductor device and casing of the semiconductor device
JP6538800B2 (ja) チップパッケージ構造及び関連するインナーリードボンディング方法
CN107026129A (zh) 半导体装置
US20200328178A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2015023226A (ja) ワイドギャップ半導体装置
US20190348349A1 (en) Terminal structure and semiconductor module
JP7233604B2 (ja) 半導体装置およびその製造方法
CN116207523A (zh) 用于电子装置的焊料停止特征
US20220005708A1 (en) Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant