JP5262408B2 - 位置決め治具および半導体装置の製造方法 - Google Patents
位置決め治具および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5262408B2 JP5262408B2 JP2008203677A JP2008203677A JP5262408B2 JP 5262408 B2 JP5262408 B2 JP 5262408B2 JP 2008203677 A JP2008203677 A JP 2008203677A JP 2008203677 A JP2008203677 A JP 2008203677A JP 5262408 B2 JP5262408 B2 JP 5262408B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- metal
- semiconductor device
- insulating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
また、本発明の別の目的は、位置決め治具と絶縁回路基板との密着度を高めることで、製造歩留まりを向上させた半導体装置の製造方法を提供することである。
また、本発明の半導体装置の製造方法では、上述した位置決め治具を使用して、絶縁回路基板の金属回路側に半導体チップを半田付けによって実装する工程において、前記位置決め治具の開口部に半田板および半導体チップを配置し、前記絶縁回路基板とともに加熱して前記半田板を溶融して前記絶縁回路基板に前記半導体チップを実装することを特徴とする。
(実施の形態1)
図1は、実施の形態1に係る半導体装置の製造方法の一工程を示す側断面図である。
絶縁回路基板1は、セラミック等からなる絶縁層10の表面側に金属回路11が形成され、その所定位置に半導体チップ40が半田層41によって実装される。絶縁層10の裏面側には金属板12が形成され、半田層42によって放熱板となる金属ベース50に固着されている。
図3は、実施の形態2に係る半導体装置の製造方法の一工程を示す側断面図である。
実施の形態2では、カーボン治具90の裏面に、絶縁回路基板1の接触面に合致する曲面が加工されている。ここでは、高温時の絶縁回路基板1に生じる反り形状を予め測定しておき、それに合わせた曲率でカーボン治具90の裏面を曲面とする加工を施すことができる。図3では、カーボン治具90の開口部91を1つだけ示しているが、複数の開口部91を有している場合には、例えば予め絶縁回路基板1の反りの曲率が大きい開口部91の近傍部分だけに曲面加工を施してもよい。
図では、8個の開口部91が形成されたカーボン治具90を示している。このカーボン治具90は、例えば横方向Xが約40mm、縦方向Yが約50mm、最大の板厚Zが約3mmに構成され、ほぼ同様の大きさの絶縁回路基板1上での半導体チップの位置決め治具として使用される。
図5は、半導体チップを実装するためのDCB基板の金属パターンを示す平面図、図6は、図5のDCB基板の断面構成を示す図である。
ここでは、図5に示すようなサイズのDCB基板を4枚用意し、それぞれ常温時およびH2一体炉による300℃の加熱時に、X・Yの各方向と斜め方向(対角方向)での反り量を、レーザー三次元形状測定器によって測定した。加熱時の反り量の測定は、DCB基板2の裏面において、その金属板12の端部を測定位置とし、全体の温度が安定した状態で実施した。
2 DCB基板
10 絶縁層
11 金属回路
12 金属板
20,90 カーボン治具
21,91 開口部
22 段差部
30 半田板
40 半導体チップ
41,42 半田層
50 金属ベース
60,61,62 ボンディングワイヤ
70 樹脂ケース
71,72 リード端子
80 シリコーンゲル
Claims (12)
- 表面に金属回路が、裏面にはべた付けにて金属板がそれぞれ接合された絶縁回路基板の前記金属回路側に、半導体チップを半田付けによって実装するために使用する位置決め治具であって、
前記絶縁回路基板と接触する裏面形状が、前記半導体チップの半田付け時における前記絶縁回路基板の加熱によって変形する表面形状と対応する形状に加工された治具本体と、
前記治具本体を貫通して形成され、前記半導体チップを落とし込んで前記金属回路上に位置決めをするための開口部と、
を備えていることを特徴とする位置決め治具。 - 前記絶縁回路基板が前記半導体チップの半田付け時における加熱によって裏面側に凸形状に変形する形状に対応して、
前記治具本体には、前記絶縁回路基板との接触面側に、前記開口部から離れる方向で薄くするような段差が形成されていることを特徴とする請求項1記載の位置決め治具。 - 前記絶縁回路基板が前記半導体チップの半田付け時における加熱によって裏面側に凸の曲面形状に変形する反り形状に応じて、
前記治具本体には、変形した前記絶縁回路基板の接触面に合致する曲面が形成されていることを特徴とする請求項1記載の位置決め治具。 - 前記治具本体には、前記開口部が複数形成されていることを特徴とする請求項1記載の位置決め治具。
- 前記治具本体は、耐熱性のカーボン材料によって構成されていることを特徴とする請求項1記載の位置決め治具。
- 請求項1から5のいずれか1項に記載の位置決め治具を使用して、絶縁回路基板の金属回路側に半導体チップを半田付けによって実装する工程において、
前記位置決め治具の開口部に半田板および半導体チップを配置し、前記絶縁回路基板とともに加熱して前記半田板を溶融して前記絶縁回路基板に前記半導体チップを実装することを特徴とする半導体装置の製造方法。 - 前記絶縁回路基板への前記半導体チップの実装工程では、前記金属板側で放熱板が半田付けによって同時に固着するようにしたことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記絶縁回路基板は、前記金属回路が前記金属板より厚く接合されていることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記絶縁回路基板は、前記金属回路および前記金属板が銅材あるいはアルミ材によって構成されていることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記絶縁回路基板は、前記金属回路が前記金属板より沿面距離が長く形成されていることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体チップは、IGBTあるいはFWDチップであることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記絶縁回路基板を加熱炉に挿入して、前記半田板を溶融することを特徴とする請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203677A JP5262408B2 (ja) | 2008-08-07 | 2008-08-07 | 位置決め治具および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203677A JP5262408B2 (ja) | 2008-08-07 | 2008-08-07 | 位置決め治具および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040881A JP2010040881A (ja) | 2010-02-18 |
JP5262408B2 true JP5262408B2 (ja) | 2013-08-14 |
Family
ID=42013087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203677A Active JP5262408B2 (ja) | 2008-08-07 | 2008-08-07 | 位置決め治具および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262408B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332415A (zh) * | 2014-11-07 | 2015-02-04 | 无锡中微高科电子有限公司 | 一种半导体芯片的安装定位方法及定位制具 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5838559B2 (ja) | 2011-02-08 | 2016-01-06 | 富士電機株式会社 | 半導体装置の組立治具および半導体装置の組立方法 |
JP5811648B2 (ja) * | 2011-07-12 | 2015-11-11 | 富士電機株式会社 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
JP2013052361A (ja) * | 2011-09-05 | 2013-03-21 | Fujifilm Corp | 化学浴析出装置 |
JP5853525B2 (ja) * | 2011-09-16 | 2016-02-09 | 富士電機株式会社 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
CN103240481B (zh) * | 2012-02-08 | 2016-07-06 | 西安永电电气有限责任公司 | 焊接工装件 |
JP7013717B2 (ja) * | 2017-08-17 | 2022-02-01 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
CN109576676B (zh) * | 2018-12-25 | 2023-12-29 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238885A (en) * | 1975-09-22 | 1977-03-25 | Nec Home Electronics Ltd | Method for production of semiconductor device |
JPH06232185A (ja) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | 半導体チップの仮固定方法 |
JP3007086U (ja) * | 1994-06-30 | 1995-02-07 | 日本インター株式会社 | 絶縁基板 |
JPH0832296A (ja) * | 1994-07-11 | 1996-02-02 | Ibiden Co Ltd | 電子部品を実装する際の位置合わせ方法 |
JP3333409B2 (ja) * | 1996-11-26 | 2002-10-15 | 株式会社日立製作所 | 半導体モジュール |
JP3505950B2 (ja) * | 1997-03-21 | 2004-03-15 | トヨタ自動車株式会社 | 放熱板接合用基板 |
JPH10308572A (ja) * | 1997-05-07 | 1998-11-17 | Pfu Ltd | 表面実装部品のプリント配線板への搭載構造およびプリント配線板 |
-
2008
- 2008-08-07 JP JP2008203677A patent/JP5262408B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332415A (zh) * | 2014-11-07 | 2015-02-04 | 无锡中微高科电子有限公司 | 一种半导体芯片的安装定位方法及定位制具 |
CN104332415B (zh) * | 2014-11-07 | 2017-02-15 | 无锡中微高科电子有限公司 | 一种半导体芯片的安装定位方法及定位制具 |
Also Published As
Publication number | Publication date |
---|---|
JP2010040881A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262408B2 (ja) | 位置決め治具および半導体装置の製造方法 | |
JP4635564B2 (ja) | 半導体装置 | |
JP4438489B2 (ja) | 半導体装置 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP5853525B2 (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
JP6435945B2 (ja) | ヒートシンク付きパワーモジュール用基板 | |
JP5214936B2 (ja) | 半導体装置 | |
JPH04137551A (ja) | 半導体装置 | |
JP2003273289A (ja) | セラミックス回路基板およびパワーモジュール | |
JP2014013908A (ja) | 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法 | |
JP6206494B2 (ja) | 半導体装置 | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP5151080B2 (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
JP2010147053A (ja) | 半導体装置 | |
KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
WO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017212362A (ja) | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 | |
JP7310161B2 (ja) | 半導体装置及びその製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
JP2009224529A (ja) | 半導体装置およびその製造方法 | |
JP7294068B2 (ja) | ターミナル、および、その製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5262408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |