JP7310161B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体チップが搭載された絶縁基板と、プリント基板等の実装基板とを有する半導体装置及びその製造方法に関する。

従来の半導体モジュールとして、半導体チップが搭載された絶縁基板と、プリント基板等の実装基板とを用意し、実装基板に固定された外部端子の端部を、絶縁基板上の導電層にはんだを用いて接合した実装構造が知られている。

このような半導体モジュールでは、実装基板を構成する基材と配線材料の熱膨張係数が互いに異なるため、実装基板を構成する各層の配線パターン形状や厚みの違いに起因して、外部端子を導電層にはんだを用いて接合する際の加熱により、実装基板に熱反りが発生する可能性がある。この反りが大きいと、実装基板に固定された外部端子の一部と絶縁基板上の導電層との間にギャップが発生し、接合不良となる場合がある。

特許文献１には、配線基板にＬＳＩチップの突起電極が嵌入する凹部を形成してその凹部内に凹型ＬＳＩ接続用パッドを形成し、ＬＳＩチップの突起電極を凹部ＬＳＩ接続用パッドにはんだ付けすることが開示されている。しかし、特許文献１には、ＬＳＩチップが曲がることについては何ら開示されていない。

特許文献２には、配線基板の上面に凹状のパッド部を設け、半導体装置のリードピンをこの凹状パッド部の中に入れてはんだで接合することが開示されている。しかし、特許文献２には、半導体装置が曲がることについては何ら開示されていない。

特許文献３には、配線パターンを有する配線基板上に半導体チップが搭載されると共に、配線基板の半導体チップ側の面は、封止樹脂にてモールドされており、半導体装置には外部接続端子側を凸とした反りがあることが開示されている。また、特許文献３には、配線基板に形成されたスルーホールを介して配線パターンと接続されたはんだバンプからなる外部接続端子は、半導体装置の中央から外周に向かうにつれ、徐々に背丈が高くなるように形成されることで、各外部接続端子の頂点が同一平面上に配され、且つ、各外部接続端子は柱形状をなすことが開示されている。

特許文献４には、半導体素子の電極端子と、回路基板の電極端子とを接合する接合部が、半導体素子の電極端子上に形成された突起状電極と、回路基板の電極上に形成された突起状電極と、はんだとを含み、半導体素子の突起状電極の先端の面積が、回路基板の突起状電極の先端の面積よりも大きく、且つ、電極端子の回路基板から露出する部分の面積が、回路基板の面内で複数種類存在していることが開示されている。

特許文献５には、プリント配線板の複数のランドの配置は、コーナ部が第１のランド、中心部又は最内周部が第３のランド、第１ランドと第３ランドの間が、第２のランドで有ることが開示されている。しかし、上記特許文献３～５には、湾曲した実装基板に固定された外部端子のギャップ高さを、実装基板に対向して配置された絶縁基板に設けた溝の深さで補償することは何ら開示されていない。

特開平５－１７５２７５号公報 特開昭６３－５２４９７号公報 特開２００２－１６４４７３号公報 特開２０１３－２３９５４３号公報 特開２０１１－１０３３９８号公報

上記課題に鑑み、本発明は、実装基板が湾曲した場合でも、実装基板に固定された外部端子と、実装基板に対向して配置された絶縁基板上の導電層との接合不良を防止することができる半導体装置及びその製造方法を提供することを目的とする。

本発明の一態様は、（ａ）絶縁基板と、絶縁基板の上面に配置され、中央部に配置された中央側溝及び周辺部に配置された周辺側溝を上部に設けた上面導電層とを有するチップ搭載基板と、（ｂ）絶縁基板の上面に対向して配置され、中央部に対応する中央領域に対して周辺領域が湾曲した実装基板と、（ｃ）実装基板の中央領域を貫通するように固定され、且つ中央側溝内の接合材に端部が接合された中央側外部端子と、（ｄ）実装基板の周辺領域を貫通するように固定され、且つ周辺側溝内の接合材に端部が接合され、中央側外部端子と同じ長さの周辺側外部端子とを備え、（ｅ）実装基板の湾曲により、周辺側外部端子のチップ搭載基板側に位置する端部が、中央側外部端子のチップ搭載基板側に位置する端部とギャップ高さを有し、中央側溝及び周辺側溝が、ギャップ高さ以上の深さを有する半導体装置であることを要旨とする。

本発明の他の態様は、（ａ）絶縁基板と、絶縁基板の上面に配置された上面導電層とを有するチップ搭載基板を用意する工程と、（ｂ）上面導電層の上部に中央側溝及び周辺側溝を形成する工程と、（ｃ）中央側溝及び周辺側溝内に接合材を搭載する工程と、（ｄ）中央側外部端子が中央領域を貫通するように固定され、中央側外部端子と同じ長さの周辺側外部端子が周辺領域を貫通するように固定された実装基板を用意する工程と、（ｅ）実装基板を、チップ搭載基板の絶縁層の上面側に対向させて、加熱により接合材を溶融させて、中央側外部端子及び周辺側外部端子の端部を、中央側溝及び周辺側溝内の接合材にそれぞれ接合する工程とを含み、加熱により実装基板の中央領域に対して周辺領域が湾曲した場合の、中央側外部端子のチップ搭載基板側に位置する端部と周辺側外部端子のチップ搭載基板側に位置する端部とのギャップ高さ以上となるように、中央側溝及び周辺側溝の深さを設定する半導体装置の製造方法であることを要旨とする。

本発明によれば、実装基板が湾曲した場合でも、実装基板に固定された外部端子と、実装基板に対向して配置された絶縁基板上の導電層との接合不良を防止することができる半導体装置及びその製造方法を提供することができる。

実施形態に係る半導体装置の一例を示す断面図である。 比較例に係る半導体装置の一例を示す断面図である。 実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。 実施形態に係る半導体装置の製造方法の一例を示す図３に引き続く工程断面図である。 実施形態に係る半導体装置の製造方法の一例を示す図４に引き続く工程断面図である。 実施形態に係る半導体装置の製造方法の一例を示す図５に引き続く工程断面図である。 実施形態の第１変形例に係る半導体装置の一例を示す断面図である。 実施形態の第２変形例に係る半導体装置の一例を示す断面図である。 実施形態の第３変形例に係る半導体装置の一例を示す断面図である。 実施形態の第４変形例に係る半導体装置の一例を示す断面図である。 その他の実施形態に係る半導体装置の一例を示す断面図である。

以下において、図面を参照して実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、以下の説明における「上面導電層」や「下面導電層」における「上」「下」は単なる便宜上の選択に過ぎず、地球の重力の方向に対して定義されるものではない。よって、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

＜半導体装置＞
実施形態に係る半導体装置は、図１に示すように、チップ搭載基板（１ａ，１ｂ）と、チップ搭載基板（１ａ，１ｂ）の上面に対向して配置され、中央領域１０１に対して周辺領域（周縁領域）１０２が湾曲する可能性を有する実装基板３とを備える半導体モジュールである。なお、図１では図示を省略するが、チップ搭載基板（１ａ，１ｂ）及び実装基板３の周囲を封止する封止材が設けられていてもよい。

チップ搭載基板（１ａ，１ｂ）は、絶縁基板（１１ａ，１１ｂ）と、この絶縁基板（１１ａ，１１ｂ）の上面に配置された上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）を有する。図１に示すように、絶縁基板（１１ａ，１１ｂ）は、第１絶縁基板１１ａと第２絶縁基板１１ａの２枚から構成されていてもよい。この場合、チップ搭載基板（１ａ，１ｂ）は、第１回路基板１ａと第２回路基板１ｂの２枚から構成されることになる。

チップ搭載基板（１ａ，１ｂ）は、中央部に配置された中央側溝（凹部）５ｂ，５ｃ及び周辺部に配置された周辺側溝（凹部）５ａ，５ｄを上部に設けた上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）を有する。上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）の中央部は、実装基板３の中央領域１０１に対応し、上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）の周辺部は、実装基板３の周辺領域１０２に対応する。図１では、この上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）は、第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄの４層で構成されている場合を例示している。なお、上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）の数や配置位置は特に限定されない。

第１回路基板１ａ及び第２回路基板１ｂのそれぞれは、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。図１において左側に図示した第１回路基板１ａは、第１絶縁基板１１ａと、第１絶縁基板１１ａの上面に配置された第１上面導電層１２ａ，１２ｂと、第１絶縁基板１１ａの下面に配置された第１下面導電層１３ａとを有する。図１において右側に示した第２回路基板１ｂは、第２絶縁基板１１ｂと、第２絶縁基板１１ｂの上面に配置された第２上面導電層１２ｃ，１２ｄと、第２絶縁基板１１ｂの下面に配置された第２下面導電層１３ｂとを有する。

第１絶縁基板１１ａ及び第２絶縁基板１１ｂは、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ_３Ｎ_４）等の絶縁性セラミクスから構成される板状部材である。第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄ並びに第１下面導電層１３ａ及び第２下面導電層１３ｂとしては、銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体箔等が使用可能である。第１下面導電層１３ａ及び第２下面導電層１３ｂの下面は、放熱用金属ベースを介して冷却フィンに取り付けられてもよい。或いは、第１下面導電層１３ａ及び第２下面導電層１３ｂの下面は、冷却フィンに直接取り付けられてもよい。

第１上面導電層１２ａ上には、はんだ等の接合材４ａ，４ｂを介して、第１半導体素子（半導体チップ）２ａ及び第２半導体素子（半導体チップ）２ｂが配置されている。第２上面導電層１２ｃ上には、はんだ等の接合材４ｃ，４ｄを介して、第３半導体素子（半導体チップ）２ｃ及び第４半導体素子（半導体チップ）２ｄが配置されている。第１半導体素子２ａ～第４半導体素子２ｄのそれぞれは、例えばＭＯＳＦＥＴ又はＩＧＢＴ等のトランジスタや、サイリスタ等のパワー半導体素子で構成することができる。第１半導体素子２ａ～第４半導体素子２ｄのそれぞれは、例えばシリコン（Ｓｉ）基板で構成してもよく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体基板で構成してもよい。なお、第１半導体素子２ａ～第４半導体素子２ｄの種類や個数、配置位置は特に限定されない。また、接合材４ａ～４ｄは、はんだに限定されず、銀（Ａｇ）や銅（Ｃｕ）系の焼結材であってもよい。

第１半導体素子２ａの上面の電極は、ボンディングワイヤ２１により第２半導体素子２ｂの上面の電極に接続されている。第２半導体素子２ｂの上面の電極は、ボンディングワイヤ２２により第１上面導電層１２ｂに接続されている。第３半導体素子２ｃの上面の電極は、ボンディングワイヤ２３により第４半導体素子２ｄの上面の電極に接続されている。第４半導体素子２ｄの上面の電極は、ボンディングワイヤ２４により第２上面導電層１２ｄに接続されている。なお、ボンディングワイヤ２１～２４を用いた接続の代わりに、銅（Ｃｕ）等からなるリードフレームを用いた接続であってもよい。

図１から分かるように、第１上面導電層１２ａ，１２ｂの一方の端部側の上部には周辺側溝５ａが設けられ、第１上面導電層１２ａ，１２ｂの他方の端部側には中央側溝５ｂが設けられている。周辺側溝５ａ内には、周辺側外部端子７ａの端部が挿入され、はんだ６ａを介して第１上面導電層１２ａに接合されている。中央側溝５ｂ内には、中央側外部端子７ｂの端部が挿入され、はんだ６ｂを介して第１上面導電層１２ｂに接合されている。

一方、第２上面導電層１２ｃ，１２ｄの第１回路基板１ａに隣接する側の端部の上部には中央側溝５ｃが設けられ、第１回路基板１ａから離れた側の端部側の上部には周辺側溝５ｄが設けられている。中央側溝５ｃ内には、中央側外部端子７ｃの端部が挿入され、はんだ６ｃを介して第２上面導電層１２ｃに接合されている。周辺側溝５ｄ内には、周辺側外部端子７ｄの端部が挿入され、はんだ６ｄを介して第２上面導電層１２ｄに接合されている。

図１では、中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの底面が曲率を有する場合を例示するが、中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの底面は平坦であってもよい。中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの平面形状は、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの端部を挿入可能であれば特に限定されない。中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの平面形状は、例えば円形であってもよく、矩形であってもよい。

周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃは、実装基板３を貫通し、且つ実装基板３に固定されている。周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの材料としては、例えばＣｕやＡｌ等の導電材料が使用可能である。周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃは、例えば円柱状であるが、角柱状、板状、ブロック状等の他の形状を有していてもよい。周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃは、第１半導体素子２ａ～第４半導体素子２ｄの電位を第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄを介して外部へ取り出す。

実装基板３は、絶縁層３１と、絶縁層３１の上面側に配置された第１配線層３２と、絶縁層３１の下面側に配置された第２配線層３３とを有するプリント基板で構成できる。実装基板３は、２層以上の絶縁層を有し、絶縁層と配線層とを交互に積層した多層基板であってもよい。

絶縁層３１としては、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。また、絶縁層３１は、Ａｌ_２Ｏ_３、ＡｌＮ、Ｓｉ_３Ｎ_４等を主成分としたセラミクス基板であってもよい。

第１配線層３２及び第２配線層３３の材料としては、例えば銀（Ａｇ）や銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属等の導電材料が使用可能である。第１配線層３２及び第２配線層３３は、Ｃｕ板やＡｌ板の張り合わせでもよく、Ｃｕやニッケル（Ｎｉ）、錫（Ｓｎ）等のめっきが施されていてもよい。第１配線層３２及び第２配線層３３の厚さは１０μｍ以上、且つ５０μｍ以下程度の比較的薄い配線層でもよく、１ｍｍ以上、且つ３ｍｍ以下程度の比較的厚い配線層であってもよい。

実施形態に係る半導体装置の製造プロセスにおいて、熱変形や組立工程中で発生した外力により、実装基板３に反りが発生する場合がある。例えば、実装基板３の絶縁層３１と、第１配線層３２及び第２配線層３３とで熱膨張係数が異なるために、各層のパターン形状や厚さの違いが影響し、製造プロセス中に実装基板３に熱反りが発生する。ここで、図１の実装基板３の中央領域１０１に対し、中央領域１０１の両側に周辺領域１０２を定義して説明する。図１では、熱反りに起因して、実装基板３の中央領域１０１に対して、周辺領域１０２が湾曲した場合を例示している。即ち、図１では、実装基板３が、第１回路基板１ａ及び第２回路基板１ｂ側に凸状に湾曲する場合を仮定している。

図１に示した状況では、実装基板３の中央領域１０１に位置する外部端子７ｂ，７ｃの端部が、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部よりも、下方の第１回路基板１ａ及び第２回路基板１ｂ側にギャップ高さＧ１だけ突出する。即ち、実装基板３の中央領域１０１に位置する外部端子７ｂ，７ｃの端部と、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部とはギャップ高さＧ１分の差異を有する。

第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄに設けられた中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄは、このギャップ高さＧ１以上の深さＤ１を有するように設けられている。このため、実装基板３の中央領域１０１に位置する外部端子７ｂ，７ｃの端部を、溝５ｂ，５ｃの深い位置まで挿入させ、接合材６ｂ，６ｃに接合させる。一方、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部を、溝５ａ，５ｄの開口部付近の浅い位置まで挿入させ、接合材６ａ，６ｄに接合させる。なお、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部は、溝５ａ，５ｄに挿入されずに、第１上面導電層１２ａ及び第２上面導電層１２ｄの上面よりも上方の位置で接合材６ａ，６ｄに接合していてもよい。

即ち、第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄに設けられた中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの深さＤ１により、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの端部のギャップ高さＧ１を補償することができ、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃと第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄとの接合不良を防止することができる。

＜比較例＞
ここで、比較例に係る半導体装置を説明する。比較例に係る半導体装置は、図２に示すように、実施形態に係る半導体装置の構成と基本的には同様であるが、第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄの上部に中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄが設けられていない点が、実施形態に係る半導体装置の構成と異なる。比較例に係る半導体装置では、第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄ上に接合材６ａ～６ｄが配置されている。

実装基板３の中央領域１０１に位置する外部端子７ｂ，７ｃの端部は、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部よりもギャップ高さＧ１だけチップ搭載基板（１ａ，１ｂ）側に突出する。このため、実装基板３の中央領域１０１に位置する外部端子７ｂ，７ｃの端部は、第１上面導電層１２ｂ及び第２上面導電層１２ｃ上の接合材６ｂ，６ｃと接合しているが、実装基板３の周辺領域１０２に位置する周辺側外部端子７ａ，７ｄの端部は、第１上面導電層１２ａ及び第２上面導電層１２ｄ上の接合材６ａ，６ｄとの間にギャップが発生し、接合不良となっている。

これに対して、実施形態に係る半導体装置によれば、図１に示すように、実装基板３に反りが発生しても、中央側外部端子７ｂ，７ｃの端部が、中央側溝５ｂ，５ｃの位置において第１上面導電層１２ｂ及び第２上面導電層１２ｃの最表面よりも深く入り込み、周辺側外部端子７ａ，７ｄの端部と第１上面導電層１２ａ及び第２上面導電層１２ｄとのギャップを解消することができる。このため、実装基板３に固定された外部端子７ａ～７ｄと、チップ搭載基板（１ａ，１ｂ）の上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良を防止することができ、電気的な導通を確保することができる。

＜半導体モジュールの製造方法＞
次に、図３～図６等を参照して、実施形態に係る半導体装置の製造方法の一例を説明する。

まず、図３に示すように、絶縁層３１、第１配線層３２及び第２配線層３３からなる実装基板３を用意する。そして、実装基板３に形成されたスルーホールに周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃを挿入して固定する。なお、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃは、圧入により固定されてもよく、はんだ等の接合材により固定されてもよい。図３の段階では実装基板３は湾曲しておらず平坦であってよい。

一方、図４に示すように、第１絶縁基板１１ａ、第１上面導電層１２ａ，１２ｂ及び第１下面導電層１３ａからなる第１回路基板１ａと、第２絶縁基板１１ｂ、第２上面導電層１２ｃ，１２ｄ及び第２下面導電層１３ｂからなる第２回路基板１ｂとにより構成されるチップ搭載基板（１ａ，１ｂ）を用意する。そして、第１上面導電層１２ａの周辺側外部端子７ａとの接続予定位置の上部に周辺側溝５ａを、第１上面導電層１２ｂの中央側外部端子７ｂとの接続予定位置の上部に中央側溝５ｂを形成する。同様に、第２上面導電層１２ｃの中央側外部端子７ｃとの接続予定位置の上部に中央側溝５ｃを、第２上面導電層１２ｄの周辺側外部端子７ｄとの接続予定位置の上部に周辺側溝５ｄを形成する。中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの形成方法としては、化学的なエッチングや物理的なドリル加工でもよく、レーザ照射により加工してもよい。中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄの深さＤ１は、図１に示すように実装基板３に反りが発生した場合のギャップ高さＧ１を実験等により予め求めておき、ギャップ高さＧ１以上となるように設定される。

次に、第１上面導電層１２ａ及び第２上面導電層１２ｃ上の第１半導体素子２ａ～第４半導体素子２ｄの搭載予定位置に、印刷又はディスペンサー等によりペースト状又は板状のＡｇやＣｕ系の焼結材等からなる接合材４ａ～４ｄを塗布する。そして、図５に示すように第１半導体素子２ａ～第４半導体素子２ｄを第１上面導電層１２ａ及び第２上面導電層１２ｃ上に搭載し、第１半導体素子２ａ～第４半導体素子２ｄと第１上面導電層１２ａ及び第２上面導電層１２ｃとを接合材４ａ～４ｄを介して接合する。更に、ボンディングワイヤ２１～２４により、第１半導体素子２ａの上面の電極と第２半導体素子２ｂの上面の電極との間、第２半導体素子２ｂの上面の電極と第１上面導電層１２ｂとの間、第３半導体素子２ｃの上面の電極と第４半導体素子２ｄの上面の電極との間、第４半導体素子２ｄの上面の電極と第２上面導電層１２ｄとの間をそれぞれ接続する。

次に、図６に示すように、第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄに設けた中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄ内に、ディスペンサーを用いて板状又はペースト状のはんだ等の接合材６ａ～６ｄを搭載する。

次に、第１回路基板１ａ及び第２回路基板１ｂと、図３に示した周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃを固定した実装基板３とを、カーボン等の治具を用いて重ね合わせて対向させる。そして、２００℃以上、且つ３５０℃以下程度の温度で加熱することにより接合材６ａ～６ｄを溶融させて、実装基板３に固定された周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃを、上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）の中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄに挿入して接合する。

この際の加熱により、図１に示すように実装基板３に熱反りが発生するが、中央側外部端子７ｂ，７ｃの端部が、溝５ｂ，５ｃの位置において第１上面導電層１２ｂ及び第２上面導電層１２ｃの最表面よりも深く入り込み、周辺側外部端子７ａ，７ｄの端部と第１上面導電層１２ａ及び第２上面導電層１２ｄとの隙間を解消することができる。このため、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの端部と上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良の発生を抑制でき、電気的な導通を確保することができる。

実施形態に係る半導体装置の製造方法によれば、実装基板３が湾曲した場合でも、実装基板３に固定された外部端子７ａ～７ｄと、チップ搭載基板（１ａ，１ｂ）の上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良を防止することができる。

なお、上述した実施形態に係る半導体装置の製造方法は一例であって、これに限定されない。例えば、接合材４ａ～４ｄ及び接合材６ａ～６ｄのいずれもがはんだの場合には、第１半導体素子２ａ～第４半導体素子２ｄを第１上面導電層１２ａ及び第２上面導電層１２ｃに接合材４ａ～４ｄを介して接合する工程と、実装基板３に固定された周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの端部を上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）に接合材６ａ～６ｄを介して接合する工程とを同時に行ってもよい。その後、第１半導体素子２ａ～第４半導体素子２ｄのボンディングワイヤ２１～２４の接続を行ってもよい。

＜第１変形例＞
実施形態の第１変形例に係る半導体装置は、図７に示すように、実装基板３が、第１回路基板１ａ及び第２回路基板１ｂ側とは反対側に凸状に湾曲する点が、図１に示した実施形態に係る半導体装置の構成と異なる。

実施形態の第１変形例に係る半導体装置では、周辺側外部端子７ａ，７ｄの端部が、中央側外部端子７ｂ，７ｃの端部よりもギャップ高さＧ１だけチップ搭載基板（１ａ，１ｂ）側に突出する。中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄは、ギャップ高さＧ１以上の深さＤ１を有する。周辺側外部端子７ａ，７ｄの端部は、周辺側溝５ａ，５ｄの深い位置まで挿入されて、接合材６ａ，６ｄを介して第１上面導電層１２ａ及び第２上面導電層１２ｄに接続できる。一方、中央側外部端子７ｂ，７ｃの端部は、中央側溝５ｂ，５ｃの開口部付近の浅い位置に挿入されて、接合材６ｂ，６ｃを介して第１上面導電層１２ｂ及び第２上面導電層１２ｃに接続できる。他の構成は、図１に示した実施形態に係る半導体装置の構成と実質的に同様であるので、重複した説明を省略する。

実施形態の第１変形例に係る半導体装置によれば、実装基板３が、第１回路基板１ａ及び第２回路基板１ｂ側とは反対側に凸状に湾曲する場合であっても、実装基板３に固定された外部端子７ａ～７ｄと、チップ搭載基板（１ａ，１ｂ）の上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良を防止することができる。

＜第２変形例＞
実施形態の第２変形例に係る半導体装置は、図８に示すように、第１回路基板１ａ及び第２回路基板１ｂの第１絶縁基板１１ａ及び第２絶縁基板１１ｂが互いに接続されて１枚の絶縁基板（１１ａ，１１ｂ）で構成されている点が、図１に示した実施形態に係る半導体装置の構成と異なる。また、第１回路基板１ａ及び第２回路基板１ｂの第１下面導電層１３ａ及び第２下面導電層１３ｂが互いに接続されて１層の第２導電層（１３ａ，１３ｂ）で構成されている点が、図１に示した実施形態に係る半導体装置の構成と異なる。他の構成は、図１に示した実施形態に係る半導体装置の構成と実質的に同様であるので、重複した説明を省略する。

＜第３変形例＞
実施形態の第３変形例に係る半導体装置は、図９に示すように、実装基板３の中央領域１０１の下方の第１上面導電層１２ｂ及び第２上面導電層１２ｃに中央側溝５ｂ，５ｃのみを有し、実装基板３の周辺領域１０２の下方の第１上面導電層１２ａ及び第２上面導電層１２ｄに周辺側溝５ａ，５ｄが設けられていない点が、図１に示した実施形態に係る半導体装置の構成と異なる。

実施形態の第３変形例に係る半導体装置では、周辺側外部端子７ａ，７ｄは、第１上面導電層１２ａ及び第２上面導電層１２ｄ上の接合材６ａ，６ｄを介して第１上面導電層１２ａ及び第２上面導電層１２ｄに接続している。一方、中央側外部端子７ｂ，７ｃは、中央側溝５ｂ，５ｃに挿入されて、接合材６ｂ，６ｃを介して第１上面導電層１２ｂ及び第２上面導電層１２ｃに接続している。他の構成は、図１に示した実施形態に係る半導体装置の構成と実質的に同様であるので、重複した説明を省略する。

実施形態の第３変形例に係る半導体装置によれば、実装基板３の中央領域１０１の下方の第１上面導電層１２ｂ及び第２上面導電層１２ｃに中央側溝５ｂ，５ｃのみを有する場合でも、実装基板３に固定された外部端子７ａ～７ｄと、チップ搭載基板（１ａ，１ｂ）の上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良を防止することができる。

＜第４変形例＞
実施形態の第４変形例に係る半導体装置は、図１０に示すように、実装基板３の周辺領域１０２の下方の第１上面導電層１２ａ及び第２上面導電層１２ｄに周辺側溝５ａ，５ｄのみを有し、実装基板３の中央領域１０１の下方の第１上面導電層１２ｂ及び第２上面導電層１２ｃに中央側溝５ｂ，５ｃが設けられていない点が、図１に示した実施形態に係る半導体装置の構成と異なる。

実施形態の第４変形例に係る半導体装置では、中央側外部端子７ｂ，７ｃは、第１上面導電層１２ｂ及び第２上面導電層１２ｃ上の接合材６ｂ，６ｃを介して第１上面導電層１２ｂ及び第２上面導電層１２ｃに接続できる。一方、周辺側外部端子７ａ，７ｄは、溝５ａ，５ｄに挿入されて、接合材６ａ，６ｄを介して第１上面導電層１２ａ及び第２上面導電層１２ｄに接続できる。他の構成は、図１に示した実施形態に係る半導体装置の構成と実質的に同様であるので、重複した説明を省略する。

実施形態の第４変形例に係る半導体装置によれば、実装基板３の周辺領域１０２の下方の第１上面導電層１２ａ及び第２上面導電層１２ｄに周辺側溝５ａ，５ｄのみを有する場合でも、実装基板３に固定された外部端子７ａ～７ｄと、チップ搭載基板（１ａ，１ｂ）の上面導電層（１２ａ，１２ｂ，１２ｃ，１２ｄ）との接合不良を防止することができる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、実施形態に係る半導体装置では、実装基板３が湾曲した場合を説明したが、図１１に示すように、実装基板３が湾曲しておらず、中央領域１０１及び周辺領域１０２が平坦であってもよい。この場合、周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃの端部はギャップ高さを有さない。周辺側外部端子７ａ，７ｄ及び中央側外部端子７ｂ，７ｃは、中央側溝５ｂ，５ｃ及び周辺側溝５ａ，５ｄに互いに同じ深さだけ挿入されて、接合材６ａ～６ｄを介して第１上面導電層１２ａ，１２ｂ及び第２上面導電層１２ｃ，１２ｄに接合される。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１ａ…第１回路基板
１ｂ…第２回路基板
２ａ…第１半導体素子
２ｂ…第２半導体素子
２ｃ…第３半導体素子
２ｄ…第４半導体素子
３…実装基板
４ａ，４ｂ，４ｃ，４ｄ…接合材
５ａ，５ｄ…周辺側溝
５ｂ，５ｃ…中央側溝
６ａ，６ｂ，６ｃ，６ｄ…接合材
７ａ，７ｄ…周辺側外部端子
７ｂ，７ｃ…中央側外部端子
１１ａ…第１絶縁基板
１１ｂ…第２絶縁基板
１２ａ，１２ｂ…第１上面導電層
１２ｃ，１２ｄ…第２上面導電層
１３ａ…第１下面導電層
１３ｂ…第２下面導電層
２１，２２，２３，２４…ボンディングワイヤ
３１…絶縁層
３２…第１配線層
３３…第２配線層
１０１…中央領域
１０２…周辺領域

Claims (10)

1. 絶縁基板と、前記絶縁基板の上面に配置され、中央部に配置された中央側溝及び周辺部に配置された周辺側溝を上部に設けた上面導電層とを有するチップ搭載基板と、
   前記チップ搭載基板に搭載された半導体素子と、
   前記絶縁基板の上面に対向して配置され、前記中央部に対応する中央領域に対して周辺領域が湾曲した実装基板と、
   前記実装基板の前記中央領域を貫通するように固定され、且つ前記中央側溝内の接合材に端部が接合された中央側外部端子と、
   前記実装基板の前記周辺領域を貫通するように固定され、且つ前記周辺側溝内の接合材に端部が接合され、前記中央側外部端子と同じ長さの周辺側外部端子と、
   を備え、
   前記実装基板の湾曲により、前記周辺側外部端子の前記チップ搭載基板側に位置する端部が、前記中央側外部端子の前記チップ搭載基板側に位置する端部とギャップ高さを有し、
   前記中央側溝及び周辺側溝が、前記ギャップ高さ以上の深さを有し、
   前記上面導電層が、前記半導体素子を搭載した第１導電層と、前記第１導電層から離隔した第２導電層とを有し、前記半導体素子の上面の電極は、前記実装基板を経由しない第１導電部材により前記第２導電層に電気的に接続されていることを特徴とする半導体装置。
2. 前記第１導電部材は、ワイヤボンディングまたはリードフレームであることを特徴とする請求項１に記載の半導体装置。
3. 前記第１導電層に搭載された複数の前記半導体素子を備え、前記複数の半導体素子の上面の電極間は、前記実装基板を経由しない第２導電部材により電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記チップ搭載基板が、
   一方の端部側に前記中央側溝を、他方の端部側に前記周辺側溝をそれぞれ上部に設けた第１上面導電層を有する第１回路基板と、
   前記第１回路基板に隣接する側の端部側に前記中央側溝を、前記第１回路基板から離れた側の端部側に前記周辺側溝をそれぞれ上部に設けた第２上面導電層を有する第２回路基板と、
   を含むことを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
5. 前記実装基板が、前記チップ搭載基板側に凸状に湾曲することを特徴とする請求項１～４のいずれか１項に記載の半導体装置。
6. 前記実装基板が、前記チップ搭載基板側とは反対側に凸状に湾曲することを特徴とする請求項１～４のいずれか１項に記載の半導体装置。
7. 絶縁基板と、前記絶縁基板の上面に配置された上面導電層とを有するチップ搭載基板を用意する工程と、
   前記チップ搭載基板に半導体素子を搭載する工程と、
   前記上面導電層の上部に中央側溝及び周辺側溝を形成する工程と、
   前記中央側溝及び周辺側溝内に接合材を搭載する工程と、
   中央側外部端子が中央領域を貫通するように固定され、前記中央側外部端子と同じ長さの周辺側外部端子が周辺領域を貫通するように固定された実装基板を用意する工程と、
   前記実装基板を、前記チップ搭載基板の前記絶縁基板の上面側に対向させて、加熱により前記接合材を溶融させて、前記中央側外部端子及び前記周辺側外部端子の端部を、前記中央側溝及び前記周辺側溝内の前記接合材にそれぞれ接合する工程と、
   を含み、
   前記加熱により前記実装基板の中央領域に対して周辺領域が湾曲した場合の、前記中央側外部端子の前記チップ搭載基板側に位置する端部と前記周辺側外部端子の前記チップ搭載基板側に位置する端部とのギャップ高さ以上となるように、前記中央側溝及び周辺側溝の深さを設定し、
   前記上面導電層が、前記半導体素子を搭載した第１導電層と、前記第１導電層から離隔した第２導電層とを有し、前記半導体素子の上面の電極を、前記実装基板を経由しない第１導電部材により前記第２導電層に電気的に接続することを特徴とする半導体装置の製造方法。
8. 絶縁基板と、前記絶縁基板の上面に配置された、中央部に配置された中央側溝を上部に設け、周辺部の上面が平坦である上面導電層とを有するチップ搭載基板と、
   前記絶縁基板の上面に対向して配置され、前記チップ搭載基板側に凸状となるように、前記中央部に対応する中央領域に対して周辺領域が湾曲した実装基板と、
   前記実装基板の前記中央領域を貫通するように固定され、且つ前記中央側溝内の接合材に端部が接合された中央側外部端子と、
   前記実装基板の前記周辺領域を貫通するように固定され、且つ前記上面導電層の上面上の接合材に端部が接合され、前記中央側外部端子と同じ長さの周辺側外部端子と、
   を備え、
   前記実装基板の湾曲により、前記周辺側外部端子の前記チップ搭載基板側に位置する端部が、前記中央側外部端子の前記チップ搭載基板側に位置する端部とギャップ高さを有し、
   前記中央側溝が、前記ギャップ高さ以上の深さを有する
   ことを特徴とする半導体装置。
9. 絶縁基板と、前記絶縁基板の上面に配置され、中央部の上面が平坦であり、周辺部に配置された周辺側溝を上部に設けた上面導電層とを有するチップ搭載基板と、
   前記絶縁基板の上面に対向して配置され、前記チップ搭載基板側とは反対側に凸状となるように、前記中央部に対応する中央領域に対して周辺領域が湾曲した実装基板と、
   前記実装基板の前記中央領域を貫通するように固定され、且つ前記上面導電層の上面上の接合材に端部が接合された中央側外部端子と、
   前記実装基板の前記周辺領域を貫通するように固定され、且つ前記周辺側溝内の接合材に端部が接合され、前記中央側外部端子と同じ長さの周辺側外部端子と、
   を備え、
   前記実装基板の湾曲により、前記周辺側外部端子の前記チップ搭載基板側に位置する端部が、前記中央側外部端子の前記チップ搭載基板側に位置する端部とギャップ高さを有し、
   前記周辺側溝が、前記ギャップ高さ以上の深さを有する
   ことを特徴とする半導体装置。
10. 絶縁基板と、前記絶縁基板の上面に配置され、中央部に配置された中央側溝及び周辺部に配置された周辺側溝を上部に設けた上面導電層とを有するチップ搭載基板と、
    前記絶縁基板の上面に対向して配置され、前記チップ搭載基板側に凸状となるように、前記中央部に対応する中央領域に対して周辺領域が湾曲した実装基板と、
    前記実装基板の前記中央領域を貫通するように固定され、且つ前記中央側溝内の接合材に端部が接合された中央側外部端子と、
    前記実装基板の前記周辺領域を貫通するように固定され、且つ前記周辺側溝内から前記上面導電層の上面よりも上方の位置まで設けられた接合材に前記上面導電層の上面よりも上方の位置で端部が接合され、前記中央側外部端子と同じ長さの周辺側外部端子と、
    を備え、
    前記実装基板の湾曲により、前記周辺側外部端子の前記チップ搭載基板側に位置する端部が、前記中央側外部端子の前記チップ搭載基板側に位置する端部とギャップ高さを有し、
    前記中央側溝及び周辺側溝が、前記ギャップ高さ以上の深さを有する
    ことを特徴とする半導体装置。

Images