JPH0613739A - 半導体装置の表面実装構造 - Google Patents
半導体装置の表面実装構造Info
- Publication number
- JPH0613739A JPH0613739A JP16904292A JP16904292A JPH0613739A JP H0613739 A JPH0613739 A JP H0613739A JP 16904292 A JP16904292 A JP 16904292A JP 16904292 A JP16904292 A JP 16904292A JP H0613739 A JPH0613739 A JP H0613739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- surface mount
- surface mounting
- cream solder
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の外部リードを表面実装基板に固
着する表面実装構造において、表面実装型パッケージに
要求されるコプラナリティの適用許容範囲を大幅に拡大
するものである。 【構成】 表面実装基板6に凹型ランド部7を形成し、
この凹型ランド部7に適量のクリーム半田8を塗布し、
表面実装型パッケージ1の外部リード2をこの凹型ラン
ド部7にクリーム半田8により固着するものである。
着する表面実装構造において、表面実装型パッケージに
要求されるコプラナリティの適用許容範囲を大幅に拡大
するものである。 【構成】 表面実装基板6に凹型ランド部7を形成し、
この凹型ランド部7に適量のクリーム半田8を塗布し、
表面実装型パッケージ1の外部リード2をこの凹型ラン
ド部7にクリーム半田8により固着するものである。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の複数個の外
部リードを容易に、かつ安定して表面実装することがで
きる半導体装置の表面実装構造に関するものである。
部リードを容易に、かつ安定して表面実装することがで
きる半導体装置の表面実装構造に関するものである。
【0002】
【従来の技術】図3は従来の半導体装置の表面実装構造
を示す側面図である。図において、1は外部リード2を
有するQFJパッケージ、3は基板、4はこの基板3に
凸部状に設けたランド、5はこのランド4にスクリーン
印刷またはディスペンサ方式により塗布したクリーム半
田である。
を示す側面図である。図において、1は外部リード2を
有するQFJパッケージ、3は基板、4はこの基板3に
凸部状に設けたランド、5はこのランド4にスクリーン
印刷またはディスペンサ方式により塗布したクリーム半
田である。
【0003】この構成による半導体装置の表面実装構造
は、平面の基板3上に、電極に使用するランド4を凸部
状に設ける。そして、このランド4上にクリーム半田5
をスクリーン印刷またはディスペンサ方式で塗布し、Q
FJパッケージ1を自重で搭載し、その外部リード2を
ランド4にクリーム半田5により固着するものである。
は、平面の基板3上に、電極に使用するランド4を凸部
状に設ける。そして、このランド4上にクリーム半田5
をスクリーン印刷またはディスペンサ方式で塗布し、Q
FJパッケージ1を自重で搭載し、その外部リード2を
ランド4にクリーム半田5により固着するものである。
【0004】
【発明が解決しようとする課題】しかしながら、上記構
成の半導体装置の表面実装構造では、基板そのものの平
坦性のバラツキ、塗布されるクリーム半田のバラツキ等
があるため、QFJパッケージの外部リードに要求され
る先端部の平坦性、いわゆるコプラナリティは0.1m
m〜0.05mmと非常に厳しい。特に、ピンカウント
の大きなもの、リードピッチの狭いもの、リード板厚の
うすく、剛性の小さいものについては、さらに厳しい状
況にあり、安定した品質での供給が不可能である。ま
た、基板実装において、クリーム半田が外部リード周辺
に十分に回り込むことができず、オープン不良または接
合強度不足という問題点があった。
成の半導体装置の表面実装構造では、基板そのものの平
坦性のバラツキ、塗布されるクリーム半田のバラツキ等
があるため、QFJパッケージの外部リードに要求され
る先端部の平坦性、いわゆるコプラナリティは0.1m
m〜0.05mmと非常に厳しい。特に、ピンカウント
の大きなもの、リードピッチの狭いもの、リード板厚の
うすく、剛性の小さいものについては、さらに厳しい状
況にあり、安定した品質での供給が不可能である。ま
た、基板実装において、クリーム半田が外部リード周辺
に十分に回り込むことができず、オープン不良または接
合強度不足という問題点があった。
【0005】本発明は、以上述べた厳しい寸法精度での
安定した供給ができず、オープン不良または接合強度不
足という問題点を除去するため、コプラナリティの適用
許容範囲を大幅に拡大し、容易に安定した表面実装を可
能にした優れた構造を提供することを目的とする。
安定した供給ができず、オープン不良または接合強度不
足という問題点を除去するため、コプラナリティの適用
許容範囲を大幅に拡大し、容易に安定した表面実装を可
能にした優れた構造を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
の表面実装構造は、表面実装基板に凹型ランド部を形成
し、この凹型ランド部に適量のクリーム半田を塗布し、
前記外部リードをこの凹型ランド部に固着するものであ
る。
の表面実装構造は、表面実装基板に凹型ランド部を形成
し、この凹型ランド部に適量のクリーム半田を塗布し、
前記外部リードをこの凹型ランド部に固着するものであ
る。
【0007】
【作用】本発明は表面実装型パッケージに要求されるコ
プラナリティの適用許容範囲を大幅に拡大することがで
きる。
プラナリティの適用許容範囲を大幅に拡大することがで
きる。
【0008】
【実施例】図1は本発明に係る半導体装置の表面実装構
造の一実施例を示す側面図である。図において、6は外
部リード2に対向した位置に、機械加工により例えば基
板厚の70%〜80%までザグリして凹型ランド部7を
形成した基板、8はこの凹型ランド部7に、スクリーン
印刷またはディスペンサ方式により適量塗布したクリー
ム半田である。
造の一実施例を示す側面図である。図において、6は外
部リード2に対向した位置に、機械加工により例えば基
板厚の70%〜80%までザグリして凹型ランド部7を
形成した基板、8はこの凹型ランド部7に、スクリーン
印刷またはディスペンサ方式により適量塗布したクリー
ム半田である。
【0009】なお、この凹型ランド部7の周辺にスルー
ホール(図示せず)を形成して接続し、ランドを形成す
る。
ホール(図示せず)を形成して接続し、ランドを形成す
る。
【0010】この構成による半導体装置の表面実装構造
の装着動作について説明する。まず、基板6上の、半導
体装置1の外部リード2に対向した位置に、凹型ランド
部7をザグリにより形成する。そして、この凹型ランド
部7にスクリーン印刷またはディスペンサ方式によりク
リーム半田8を塗布する。そして、QFJパッケージ1
を自重で搭載すると、図2(A)および図2(B)に示
すように、その外部リード2を凹型ランド部7にクリー
ム半田8で固着することができる。このとき、凹型ラン
ド部7は基板6にザグリにより形成されているため、Q
FJパッケージ1の外部リード2のコプラナリティの適
用許容範囲は0.3mm〜0.8mmまで大幅に拡大す
ることができる。このため、オープン不良や接合強度不
足がなくなり、容易に、安定した表面実装を行なうこと
ができる。
の装着動作について説明する。まず、基板6上の、半導
体装置1の外部リード2に対向した位置に、凹型ランド
部7をザグリにより形成する。そして、この凹型ランド
部7にスクリーン印刷またはディスペンサ方式によりク
リーム半田8を塗布する。そして、QFJパッケージ1
を自重で搭載すると、図2(A)および図2(B)に示
すように、その外部リード2を凹型ランド部7にクリー
ム半田8で固着することができる。このとき、凹型ラン
ド部7は基板6にザグリにより形成されているため、Q
FJパッケージ1の外部リード2のコプラナリティの適
用許容範囲は0.3mm〜0.8mmまで大幅に拡大す
ることができる。このため、オープン不良や接合強度不
足がなくなり、容易に、安定した表面実装を行なうこと
ができる。
【0011】なお、以上はQFJパッケージを用いて説
明したが、これに限定せず、他の表面実装型パッケージ
でも同様に実装することができることはもちろんであ
る。
明したが、これに限定せず、他の表面実装型パッケージ
でも同様に実装することができることはもちろんであ
る。
【0012】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置の表面実装構造によれば、半導体装置の外
部リードのコプラナリティの適用許容範囲を大幅に拡大
できるので、ピンカウントの大きなパッケージ、リード
ピッチの狭いパッケージ、リード板厚、材質により剛性
の小さいパッケージ等についても、容易に、安定した表
面実装を行なうことができる効果がある。
る半導体装置の表面実装構造によれば、半導体装置の外
部リードのコプラナリティの適用許容範囲を大幅に拡大
できるので、ピンカウントの大きなパッケージ、リード
ピッチの狭いパッケージ、リード板厚、材質により剛性
の小さいパッケージ等についても、容易に、安定した表
面実装を行なうことができる効果がある。
【図1】本発明に係る半導体装置の表面実装構造の一実
施例を示す側面図である。
施例を示す側面図である。
【図2】図1の各部の一部詳細な断面側面図である。
【図3】従来の半導体装置の表面実装構造を示す側面図
である。
である。
6 基板 7 凹型ランド部 8 クリーム半田
Claims (1)
- 【請求項1】 半導体装置の外部リードを表面実装基板
に固着する表面実装構造において、前記表面実装基板に
凹型ランド部を形成し、この凹型ランド部に適量のクリ
ーム半田を塗布し、前記外部リードをこの凹型ランド部
に固着することを特徴とする半導体装置の表面実装構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16904292A JPH0613739A (ja) | 1992-06-26 | 1992-06-26 | 半導体装置の表面実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16904292A JPH0613739A (ja) | 1992-06-26 | 1992-06-26 | 半導体装置の表面実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0613739A true JPH0613739A (ja) | 1994-01-21 |
Family
ID=15879245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16904292A Pending JPH0613739A (ja) | 1992-06-26 | 1992-06-26 | 半導体装置の表面実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0613739A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136293A (ja) * | 2019-02-13 | 2020-08-31 | 富士電機株式会社 | 半導体装置及びその製造方法 |
-
1992
- 1992-06-26 JP JP16904292A patent/JPH0613739A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136293A (ja) * | 2019-02-13 | 2020-08-31 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5126818A (en) | Semiconductor device | |
KR100556239B1 (ko) | 테이프캐리어및이것을사용한테이프캐리어디바이스 | |
JPH0613739A (ja) | 半導体装置の表面実装構造 | |
JPH03185754A (ja) | 半導体装置 | |
JPS6226848A (ja) | 半導体装置 | |
JPH05212852A (ja) | クリーム半田供給方法 | |
JP2000022313A (ja) | 電子部品の実装方法 | |
JPH02111093A (ja) | 半導体装置の表面実装構造 | |
JPH0272997A (ja) | 印刷版 | |
JPH0541460A (ja) | 電子部品搭載用基板 | |
JPH0430439A (ja) | ベアチップの実装構造 | |
JPS63296385A (ja) | プリント基板 | |
JPH06209159A (ja) | 半導体素子実装用ハンダ形成方法 | |
KR20020028020A (ko) | 칩 사이즈 패키지 | |
JP2548957Y2 (ja) | スクリーンマスクのマスクパターン | |
JPS63124433A (ja) | フイルムキヤリア | |
JPH0282643A (ja) | 半導体装置 | |
JP2616571B2 (ja) | 半導体装置の製造方法 | |
JPS603141A (ja) | 回路基板 | |
JPH06334321A (ja) | クリームはんだの供給方法 | |
JPH1092872A (ja) | テープキャリアパッケージテープ配線基板のダミーリード構造 | |
JPH1154898A (ja) | フラットパッケージの接着剤塗布構造 | |
JPH0817867A (ja) | 配線基板 | |
JPH01105594A (ja) | クリーム半田印刷方法 | |
JPH05183263A (ja) | クリーム半田供給工法 |