JPH02111093A - 半導体装置の表面実装構造 - Google Patents
半導体装置の表面実装構造Info
- Publication number
- JPH02111093A JPH02111093A JP63262887A JP26288788A JPH02111093A JP H02111093 A JPH02111093 A JP H02111093A JP 63262887 A JP63262887 A JP 63262887A JP 26288788 A JP26288788 A JP 26288788A JP H02111093 A JPH02111093 A JP H02111093A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- lead
- soldering
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000005476 soldering Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフラットパッケージ形ＩＣ等の半導体装置をプ
リント基板上に半田付けする際の半導体装置の表面実装
構造に関する。
リント基板上に半田付けする際の半導体装置の表面実装
構造に関する。
従来の表面実装用フラットパッケージ形ＩＣ（以下単に
フラットＩＣという）はリードが複数並設されており、
この各リードにはプリント基板上のパッドに半田付けさ
れる平坦部がそれぞれ形成されている。これを図によっ
て説明する。
フラットＩＣという）はリードが複数並設されており、
この各リードにはプリント基板上のパッドに半田付けさ
れる平坦部がそれぞれ形成されている。これを図によっ
て説明する。
第６図は従来のこの種のフラットＩＣがプリント基板上
に表面実装された状態を示す斜視図、第７図は従来のフ
ラン１−ＩＣの半田付は部を拡大して示す斜視図である
。これらの図において、ｌはフラットＩＣ本体を示し、
２はリードを示す。このリード２は前記フラン）ＩＣ本
体ｌの側部に突設されており、フラン）ＩＣ本体ｌの四
方に複数本並設されている。また、このリード２は基部
２ａと先端２ｂとでは段差がつくようそれぞれ折曲げ形
成され、先端２ｂをフラットＩＣ本体１の背面と平行に
形成することによって半田付は用平坦部２ｃが設けられ
ている。３はプリント基板を示し、このプリント基板３
上には前記リード２が半田付けされるパッド４が設けら
れている。このパッド４は前記リード２の配置位置と対
応するようプリント基板３上に複数並設されており、プ
リント基板３上に形成された配線（図示せず）を介して
他の電子装置（図示せず）等にそれぞれ接続されている
。
に表面実装された状態を示す斜視図、第７図は従来のフ
ラン１−ＩＣの半田付は部を拡大して示す斜視図である
。これらの図において、ｌはフラットＩＣ本体を示し、
２はリードを示す。このリード２は前記フラン）ＩＣ本
体ｌの側部に突設されており、フラン）ＩＣ本体ｌの四
方に複数本並設されている。また、このリード２は基部
２ａと先端２ｂとでは段差がつくようそれぞれ折曲げ形
成され、先端２ｂをフラットＩＣ本体１の背面と平行に
形成することによって半田付は用平坦部２ｃが設けられ
ている。３はプリント基板を示し、このプリント基板３
上には前記リード２が半田付けされるパッド４が設けら
れている。このパッド４は前記リード２の配置位置と対
応するようプリント基板３上に複数並設されており、プ
リント基板３上に形成された配線（図示せず）を介して
他の電子装置（図示せず）等にそれぞれ接続されている
。
このように構成されたフラットＩＣをプリント基板３上
に実装するには、通常は半田付は装置（図示せず）等の
自動機によって各リード２の平坦部２Ｃと各パッド４と
が面接触されるように重ね合せ、この状態で両者を半田
付けして行われていた。
に実装するには、通常は半田付は装置（図示せず）等の
自動機によって各リード２の平坦部２Ｃと各パッド４と
が面接触されるように重ね合せ、この状態で両者を半田
付けして行われていた。
しかるに、このように構成された従来の半導体装置の表
面実装構造においては、例えば自動機によらず人手によ
ってフラットＩＣをプリント基板３上に半田付けする場
合には、リード２の本数が多いため各リード２をパッド
４に正確に位置決めするのに時間がかかる。これはり一
ド２０本数が多くなればなるほど著しい。さらに、リー
ド２をバッド４上に面接触させた状態で保持させなけれ
ばならないため、半田付は中に両者がずれやすい。
面実装構造においては、例えば自動機によらず人手によ
ってフラットＩＣをプリント基板３上に半田付けする場
合には、リード２の本数が多いため各リード２をパッド
４に正確に位置決めするのに時間がかかる。これはり一
ド２０本数が多くなればなるほど著しい。さらに、リー
ド２をバッド４上に面接触させた状態で保持させなけれ
ばならないため、半田付は中に両者がずれやすい。
このため、この種のフラットＩＣを手作業によって実装
させると半田付は作業に時間がかかり過ぎ、しかも、自
動機を使用した際の搭載状態に較べて搭載状態が安定し
ないという問題があった。
させると半田付は作業に時間がかかり過ぎ、しかも、自
動機を使用した際の搭載状態に較べて搭載状態が安定し
ないという問題があった。
本発明に係る半導体装置の表面実装構造は、半田付は用
パッドに凹部を形成し、かつこの凹部内に臨む位置決め
用突起を半導体装置のリードに設け、これら凹部および
突起を一半導体装置に対して複数設けたものである。
パッドに凹部を形成し、かつこの凹部内に臨む位置決め
用突起を半導体装置のリードに設け、これら凹部および
突起を一半導体装置に対して複数設けたものである。
半田付は用パッドの凹部内にリードの突起を臨ませてリ
ードとパッドとを対接させることにより、半導体装置が
位置決めされ、半導体装置を基板上において正確な位置
に配置することができる。また、位置決め状態では、突
起が半田付は用パッドに当接するために半導体装置は横
方向へずれにくくなる。
ードとパッドとを対接させることにより、半導体装置が
位置決めされ、半導体装置を基板上において正確な位置
に配置することができる。また、位置決め状態では、突
起が半田付は用パッドに当接するために半導体装置は横
方向へずれにくくなる。
以下、本発明の一実施例を第１図ないし第３図によって
詳細に説明する。
詳細に説明する。
第１図は本発明を採用したフラットＩＣの実装状態を示
す斜視図、第２図は同じく実装状態を示す断面図、第３
図は要部を拡大して示す斜視図である。これらの図にお
いて前記第６図および第７図で説明したものと同一もし
くは同等部材については同一符号を付し、ここにおいて
詳細な説明は省略する。これらの図において、１１は位
置決め用突起を示し、この突起１１はリード２の平坦部
２Ｃに裏側へ向かって突設されており、フラットＩＣ本
体１の四隅に配置されたり一ド２に形成されている。１
２はリード２とパッド４とを位置決めするための位置決
め用の富みを示し、この窪み１２は前記突起１１と嵌合
されるようにプリント基板３を凹ませて形成されている
。１３は前記突起１１が臨む貫通孔を示し、この貫通孔
１３は、パッド４における前記窪み１２と対応する部位
に形成されている。すなわち、前記窪み１２および前記
貫通孔１３によってリード２を位置決めするための凹部
が形成されることになる。また、この凹部は、突起１１
を有するリード２が半田付けされる部位、すなわち、フ
ラットＩＣ本体１の四隅と対応する部位に配置されたパ
ッド４に形成されている。
す斜視図、第２図は同じく実装状態を示す断面図、第３
図は要部を拡大して示す斜視図である。これらの図にお
いて前記第６図および第７図で説明したものと同一もし
くは同等部材については同一符号を付し、ここにおいて
詳細な説明は省略する。これらの図において、１１は位
置決め用突起を示し、この突起１１はリード２の平坦部
２Ｃに裏側へ向かって突設されており、フラットＩＣ本
体１の四隅に配置されたり一ド２に形成されている。１
２はリード２とパッド４とを位置決めするための位置決
め用の富みを示し、この窪み１２は前記突起１１と嵌合
されるようにプリント基板３を凹ませて形成されている
。１３は前記突起１１が臨む貫通孔を示し、この貫通孔
１３は、パッド４における前記窪み１２と対応する部位
に形成されている。すなわち、前記窪み１２および前記
貫通孔１３によってリード２を位置決めするための凹部
が形成されることになる。また、この凹部は、突起１１
を有するリード２が半田付けされる部位、すなわち、フ
ラットＩＣ本体１の四隅と対応する部位に配置されたパ
ッド４に形成されている。
このような突起１１を備えたフラットＩＣをプリント基
板３上で位置決めするには、突起１１がパッド４の貫通
孔１３内に％’Ｂむように各リード２とパッド４とを対
接させることによって行われる。この際、フラットＩＣ
の四隅においてリード２とパッド４とが係合されるため
、フラットＩＣは正確に位置決めされると共に、横方向
へずれにくくなる。
板３上で位置決めするには、突起１１がパッド４の貫通
孔１３内に％’Ｂむように各リード２とパッド４とを対
接させることによって行われる。この際、フラットＩＣ
の四隅においてリード２とパッド４とが係合されるため
、フラットＩＣは正確に位置決めされると共に、横方向
へずれにくくなる。
なお、前記実施例では位置決め用の突起１１および凹部
をフラットＩＣの四隅に対応させて設けた例を示したが
、本発明はこのような限定にとられれることなく、突起
１１および凹部は全てのリード２およびパッド４に設け
てもよく、また全てのリード２およびパッド４；二は設
けずに一つのフラットＩＣに対して２〜３箇所設ける場
合には、なるべく離間させて配設することが望ましい。
をフラットＩＣの四隅に対応させて設けた例を示したが
、本発明はこのような限定にとられれることなく、突起
１１および凹部は全てのリード２およびパッド４に設け
てもよく、また全てのリード２およびパッド４；二は設
けずに一つのフラットＩＣに対して２〜３箇所設ける場
合には、なるべく離間させて配設することが望ましい。
また、前記実施例ではり−ド２が四方へ突出されたフラ
ットＩＣについて説明したが、本発明は、リードが二方
向へ突出されたフラットＩＣに採用してもよいというこ
とはいうまでもない。
ットＩＣについて説明したが、本発明は、リードが二方
向へ突出されたフラットＩＣに採用してもよいというこ
とはいうまでもない。
また、前記実施例では位置決め用の凹部をブＩ）ント基
板３の窪み１２とパッド４の貫通孔１３によって形成し
た例を示したが、第４図および第５図に示すように形成
することもできる。
板３の窪み１２とパッド４の貫通孔１３によって形成し
た例を示したが、第４図および第５図に示すように形成
することもできる。
第４図および第５図は他の実施例を示すプリント基板の
断面図で、第４図においてはリード（図示せず）の突起
が挿入される位置決め用の凹部１４がパッド４に形成さ
れている。この凹部１４を形成するには、プリント基板
３に設けられた窪み１２上にパッド４を重ねて設けるこ
とによって形成したり、プリント基板３上にパッド４を
予め設けておき、このパッド４をプリント基板３側へ機
械的に減り込ますことによって形成したりする方法が考
えられる。また、第５図に示すプリント基板３において
は透孔１５が穿設されており、パッド４にはこの透孔１
５と対応する貫通孔１６が設けられている。
断面図で、第４図においてはリード（図示せず）の突起
が挿入される位置決め用の凹部１４がパッド４に形成さ
れている。この凹部１４を形成するには、プリント基板
３に設けられた窪み１２上にパッド４を重ねて設けるこ
とによって形成したり、プリント基板３上にパッド４を
予め設けておき、このパッド４をプリント基板３側へ機
械的に減り込ますことによって形成したりする方法が考
えられる。また、第５図に示すプリント基板３において
は透孔１５が穿設されており、パッド４にはこの透孔１
５と対応する貫通孔１６が設けられている。
この第５図に示すプリント基板３においては、透孔１５
および貫通孔１６によって、リード（図示せず）の突起
が挿入される位置決め用凹部が形成されることになる。
および貫通孔１６によって、リード（図示せず）の突起
が挿入される位置決め用凹部が形成されることになる。
前記第４図および第５図に示すようにプリント基板３に
位置決め用凹部を形成しても前記実施例と同様の効果が
得られる。
位置決め用凹部を形成しても前記実施例と同様の効果が
得られる。
以上説明したように本発明によれば、半田付は用パッド
に凹部を形成し、かっこの凹部内に臨む位置決め用突起
を半導体装置のリードに設け、これら凹部および突起を
一半導体装置に対して複数設けたため、半田付は用パッ
ドの凹部内にリードの突起を臨ませてリードとパッドと
を対接させることにより、半導体装置が位置決めされ、
半導体装置を基板上において正確な位置に配置すること
ができる。また、位置決め状態では、突起が半田付は用
パッドに当接するために半導体装置は横方向へずれに（
くなる。したがって、本発明に係る半導体装置の表面実
装構造を採用すると、半導体装置を手作業にて基板上に
半田付けする場合に半導体装置を容易にしかも確実に位
置決めすることができるから、作業時間が短縮されかつ
自動機で搭載されたものと同様に安定した状態で半導体
装置を基板上に搭載させることができる。
に凹部を形成し、かっこの凹部内に臨む位置決め用突起
を半導体装置のリードに設け、これら凹部および突起を
一半導体装置に対して複数設けたため、半田付は用パッ
ドの凹部内にリードの突起を臨ませてリードとパッドと
を対接させることにより、半導体装置が位置決めされ、
半導体装置を基板上において正確な位置に配置すること
ができる。また、位置決め状態では、突起が半田付は用
パッドに当接するために半導体装置は横方向へずれに（
くなる。したがって、本発明に係る半導体装置の表面実
装構造を採用すると、半導体装置を手作業にて基板上に
半田付けする場合に半導体装置を容易にしかも確実に位
置決めすることができるから、作業時間が短縮されかつ
自動機で搭載されたものと同様に安定した状態で半導体
装置を基板上に搭載させることができる。
第１図は本発明を採用したフラン）ＩＣの実装状態を示
す斜視図、第２図は同じく実装状態を示す断面図、第３
図は要部を拡大して示す斜視図、第４図は他の実施例を
示すプリント基板の断面図、第５図は同じく他の実施例
を示すプリント基板の断面図、第６図は従来のフラット
■ｃがプリント基板上に表面実装された状態を示す斜視
図、第７図は従来のフラン）ＩＣの半田付は部を拡大し
て示す斜視図である。 １・・・・フラットＩＣ本体、２・・・・リード、３・
・・・プリント基板、４・・・・パッド、１１・・・・
突起、１２・・・・窪み、１３．１６・・・・貫通孔、
１４・・・・凹部、１５・・・・透孔。 第１図
す斜視図、第２図は同じく実装状態を示す断面図、第３
図は要部を拡大して示す斜視図、第４図は他の実施例を
示すプリント基板の断面図、第５図は同じく他の実施例
を示すプリント基板の断面図、第６図は従来のフラット
■ｃがプリント基板上に表面実装された状態を示す斜視
図、第７図は従来のフラン）ＩＣの半田付は部を拡大し
て示す斜視図である。 １・・・・フラットＩＣ本体、２・・・・リード、３・
・・・プリント基板、４・・・・パッド、１１・・・・
突起、１２・・・・窪み、１３．１６・・・・貫通孔、
１４・・・・凹部、１５・・・・透孔。 第１図
Claims (1)
- リードを複数有する半導体装置が基板の半田付け用パッ
ドにリードを半田付けして実装される半導体装置の表面
実装構造において、前記半田付け用パッドに凹部を形成
し、かつこの凹部内に臨む位置決め用突起を半導体装置
のリードに設け、これら凹部および突起を一半導体装置
に対して複数設けたことを特徴とする半導体装置の表面
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262887A JP2687493B2 (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の表面実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262887A JP2687493B2 (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の表面実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02111093A true JPH02111093A (ja) | 1990-04-24 |
| JP2687493B2 JP2687493B2 (ja) | 1997-12-08 |
Family
ID=17382000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63262887A Expired - Lifetime JP2687493B2 (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の表面実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687493B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331338A (ja) * | 1991-05-02 | 1992-11-19 | Mitsubishi Electric Corp | 半導体圧力センサ |
| US5313368A (en) * | 1993-02-02 | 1994-05-17 | The Whitaker Corporation | Electrical connections between printed circuit boards and integrated circuits surface mounted thereon |
| US5517752A (en) * | 1992-05-13 | 1996-05-21 | Fujitsu Limited | Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate |
| JPH09283901A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 表面実装ｌｓｉパッケージの実装方法および構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158674A (en) * | 1978-06-05 | 1979-12-14 | Fujitsu Ltd | Method of positioning component on printed board |
-
1988
- 1988-10-20 JP JP63262887A patent/JP2687493B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158674A (en) * | 1978-06-05 | 1979-12-14 | Fujitsu Ltd | Method of positioning component on printed board |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331338A (ja) * | 1991-05-02 | 1992-11-19 | Mitsubishi Electric Corp | 半導体圧力センサ |
| US5517752A (en) * | 1992-05-13 | 1996-05-21 | Fujitsu Limited | Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate |
| US5313368A (en) * | 1993-02-02 | 1994-05-17 | The Whitaker Corporation | Electrical connections between printed circuit boards and integrated circuits surface mounted thereon |
| JPH09283901A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 表面実装ｌｓｉパッケージの実装方法および構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687493B2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH03151686A (ja) | プリント配線基板 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2636332B2 (ja) | プリント基板 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JPH0747901Y2 (ja) | 印刷配線板 | |
| JPH0396292A (ja) | 印刷配線板 | |
| JP3057187U (ja) | 電子部品の基板への固定構造 | |
| JPH0648904Y2 (ja) | 位置決め用プリント板 | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JPS6236300Y2 (ja) | ||
| JPH01161707A (ja) | チップ部品 | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH02215184A (ja) | 半導体パッケージのプリント基板への取付構造 | |
| JPH0590442A (ja) | 混成集積回路基板 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JP2001257454A (ja) | プリント基板に対する電子部品の実装構造 | |
| JPH05166557A (ja) | コネクタ | |
| JPH03104149A (ja) | 半導体パッケージ | |
| JPH04309255A (ja) | 半導体装置 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPH04354173A (ja) | 表面実装部品及びプリント配線板の部品実装物 | |
| JPH05191030A (ja) | 電子部品のはんだ付け方法 | |
| JPH08321664A (ja) | プリント配線基板 |