JPH0645494A - 半導体集積回路用パッケージ - Google Patents
半導体集積回路用パッケージInfo
- Publication number
- JPH0645494A JPH0645494A JP19438092A JP19438092A JPH0645494A JP H0645494 A JPH0645494 A JP H0645494A JP 19438092 A JP19438092 A JP 19438092A JP 19438092 A JP19438092 A JP 19438092A JP H0645494 A JPH0645494 A JP H0645494A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- package
- board
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 箱型の本体部の側面に設けた複数のリードの
先端の接続部を上下方向または左右方向に“コ”字状に
開脚した構造とする。 【効果】 上下方向に“コ”字状に開脚した構造とした
場合は、通常とは逆のパターンの印刷配線回路を有する
印刷配線基板にも搭載することができるようになり、ま
た、１枚の印刷配線基板上に２個のパッケージを搭載す
る必要がある場合に、印刷配線基板上に占めるパッケー
ジの面積を従来の半分にすることが可能になり、更に、
改造布線のはんだ付け作業を容易に行うことが可能とな
る。また、左右方向に“コ”字状に開脚した構造とした
場合は、改造布線のはんだ付け作業を容易に行うことが
可能となる。
先端の接続部を上下方向または左右方向に“コ”字状に
開脚した構造とする。 【効果】 上下方向に“コ”字状に開脚した構造とした
場合は、通常とは逆のパターンの印刷配線回路を有する
印刷配線基板にも搭載することができるようになり、ま
た、１枚の印刷配線基板上に２個のパッケージを搭載す
る必要がある場合に、印刷配線基板上に占めるパッケー
ジの面積を従来の半分にすることが可能になり、更に、
改造布線のはんだ付け作業を容易に行うことが可能とな
る。また、左右方向に“コ”字状に開脚した構造とした
場合は、改造布線のはんだ付け作業を容易に行うことが
可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路を収容
し、印刷配線基板上に搭載して接続するための半導体集
積回路用パッケージに関し、特に、そのリードの形状に
関する。
し、印刷配線基板上に搭載して接続するための半導体集
積回路用パッケージに関し、特に、そのリードの形状に
関する。
【０００２】
【従来の技術】図１０は従来の半導体集積回路用パッケ
ージの一例を示す斜視図、図１１は図１０の例を通常と
は逆のパターンの印刷配線回路を有する印刷配線基板に
搭載したときの状態を示す分解斜視図、図１２は図１０
の例を搭載した印刷配線基板に対して改造布線を行った
状態を示す斜視図、図１３は図１０の例を印刷配線基板
上に２個搭載したときの状態を示す正面図である。
ージの一例を示す斜視図、図１１は図１０の例を通常と
は逆のパターンの印刷配線回路を有する印刷配線基板に
搭載したときの状態を示す分解斜視図、図１２は図１０
の例を搭載した印刷配線基板に対して改造布線を行った
状態を示す斜視図、図１３は図１０の例を印刷配線基板
上に２個搭載したときの状態を示す正面図である。
【０００３】従来の半導体集積回路用パッケージ（パッ
ケージ）は、図１０に示すように、箱型の本体部３１
と、この本体部３１の側面に設けた複数のリード３４と
を備えており、リード３４の先端の接続部３５は、本体
部３１を印刷配線基板上に搭載したとき、その印刷配線
回路と接続できるように、裏面３３の方に２段に折曲げ
た構造となっている。
ケージ）は、図１０に示すように、箱型の本体部３１
と、この本体部３１の側面に設けた複数のリード３４と
を備えており、リード３４の先端の接続部３５は、本体
部３１を印刷配線基板上に搭載したとき、その印刷配線
回路と接続できるように、裏面３３の方に２段に折曲げ
た構造となっている。
【０００４】このような半導体集積回路用パッケージを
搭載した印刷配線基板３９に対して改造布線を行うとき
は、図１２に示すように、線材３８の先端をリード３４
の先端の接続部３５の上に載せ、線材３８とリード３４
とをはんだ付けすることによって行っている。
搭載した印刷配線基板３９に対して改造布線を行うとき
は、図１２に示すように、線材３８の先端をリード３４
の先端の接続部３５の上に載せ、線材３８とリード３４
とをはんだ付けすることによって行っている。
【０００５】また、１枚の印刷配線基板上に２個のパッ
ケージを搭載するときは、図１２に示すように、印刷配
線基板４０上に２個のパッケージ２９を横に並べて搭載
し、それぞれのリード３４を、印刷配線基板４０の印刷
配線回路に直接接続している。
ケージを搭載するときは、図１２に示すように、印刷配
線基板４０上に２個のパッケージ２９を横に並べて搭載
し、それぞれのリード３４を、印刷配線基板４０の印刷
配線回路に直接接続している。
【０００６】
【発明が解決しようとする課題】上述したような従来の
パッケージは、図１１に示すように、通常とは逆のパタ
ーンの印刷配線回路を有する印刷配線基板３６に搭載し
ようとすると、本体部３１の一方の側面に設けてある１
〜ｎ番のリード３４が、印刷配線基板３６上の（２ｎ）
〜（ｎ＋１）番のパッド３７と対応し、本体部３１の他
方の側面に設けてある（ｎ＋１）〜（２ｎ）番のリード
３４が、印刷配線基板３６上のｎ〜１番のパッド３７と
対応することになるため、印刷配線基板３６に搭載する
ことが不可能であるという欠点を有している。また、改
造布線を行うとき、線材をはんだ付けする場所が小さい
ため、はんだ付け作業が困難であるという問題点も有し
ている。更に、１枚の印刷配線基板上に２個のパッケー
ジを搭載する必要がある場合は、印刷配線基板上に占め
るパッケージの面積が２倍になるという問題点もある。
パッケージは、図１１に示すように、通常とは逆のパタ
ーンの印刷配線回路を有する印刷配線基板３６に搭載し
ようとすると、本体部３１の一方の側面に設けてある１
〜ｎ番のリード３４が、印刷配線基板３６上の（２ｎ）
〜（ｎ＋１）番のパッド３７と対応し、本体部３１の他
方の側面に設けてある（ｎ＋１）〜（２ｎ）番のリード
３４が、印刷配線基板３６上のｎ〜１番のパッド３７と
対応することになるため、印刷配線基板３６に搭載する
ことが不可能であるという欠点を有している。また、改
造布線を行うとき、線材をはんだ付けする場所が小さい
ため、はんだ付け作業が困難であるという問題点も有し
ている。更に、１枚の印刷配線基板上に２個のパッケー
ジを搭載する必要がある場合は、印刷配線基板上に占め
るパッケージの面積が２倍になるという問題点もある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
用パッケージは、箱型の本体部と、前記本体部の側面に
設けた複数のリードとを備える半導体集積回路用パッケ
ージにおいて、前記リードの先端の接続部を上下方向ま
たは左右方向に“コ”字状に開脚した構造としたもので
ある。
用パッケージは、箱型の本体部と、前記本体部の側面に
設けた複数のリードとを備える半導体集積回路用パッケ
ージにおいて、前記リードの先端の接続部を上下方向ま
たは左右方向に“コ”字状に開脚した構造としたもので
ある。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第一の実施例を示す斜視
図、図２は図１の実施例を通常の印刷配線回路を有する
印刷配線基板上に搭載したときの状態を示す分解斜視
図、図３は図１の実施例を通常とは逆のパターンの印刷
配線回路を有する印刷配線基板上に搭載したときの状態
を示す分解斜視図、図９は図１の実施例を搭載した印刷
配線基板に対して半導体集積回路用パッケージを上下２
段に搭載した状態を示す正面図である。
図、図２は図１の実施例を通常の印刷配線回路を有する
印刷配線基板上に搭載したときの状態を示す分解斜視
図、図３は図１の実施例を通常とは逆のパターンの印刷
配線回路を有する印刷配線基板上に搭載したときの状態
を示す分解斜視図、図９は図１の実施例を搭載した印刷
配線基板に対して半導体集積回路用パッケージを上下２
段に搭載した状態を示す正面図である。
【００１０】図１の実施例は、本発明を、対向する二つ
の側面にリードを有するＳＯＰＩＣに対して適用した例
である。すなわち、箱型の本体部１の対向する二つの側
面には、それぞれ複数のリード４が設けてあり、各リー
ド４の先端の接続部５は、本体部１を上下に反転させて
印刷配線基板上に搭載しても、その印刷配線回路と接続
できるように、表面２と裏面３との両方向に折曲げて、
“コ”字状に開脚した構造としてある。
の側面にリードを有するＳＯＰＩＣに対して適用した例
である。すなわち、箱型の本体部１の対向する二つの側
面には、それぞれ複数のリード４が設けてあり、各リー
ド４の先端の接続部５は、本体部１を上下に反転させて
印刷配線基板上に搭載しても、その印刷配線回路と接続
できるように、表面２と裏面３との両方向に折曲げて、
“コ”字状に開脚した構造としてある。
【００１１】このように構成したパッケージを通常の印
刷配線回路を有する印刷配線基板上に搭載するときは、
図２に示すように、表面２を上にし、裏面３とを下にし
て印刷配線基板６上に搭載する。このとき、印刷配線基
板６の１〜ｎ番のパッド７が、それぞれ１〜ｎ番のリー
ド４と対応する位置になり、印刷配線基板６の（ｎ＋
１）〜（２ｎ）番のパッド７が、それぞれ（ｎ＋１）〜
（２ｎ）番のリード４と対応する位置になるため、パッ
ケージを正しく印刷配線基板上に実装することができ
る。
刷配線回路を有する印刷配線基板上に搭載するときは、
図２に示すように、表面２を上にし、裏面３とを下にし
て印刷配線基板６上に搭載する。このとき、印刷配線基
板６の１〜ｎ番のパッド７が、それぞれ１〜ｎ番のリー
ド４と対応する位置になり、印刷配線基板６の（ｎ＋
１）〜（２ｎ）番のパッド７が、それぞれ（ｎ＋１）〜
（２ｎ）番のリード４と対応する位置になるため、パッ
ケージを正しく印刷配線基板上に実装することができ
る。
【００１２】図１のパッケージを通常とは逆のパターン
の印刷配線回路を有する印刷配線基板上に搭載するとき
は、図３に示すように、上下を反転させて表面２を下に
し、裏面３とを上にして印刷配線基板８上に搭載する。
このようにすることにより、印刷配線基板８の（ｎ＋
１）〜（２ｎ）番のパッド９が、それぞれ（ｎ＋１）〜
（２ｎ）番のリード４と対応する位置になり、印刷配線
基板８の１〜ｎ番のパッド９が、それぞれ１〜ｎ番のリ
ード４と対応する位置になるため、パッケージを正しく
印刷配線基板上に実装することが可能となる。
の印刷配線回路を有する印刷配線基板上に搭載するとき
は、図３に示すように、上下を反転させて表面２を下に
し、裏面３とを上にして印刷配線基板８上に搭載する。
このようにすることにより、印刷配線基板８の（ｎ＋
１）〜（２ｎ）番のパッド９が、それぞれ（ｎ＋１）〜
（２ｎ）番のリード４と対応する位置になり、印刷配線
基板８の１〜ｎ番のパッド９が、それぞれ１〜ｎ番のリ
ード４と対応する位置になるため、パッケージを正しく
印刷配線基板上に実装することが可能となる。
【００１３】また、２個の図１の実施例を印刷配線基板
上に実装する必要があるときは、図９に示すように、印
刷配線基板２６上に図１の実施例を搭載してそのリード
４の下側の接続部５を印刷配線基板２６のパッド２７に
接続し、図１の実施例の上に図１３（図１０）に示した
従来のパッケージ２９（図１の実施例でもよい）を搭載
し、リード３４の先端の接続部３５をリード４の上側の
接続部５と接続する。このように構成することにより、
印刷配線基板上に占めるパッケージの面積を従来の半分
にすることが可能となる。
上に実装する必要があるときは、図９に示すように、印
刷配線基板２６上に図１の実施例を搭載してそのリード
４の下側の接続部５を印刷配線基板２６のパッド２７に
接続し、図１の実施例の上に図１３（図１０）に示した
従来のパッケージ２９（図１の実施例でもよい）を搭載
し、リード３４の先端の接続部３５をリード４の上側の
接続部５と接続する。このように構成することにより、
印刷配線基板上に占めるパッケージの面積を従来の半分
にすることが可能となる。
【００１４】図４は本発明の第二の実施例を示す斜視
図、図５は図４の実施例を搭載するための通常の印刷配
線回路を有する印刷配線基板を示す斜視図、図６は図４
の実施例を搭載するための通常とは逆のパターンの印刷
配線回路を有する印刷配線基板を示す斜視図である。
図、図５は図４の実施例を搭載するための通常の印刷配
線回路を有する印刷配線基板を示す斜視図、図６は図４
の実施例を搭載するための通常とは逆のパターンの印刷
配線回路を有する印刷配線基板を示す斜視図である。
【００１５】図４の実施例は、本発明を、四つの側面す
べてにリードを有するＱＦＰＩＣに対して適用した例で
ある。すなわち、箱型の本体部１１の四つの側面には、
それぞれ複数のリード１４が設けてあり、各リード１４
の先端の接続部１５は、本体部１１を上下に反転させて
印刷配線基板上に搭載しても、その印刷配線回路と接続
できるように、表面１２と裏面１３との両方向に折曲げ
て、“コ”字状に開脚した構造としてある。
べてにリードを有するＱＦＰＩＣに対して適用した例で
ある。すなわち、箱型の本体部１１の四つの側面には、
それぞれ複数のリード１４が設けてあり、各リード１４
の先端の接続部１５は、本体部１１を上下に反転させて
印刷配線基板上に搭載しても、その印刷配線回路と接続
できるように、表面１２と裏面１３との両方向に折曲げ
て、“コ”字状に開脚した構造としてある。
【００１６】このように構成したパッケージを通常の印
刷配線回路を有する印刷配線基板上に搭載するときは、
表面１２を上にし、裏面１３とを下にして印刷配線基板
上に搭載する。印刷配線基板は、図５に示すように、印
刷配線基板１６の１〜ｎ番のパッド１７が、それぞれ図
４の実施例の１〜ｎ番のリード１４と対応する位置にな
り、印刷配線基板１６の（ｎ＋１）〜（ｎ＋ｍ）番のパ
ッド１７が、それぞれ（ｎ＋１）〜（ｎ＋ｍ）番のリー
ド１４と対応する位置になり、印刷配線基板１６の（ｎ
＋ｍ＋１）〜（２ｎ＋ｍ）番のパッド１７が、それぞれ
（ｎ＋ｍ＋１）〜（２ｎ＋ｍ）番のリード１４と対応す
る位置になり、印刷配線基板１６の（２ｎ＋ｍ＋１）〜
（２ｎ＋２ｍ）番のパッド１７が、それぞれ（２ｎ＋ｍ
＋１）〜（２ｎ＋２ｍ）番のリード１４と対応する位置
になるため、パッケージを正しく印刷配線基板上に実装
することができる。
刷配線回路を有する印刷配線基板上に搭載するときは、
表面１２を上にし、裏面１３とを下にして印刷配線基板
上に搭載する。印刷配線基板は、図５に示すように、印
刷配線基板１６の１〜ｎ番のパッド１７が、それぞれ図
４の実施例の１〜ｎ番のリード１４と対応する位置にな
り、印刷配線基板１６の（ｎ＋１）〜（ｎ＋ｍ）番のパ
ッド１７が、それぞれ（ｎ＋１）〜（ｎ＋ｍ）番のリー
ド１４と対応する位置になり、印刷配線基板１６の（ｎ
＋ｍ＋１）〜（２ｎ＋ｍ）番のパッド１７が、それぞれ
（ｎ＋ｍ＋１）〜（２ｎ＋ｍ）番のリード１４と対応す
る位置になり、印刷配線基板１６の（２ｎ＋ｍ＋１）〜
（２ｎ＋２ｍ）番のパッド１７が、それぞれ（２ｎ＋ｍ
＋１）〜（２ｎ＋２ｍ）番のリード１４と対応する位置
になるため、パッケージを正しく印刷配線基板上に実装
することができる。
【００１７】図４のパッケージを通常とは逆のパターン
の印刷配線回路を有する印刷配線基板上に搭載するとき
は、図６に示すように、上下を反転させて表面１２を下
にし、裏面１３とを上にして印刷配線基板１８上に搭載
する。このようにすることにより、印刷配線基板１８の
各パッド１９は、図５の場合と同様に、それぞれ対応す
る番号のリード１４に対応する位置となるため、パッケ
ージを正しく印刷配線基板上に実装することが可能とな
る。
の印刷配線回路を有する印刷配線基板上に搭載するとき
は、図６に示すように、上下を反転させて表面１２を下
にし、裏面１３とを上にして印刷配線基板１８上に搭載
する。このようにすることにより、印刷配線基板１８の
各パッド１９は、図５の場合と同様に、それぞれ対応す
る番号のリード１４に対応する位置となるため、パッケ
ージを正しく印刷配線基板上に実装することが可能とな
る。
【００１８】図７は本発明の第三の実施例を示す斜視
図、図８は図７の実施例を搭載した印刷配線基板に対し
て改造布線を行った状態を示す斜視図である。
図、図８は図７の実施例を搭載した印刷配線基板に対し
て改造布線を行った状態を示す斜視図である。
【００１９】図７の実施例は、本発明を対向する二つの
側面にリードを有するＳＯＰＩＣに対して適用した他の
例であり、箱型の本体部２１の対向する二つの側面に
は、それぞれ複数のリード２４が設けてある。各リード
２４の先端の接続部２５は、印刷配線基板に搭載した後
の改造布線を容易に行うことができるように、左右両方
向に折曲げて“コ”字状に開脚した構造としてある。
側面にリードを有するＳＯＰＩＣに対して適用した他の
例であり、箱型の本体部２１の対向する二つの側面に
は、それぞれ複数のリード２４が設けてある。各リード
２４の先端の接続部２５は、印刷配線基板に搭載した後
の改造布線を容易に行うことができるように、左右両方
向に折曲げて“コ”字状に開脚した構造としてある。
【００２０】このように構成したパッケージを印刷配線
基板に実装するときは、図８に示すように、本体部２１
を印刷配線基板２６上に搭載し、各リード２４の一方の
接続部２５をそれぞれ対応するパッド２７に接続する。
これに対して改造布線を実施するときは、線材２８をリ
ード２４の空いている方の接続部２５にはんだ付けを行
う。このように構成することにより、線材をはんだ付け
する場所を広くすることができるため、改造布線のはん
だ付け作業を容易に行うことが可能となる。
基板に実装するときは、図８に示すように、本体部２１
を印刷配線基板２６上に搭載し、各リード２４の一方の
接続部２５をそれぞれ対応するパッド２７に接続する。
これに対して改造布線を実施するときは、線材２８をリ
ード２４の空いている方の接続部２５にはんだ付けを行
う。このように構成することにより、線材をはんだ付け
する場所を広くすることができるため、改造布線のはん
だ付け作業を容易に行うことが可能となる。
【００２１】なお、図１および図４の実施例の上側の接
続部５または１５は、改造布線のときに線材をはんだ付
けするための端子として利用することもできる。
続部５または１５は、改造布線のときに線材をはんだ付
けするための端子として利用することもできる。
【００２２】
【発明の効果】以上説明したように、本発明の半導体集
積回路用パッケージは、箱型の本体部の側面に設けた複
数のリードの先端の接続部を上下方向に“コ”字状に開
脚した構造とすることにより、通常とは逆のパターンの
印刷配線回路を有する印刷配線基板にも搭載することが
できるようになり、また、１枚の印刷配線基板上に２個
のパッケージを搭載する必要がある場合に、印刷配線基
板上に占めるパッケージの面積を従来の半分にすること
が可能になり、更に、改造布線のはんだ付け作業を容易
に行うことが可能となるという効果がある。また、リー
ドの先端の接続部を左右方向に“コ”字状に開脚した構
造とすることにより、改造布線のはんだ付け作業を容易
に行うことが可能となるという効果がある。
積回路用パッケージは、箱型の本体部の側面に設けた複
数のリードの先端の接続部を上下方向に“コ”字状に開
脚した構造とすることにより、通常とは逆のパターンの
印刷配線回路を有する印刷配線基板にも搭載することが
できるようになり、また、１枚の印刷配線基板上に２個
のパッケージを搭載する必要がある場合に、印刷配線基
板上に占めるパッケージの面積を従来の半分にすること
が可能になり、更に、改造布線のはんだ付け作業を容易
に行うことが可能となるという効果がある。また、リー
ドの先端の接続部を左右方向に“コ”字状に開脚した構
造とすることにより、改造布線のはんだ付け作業を容易
に行うことが可能となるという効果がある。
【図１】本発明の第一の実施例を示す斜視図である。
【図２】図１の実施例を通常の印刷配線回路を有する印
刷配線基板上に搭載したときの状態を示す分解斜視図で
ある。
刷配線基板上に搭載したときの状態を示す分解斜視図で
ある。
【図３】図１の実施例を通常とは逆のパターンの印刷配
線回路を有する印刷配線基板上に搭載したときの状態を
示す分解斜視図である。
線回路を有する印刷配線基板上に搭載したときの状態を
示す分解斜視図である。
【図４】本発明の第二の実施例を示す斜視図である。
【図５】図４の実施例を搭載するための通常の印刷配線
回路を有する印刷配線基板を示す斜視図である。
回路を有する印刷配線基板を示す斜視図である。
【図６】図４の実施例を搭載するための通常とは逆のパ
ターンの印刷配線回路を有する印刷配線基板を示す斜視
図である。
ターンの印刷配線回路を有する印刷配線基板を示す斜視
図である。
【図７】本発明の第三の実施例を示す斜視図である。
【図８】図７の実施例を搭載した印刷配線基板に対して
改造布線を行った状態を示す斜視図である。
改造布線を行った状態を示す斜視図である。
【図９】図１の実施例を搭載した印刷配線基板に対して
半導体集積回路用パッケージを上下２段に搭載した状態
を示す正面図である。
半導体集積回路用パッケージを上下２段に搭載した状態
を示す正面図である。
【図１０】従来の半導体集積回路用パッケージの一例を
示す斜視図である。
示す斜視図である。
【図１１】図１０の例を通常とは逆のパターンの印刷配
線回路を有する印刷配線基板に搭載したときの状態を示
す分解斜視図である。
線回路を有する印刷配線基板に搭載したときの状態を示
す分解斜視図である。
【図１２】図１０の例を搭載した印刷配線基板に対して
改造布線を行った状態を示す斜視図である。
改造布線を行った状態を示す斜視図である。
【図１３】図１０の例を印刷配線基板上に２個搭載した
ときの状態を示す正面図である。
ときの状態を示す正面図である。
１・１１・２１・３１ 本体部 ２・１２・３２ 表面 ３・１３・３３ 裏面 ４・１４・２４・３０・３４ リード ５・１５・２５・３５ 接続部 ６・８・１６・１８・２６・３６・３９・４０ 印刷
配線基板 ７・９・１７・１９・２７・３７ パッド ２８・３８ 線材 ２９ パッケージ
配線基板 ７・９・１７・１９・２７・３７ パッド ２８・３８ 線材 ２９ パッケージ
Claims (2)
- 【請求項１】 箱型の本体部と、前記本体部の側面に設
けた複数のリードとを備える半導体集積回路用パッケー
ジにおいて、前記リードの先端の接続部を上下方向に
“コ”字状に開脚した構造としたことを特徴とする半導
体集積回路用パッケージ。 - 【請求項２】 箱型の本体部と、前記本体部の側面に設
けた複数のリードとを備える半導体集積回路用パッケー
ジにおいて、前記リードの先端の接続部を左右方向に
“コ”字状に開脚した構造としたことを特徴とする半導
体集積回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438092A JPH0645494A (ja) | 1992-07-22 | 1992-07-22 | 半導体集積回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438092A JPH0645494A (ja) | 1992-07-22 | 1992-07-22 | 半導体集積回路用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645494A true JPH0645494A (ja) | 1994-02-18 |
Family
ID=16323640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19438092A Withdrawn JPH0645494A (ja) | 1992-07-22 | 1992-07-22 | 半導体集積回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645494A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5571493A (en) * | 1994-11-04 | 1996-11-05 | Norian Corporation | Reactive tricalcium phosphate compositions and uses |
| US5820632A (en) * | 1988-04-20 | 1998-10-13 | Norian Corporation | Prepared calcium phosphate composition and method |
| US5900254A (en) * | 1988-04-20 | 1999-05-04 | Norian Corporation | Carbonated hydroxyapatite compositions and uses |
-
1992
- 1992-07-22 JP JP19438092A patent/JPH0645494A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5820632A (en) * | 1988-04-20 | 1998-10-13 | Norian Corporation | Prepared calcium phosphate composition and method |
| US5900254A (en) * | 1988-04-20 | 1999-05-04 | Norian Corporation | Carbonated hydroxyapatite compositions and uses |
| US5952010A (en) * | 1988-04-20 | 1999-09-14 | Norian Corporation | Paste compositions capable of setting into carbonated apatite |
| US5962028A (en) * | 1988-04-20 | 1999-10-05 | Norian Corporation | Carbonated hydroxyapatite compositions and uses |
| US6334891B1 (en) | 1992-10-16 | 2002-01-01 | Norian Corporation | Paste compositions capable of setting into carbonated apatite |
| US5571493A (en) * | 1994-11-04 | 1996-11-05 | Norian Corporation | Reactive tricalcium phosphate compositions and uses |
| US5709742A (en) * | 1994-11-04 | 1998-01-20 | Norian Corporation | Reactive tricalcium phosphate compositions |
| US5885540A (en) * | 1994-11-04 | 1999-03-23 | Norian Corporation | Reactive tricalcium phosphate compositions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPH0329389A (ja) | プリント回路板 | |
| JPH0936513A (ja) | プリント回路装置 | |
| JPH0471288A (ja) | 半導体実装基板 | |
| JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH01161707A (ja) | チップ部品 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2765384B2 (ja) | メモリ用ソケット | |
| JP2694804B2 (ja) | ピングリッドアレイ半導体パッケージ | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPH01187960A (ja) | 半導体装置 | |
| JPH07169904A (ja) | 回路部品付き表面実装形半導体パッケージ | |
| JPH07147369A (ja) | 集積回路パッケージ | |
| JPH01201946A (ja) | 半導体装置 | |
| JPH01121945U (ja) | ||
| JPH05326092A (ja) | Ｉｃパッケージ用ソケット | |
| JPH04167551A (ja) | 表面実装型ｉｃパッケージ | |
| JPH05114694A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |