JPH0471288A - 半導体実装基板 - Google Patents
半導体実装基板Info
- Publication number
- JPH0471288A JPH0471288A JP18322590A JP18322590A JPH0471288A JP H0471288 A JPH0471288 A JP H0471288A JP 18322590 A JP18322590 A JP 18322590A JP 18322590 A JP18322590 A JP 18322590A JP H0471288 A JPH0471288 A JP H0471288A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- substrate
- recess
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 title abstract description 15
- 238000004806 packaging method and process Methods 0.000 title abstract description 11
- 239000004593 Epoxy Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 5
- 238000005452 bending Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装基板に関し、特にフラットタイプモ
ールドICの半導体装基板に関する。
ールドICの半導体装基板に関する。
従来の半導体装基板は、第3図に示すように、半導体素
子2を実装するガラスエポキシ基板1の表面は平面であ
り、半導体素子2を基板1上の搭載位置に半導体素子2
のリード3が接触するように位置決めを行い半田付けに
より搭載している。
子2を実装するガラスエポキシ基板1の表面は平面であ
り、半導体素子2を基板1上の搭載位置に半導体素子2
のリード3が接触するように位置決めを行い半田付けに
より搭載している。
この従来の半導体装基板では、半田付けによる接触部と
、フラットタイプの半導体素子のリードが接触するよう
にリードの曲げ加工を行なわなければならなかった。ま
た、実装基板表面が平面であり、その上に半導体素子を
実装しているため、半導体素子の厚さ分、実装基板表面
より高くなっており、実装後のキット自体の体積が大き
くなってしまうという問題があった。
、フラットタイプの半導体素子のリードが接触するよう
にリードの曲げ加工を行なわなければならなかった。ま
た、実装基板表面が平面であり、その上に半導体素子を
実装しているため、半導体素子の厚さ分、実装基板表面
より高くなっており、実装後のキット自体の体積が大き
くなってしまうという問題があった。
本発明の半導体装基板は、フラットタイプ半導体素子の
実装部にくぼみを設けることにより、半田付けによる接
触部とリードが接触するように行っているリード曲げ加
工を廃止し、リード曲げ加工なしのフラットリードの状
態で実装可能としたことを特徴とする。
実装部にくぼみを設けることにより、半田付けによる接
触部とリードが接触するように行っているリード曲げ加
工を廃止し、リード曲げ加工なしのフラットリードの状
態で実装可能としたことを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の半導体装基板の断面図
である。ガラスエポキシ基板1に、半導体素子2を装入
できるようなくぼみ5を設は実装したものである0本実
施例では、半導体素子2のリード3は曲げ加工を行わな
くとも半田付部との接触が可能である。
である。ガラスエポキシ基板1に、半導体素子2を装入
できるようなくぼみ5を設は実装したものである0本実
施例では、半導体素子2のリード3は曲げ加工を行わな
くとも半田付部との接触が可能である。
第2図は本発明の第2の実施例の半導体装基板の断面図
である。この実施例ではガラスエポキシ基板1のくぼみ
6を2段構造として半導体素子2の表面は実装基板表面
と同じ高さにしである。
である。この実施例ではガラスエポキシ基板1のくぼみ
6を2段構造として半導体素子2の表面は実装基板表面
と同じ高さにしである。
この構造をとることにより、実装した半導体素子上にも
う1段素子を搭載することが可能であり、高密度実装を
行える。
う1段素子を搭載することが可能であり、高密度実装を
行える。
以上説明したように本発明は半導体装基板にくぼみを設
けることによりリード曲げ加工をしなくともよく、又、
実装した半導体素子上に他の素子を実装することが可能
であり高密度実装によるキットの小型化を図れる効果が
ある。
けることによりリード曲げ加工をしなくともよく、又、
実装した半導体素子上に他の素子を実装することが可能
であり高密度実装によるキットの小型化を図れる効果が
ある。
第1図は、本発明の第1の実施例の半導体装基板に半導
体素子を搭載した状態を示す断面図、第2図は、本発明
の第2の実施例の断面図、第3図は従来の半導体装基板
に半導体素子を搭載した断面図である。 1・・・ガラスエポキシ基板、2・・・半導体素子、3
・・・リード、4・・・配線、5.6・・・くぼみ。
体素子を搭載した状態を示す断面図、第2図は、本発明
の第2の実施例の断面図、第3図は従来の半導体装基板
に半導体素子を搭載した断面図である。 1・・・ガラスエポキシ基板、2・・・半導体素子、3
・・・リード、4・・・配線、5.6・・・くぼみ。
Claims (1)
- 半導体実装部に半導体素子を挿入できるようなくぼみ
を有していることを特徴とする半導体実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18322590A JPH0471288A (ja) | 1990-07-11 | 1990-07-11 | 半導体実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18322590A JPH0471288A (ja) | 1990-07-11 | 1990-07-11 | 半導体実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0471288A true JPH0471288A (ja) | 1992-03-05 |
Family
ID=16131982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18322590A Pending JPH0471288A (ja) | 1990-07-11 | 1990-07-11 | 半導体実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0471288A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
JP2009538543A (ja) * | 2006-05-26 | 2009-11-05 | イリノイ トゥール ワークス インコーポレイティド | 電気アセンブリ |
CN114649693A (zh) * | 2020-12-18 | 2022-06-21 | 泰连德国有限公司 | 电气元件、制备其的方法以及制备其的设备 |
-
1990
- 1990-07-11 JP JP18322590A patent/JPH0471288A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
JP2009538543A (ja) * | 2006-05-26 | 2009-11-05 | イリノイ トゥール ワークス インコーポレイティド | 電気アセンブリ |
CN114649693A (zh) * | 2020-12-18 | 2022-06-21 | 泰连德国有限公司 | 电气元件、制备其的方法以及制备其的设备 |
JP2022097427A (ja) * | 2020-12-18 | 2022-06-30 | ティーイー コネクティビティ ジャーマニー ゲゼルシャフト ミット ベシュレンクテル ハフツンク | 電気要素、はんだ付け工程のための電気要素を準備する方法、およびはんだ付け工程のための電気要素を準備する装置 |
US11864321B2 (en) | 2020-12-18 | 2024-01-02 | Te Connectivity Germany Gmbh | Electrical element, method of preparing an electrical element for a soldering step, and device for preparing an electrical element for a soldering step |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446317A (en) | Single in-line package for surface mounting | |
JPH0471288A (ja) | 半導体実装基板 | |
JPH01235360A (ja) | 半導体集積回路装置 | |
JPH02134890A (ja) | 回路素子実装基板 | |
JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
JPS60109337U (ja) | 集積回路パツケージ | |
JPH04147660A (ja) | 電子部品 | |
JPH0645494A (ja) | 半導体集積回路用パッケージ | |
KR0126660Y1 (ko) | 수직 실장형 패키지 | |
JPH01161707A (ja) | チップ部品 | |
JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
JPH033354A (ja) | 半導体装置 | |
JPS63283052A (ja) | 集積回路用パツケ−ジ | |
JPH05144996A (ja) | 表面実装型半導体装置 | |
JPH0199245A (ja) | Icパッケージ | |
JPH03205859A (ja) | 半導体装置 | |
JPH05206216A (ja) | テープキャリア、半導体装置実装体及び実装方法 | |
JPH06209157A (ja) | 部品実装方法 | |
JP2565079B2 (ja) | 半導体装置 | |
JP2567964Y2 (ja) | 電子部品の端子構造 | |
JPH088376A (ja) | チップ型半導体電子部品 | |
JPS63157453A (ja) | 半導体装置 | |
JPH0368164A (ja) | トランスファモールド型混成集積回路 | |
JPH05347498A (ja) | 電子部品の実装方法 | |
JPS62262448A (ja) | 半導体装置とその実装方法 |