JPH03250657A - 表裏両面実装可能な樹脂封止型半導体装置 - Google Patents

表裏両面実装可能な樹脂封止型半導体装置

Info

Publication number
JPH03250657A
JPH03250657A JP4539190A JP4539190A JPH03250657A JP H03250657 A JPH03250657 A JP H03250657A JP 4539190 A JP4539190 A JP 4539190A JP 4539190 A JP4539190 A JP 4539190A JP H03250657 A JPH03250657 A JP H03250657A
Authority
JP
Japan
Prior art keywords
lead
resin
resin mold
bent
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4539190A
Other languages
English (en)
Inventor
Kiyomichi Hotta
堀田 清通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4539190A priority Critical patent/JPH03250657A/ja
Publication of JPH03250657A publication Critical patent/JPH03250657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特に、配線基板
の導体パターンに対し表裏両面実装可能な樹脂封止型半
導体装置に関する。
〔従来の技術〕
半導体装置(パッケージ)配線基板への実装における高
密度実装化は時代の要請であり、配線基板への実装密度
を高めるために、当該基板の孔にそのパッケージリード
を挿入せずに、当該基板上の導体パターンに直接平面付
けする表面実装型(面実装型)のパッケージが多用され
ている。
フラットパッケージはその一例であるが、従来のフラッ
トパッケージは、そのリードを樹脂モールド部の側面略
中央から突出させているために、リードの突出長が長く
なり、実装に際しその突出分の余裕が必要となり、高密
度実装化に影響を与えている。
また、リードが樹脂モールド部の側面中央から突呂して
いるために変形し易いという欠点もある。
さらに、従来のフラットパッケージは片面実装のみが可
能となるようになっており、それにより配線基板の導体
パターンにも制約を受け、当該パタ−ン作成の自由度が
少ないという問題もある。
一方、デュアルインライン型のリードをもつ小型面実装
型パッケージにおいて、樹脂モールド部の側面中央位置
から側方に突出したリードを当該樹脂モールド部の側面
に沿ってしかし当該側面からは離して折り曲げし、さら
に、面実装可能なように外方に向って折り曲げした構造
のものもある。
しかし、このパッケージも、上述のフラットパッケージ
と同様にリードの突出(張呂)のため高密度実装化を妨
げ、リードも変形し易く、片面実装のみ可能のため配線
基板の導体パターンの自由度が制約されるという問題が
ある。
そこで、高密度実装化を推進し、リードの変形を防止す
るために、特開昭61−225841号公報では、リー
ドを樹脂モールド部の側面に当接させて折り曲げすると
ともに、リードの先端部をその下面に沿って折り曲げ、
当該下面に設けられた溝内に収納するようにした樹脂封
止型半導体装置が提案されている。
しかし、このものも片面実装のみ可能で、配線基板の導
体パターンの自由度を制約するという問題があった。
〔発明が解決しようとする課題〕
本発明はかかる従来技術の有する欠点を解消し、高密度
実装化を向上させ、リードの変形を防止するとともに、
配線基板の導体パターンに対し表裏両面実装可能で、従
って、配線基板の導体パターンのパターニングの自由度
を向上させ、かつ、表裏両面実装可能のため実装作業の
高率を上げることができる技術を提供することを目的と
する。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
るろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
本発明では、樹脂モールド部の上部表面からリードを露
出させ、さらに、リードを樹脂モールド部の側面から裏
面にかけて、当該側面に沿って、さらに、裏面の内側に
折り曲げしてなる。
〔作用〕
これにより、樹脂モールド部の上部表面から露出したリ
ードの一部を用いて配線基板の導体パターンへの面実装
が可能となるるるとともに、樹脂モールド部の裏面内側
に折り曲げられたリードを用いて同様に面実装が可能と
なる結果、表裏両面実装が可能となり、表裏いずれのリ
ードをも用いて面実装が可能となるので配線基板のパタ
ーニングの自由度が増す、また、リードは側面および裏
面に沿って折り曲げられているので、高密度実装化が向
上するとともに、リードの変形も防止できる。
〔実施例〕
次に、本発明の実施例をその製法例と共に図面に基づい
て説明する。
本発明では、第2図に示すように、リード1に半導体チ
ップ2を固着し、当該チップ2の電極とり−ド1をワイ
ヤ3を用いてワイヤボンディングした組立品を、上型4
と下型5との間に入れ、そのキャビティに、樹脂をトラ
ンスファーモールドし、第3図に示すような樹脂モール
ド部6の上部表面に上記リード1の一部1Aが外部に露
出し、その残部IBが当該樹脂モールド部6の表面と平
行に突出した樹脂封止後組立品を得る。
次いで、第3図矢標に示すように、当該リート1の残部
IBを樹脂モールド部6の側面に当接して折り曲げして
、第4図に示す当該組立品を得る。
次いで、第4図矢標に示すように、当該リード1の残部
IBの先端部を樹脂モールド部6の裏面に沿い内側に折
り曲げする。
第5図は第4図に示す組立品の平面図を示す。
このように、リード1の残部IBを樹脂モールド部6の
側面から裏面にかけてL字形に折り曲げして、第1図に
示すような樹脂封止型半導体装置7を得る。
当該樹脂封止型半導体装置7は、第6図に示すように、
樹脂モールド部6の裏面内側に折り曲げられたり−ド1
の先端部を用いて、配線基板8の導体パターン9とハン
ダ付実装が可能であるとともに、第7図に示すように、
当該装置7をひっくり返して、樹脂モールド部6の表面
に露出したリード1の一部IAを用いて、同様にハンダ
付実装が可能となる。
尚第6図および第7図にて、符号10はハンダである。
上記半導体チップ2は、例えばシリコン単結晶基板から
成り1周知の技術によってこのチップ内には多数の回路
素子が形成され、1つの回路機能が与えられている。回
路素子の具体例は、例えばMOS)−ランジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。
リード1は、例えば鉄−ニッケル系合金により構成され
る。
ワイヤ3は、例えばAu線より成る。
樹脂モールド部6は、例えばエポキシ樹脂により構成さ
れる。
上記本発明によれば、樹脂モールド部6が、リード1の
一部IAをその表面から外部に露出させるように形成さ
れており、しかも、リート1の一部IAが外部に露出し
、リード1の残部IBが樹脂モールド部6の側面から裏
面にかけてこれらに当接してL字形に折り曲げされてい
るので、リード1の一部1Aおよび残部IBの先端部を
利用して、配線基板8の導体パターン9への表裏両面ハ
ンダ付実装置0が可能となる。従来当該パターン9の自
由度が向上する。又、リード1の残部IBが樹脂モール
ド部6の側面に沿ってかつ当該側面に当接して折り曲げ
られているので、高密度実装化を向上させることができ
る。
さらに、上記のように、リードの残部IBが側面に沿っ
て折り曲げられているとともに裏面内側にも折り曲げら
れているのでリード1の変形が防止される。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば表裏両面実装が可能で、配線基板のパタ
ーニングの自由度が増し、高密度実装が可能で、リード
の変形も防止できた。
【図面の簡単な説明】
図面は本発明の実施例を示し、第1図は本発明による樹
脂封止型半導体装置の断面図、第2図〜第4図はそれぞ
れ組立工程における断面図。 第5図は平面図。 第6図および第7図はそれぞれ本発明による実装工程の
断面図である。 1・・・リード、IA・・・リードの一部、IB・・・
リードの残部、2・・・半導体チップ、3・・・ワイヤ
、4・・・上型、5・・・下型、6・・・樹脂モールド
部、7・・・樹脂封止型半導体装置、8・・・配線基板
、9・・・導体パタ第 図 1Δ 第 図

Claims (1)

  1. 【特許請求の範囲】 1、樹脂封止型半導体装置において、その表面からリー
    ドの一部が外部に露出するように形成された樹脂モール
    ド部と、当該樹脂モールド部の表面から外部にその一部
    が露出し、かつ、その残部が当該樹脂モールド部の側面
    に沿って折り曲げられているとともに、当該樹脂モール
    ド部の裏面に沿って内側に折り曲げしてなるリードとを
    有して成ることを特徴とする表裏両面実装可能な樹脂封
    止型半導体装置。 2、リードの残部が、樹脂モールド部の側面から裏面に
    かけてL字形に折り曲げしてなる、請求項1に記載の表
    裏両面実装可能な樹脂封止型半導体装置。
JP4539190A 1990-02-28 1990-02-28 表裏両面実装可能な樹脂封止型半導体装置 Pending JPH03250657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4539190A JPH03250657A (ja) 1990-02-28 1990-02-28 表裏両面実装可能な樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4539190A JPH03250657A (ja) 1990-02-28 1990-02-28 表裏両面実装可能な樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH03250657A true JPH03250657A (ja) 1991-11-08

Family

ID=12717971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4539190A Pending JPH03250657A (ja) 1990-02-28 1990-02-28 表裏両面実装可能な樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH03250657A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326452A (ja) * 1995-12-29 1997-12-16 Lg Semicon Co Ltd 半導体パッケージ
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6716673B2 (en) 1993-09-30 2004-04-06 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7005311B2 (en) 1993-09-30 2006-02-28 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7102212B2 (en) 1993-09-30 2006-09-05 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7288831B2 (en) 1993-09-30 2007-10-30 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
JPH09326452A (ja) * 1995-12-29 1997-12-16 Lg Semicon Co Ltd 半導体パッケージ
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
US7183632B2 (en) 1997-07-29 2007-02-27 Osram Gmbh Surface-mountable light-emitting diode structural element
US7508002B2 (en) 1997-07-29 2009-03-24 Osram Gmbh Surface-mountable light-emitting diode structural element

Similar Documents

Publication Publication Date Title
US10249595B2 (en) Method of manufacturing a semiconductor device
KR940007757Y1 (ko) 반도체 패키지
US20050094433A1 (en) Stacked semiconductor device including improved lead frame arrangement
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JPH0677354A (ja) 半導体装置
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JPH03250657A (ja) 表裏両面実装可能な樹脂封止型半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100333386B1 (ko) 칩 스캐일 패키지
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR100321149B1 (ko) 칩사이즈 패키지
JPH05166964A (ja) 半導体装置
JPH0521649A (ja) 半導体装置
JPH08279575A (ja) 半導体パッケージ
KR970010677B1 (ko) 리드프레임 구조
JPS60136344A (ja) 半導体装置
JPH08279590A (ja) マルチチップモジュール型lsiおよびそのパッケージ組み立て方法
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
KR0121171Y1 (ko) 멀티칩 반도체 패키지
KR200146684Y1 (ko) 열방출기능을 갖는 리드프레임
JPH08125069A (ja) 半導体装置
JPH07263468A (ja) 半導体集積回路装置およびリードフレーム
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JPH05102380A (ja) 半導体集積回路装置およびその実装構造