JPS63310151A - 集積回路電子部品のチップの支持パッド - Google Patents

集積回路電子部品のチップの支持パッド

Info

Publication number
JPS63310151A
JPS63310151A JP63128559A JP12855988A JPS63310151A JP S63310151 A JPS63310151 A JP S63310151A JP 63128559 A JP63128559 A JP 63128559A JP 12855988 A JP12855988 A JP 12855988A JP S63310151 A JPS63310151 A JP S63310151A
Authority
JP
Japan
Prior art keywords
pad
chip
support pad
electronic component
integrated electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63128559A
Other languages
English (en)
Inventor
ペーター・ラグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS63310151A publication Critical patent/JPS63310151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路電子部品のチップを支持するための
パッドに関する。
周知のように、集積回路の製造段階において、金属フレ
ーム内の金属板から成るパッドにチップが接着固定゛さ
れる。金属フレームは、外部の接点に接続する複数のリ
ード線も有しており、この外部の接点に−は複数の内部
リード線のそれぞれの1端部がはんだ付けされ、またそ
れらのそれぞれの他端部はチップにはんだ付けされる。
このような製造作業の終りに、金属フレームの中央部分
が、チップ及び内部リード線と共に樹脂製パッケージに
収められ、そこから接続ビンのみが突き出た形となる。
使用時に、最終製品は、環境温度の変化及びチップの作
動に際し発生する熱のために、繰り返し温度変化にさら
される。
パッドに用いられる金属とチップの構成材料であるシリ
コンの膨張係数が異なるため、パッドとチップの界面に
張力が発生しがちであり、それが大きなものであるとチ
ップが損傷を受ける。
技術分野のこのような現状にかんがみ、本発明の目的は
、チップ受はパッドの膨張により生じる張力を実質的に
減少させ、チップが悪影嘗を受けることが全くないよう
にしたチップの支持パッド、即ちチップ受はパッドを完
成することである。
本発明によれば、この目的は、複数の穴の形成されてい
ることを特徴とするチップの支持パッドを提供すること
により達成される。
上記の穴は、パッド内に形成した窓及び/又はパッドの
縁部に沿う切除部又は切欠き部であってよい。
好ましくは、そのような穴は、張力の集中する部位であ
る、パッドの角部に形成する。
この構成によれば、パッドは容易に変形し得るものとな
り、この結果、パッドとチップの界面に発生する張力を
減少させることが出来る。
添付図面には、本発明の範囲を限定するものではない、
本発明につき可能な1実施例が図示されている。
さて、添付図面を参照すると、そこに千ツブ6を支持す
るためのパッド、即ち支持パッド1が示されているが、
これは金属フレーム3の1部であり、またこの金属フレ
ームは、外部の接点への複数のリード線4、放射状の接
続部片2及び金属フレームの全ての部材、部片−を1体
的に保持する外方ベゼル又はリム部8をも有している。
第2図に示されるように、チップ6は、例えば接着剤N
5により、支持パッ゛ド又は受はパッド1に接着固定さ
れる。
次いで、チップ6は、線状又はテーバ状の内部リード線
(図示せず)により、外部のリード線4に電気的に接続
される。
後続の製造段階において、金属フレーム3の中央部分は
、チップ6及び内部リード線と共に、第1図においてそ
の外形が一点鎖線により示されている樹脂の容器即ち「
パンケージ」9内に収められる。
最後に外方ベゼル又はリム部8が切除され、外方のリー
ド線4が電気的に独立した状態に維持される。
第1図から明らかなように、支持パッド1はその各角部
に穴7を有している。
図示の実施例において、穴7は支持パッドの隣接2辺に
対し45°の角度で形成された長方形の窓の形となって
いるが、この構成は任意に変更し得るものであり、例え
ば支持パッドの辺に沿い、形状及び寸法が図示の実施例
のものとは異なる切除部又は切欠き部を形成することが
可能である。
最終製品の使用時、チップ6に関し支持パッド1が一層
大きな熱膨張を起しても、穴7がその補償を行う機能を
果すので、パッドとチップの界面における張力は充分に
吸収し得る。
【図面の簡単な説明】
第1図は、本発明により完成されたチップの支持パッド
を上方から見て示す平面図である。 第2図は、第1図の■−■線矢視断面図である。 6・・・(チップの)支持パッド、7・・・穴(又は窓
、切除部又は切欠き部)。

Claims (1)

  1. 【特許請求の範囲】 1、穴(7)の形成されていることを特徴とする集積回
    路電子部品のチップの支持パッド(6)。 2、穴(7)が、パッド内に設けた窓(7)であること
    を特徴とする請求項1記載の支持パッド。 3、穴(7)が、パッドの外縁部に形成された切除部又
    は切欠き部であることを特徴とする請求項1記載の支持
    パッド。 4、穴(7)が、パッドの角部に設けられていることを
    特徴とする請求項1、2又は3記載の支持パッド。
JP63128559A 1987-06-03 1988-05-27 集積回路電子部品のチップの支持パッド Pending JPS63310151A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT20766A/87 1987-06-03
IT8720766A IT1215538B (it) 1987-06-03 1987-06-03 Componente elettrico a circuito piazzola di supporto per chip per integrato.

Publications (1)

Publication Number Publication Date
JPS63310151A true JPS63310151A (ja) 1988-12-19

Family

ID=11171754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63128559A Pending JPS63310151A (ja) 1987-06-03 1988-05-27 集積回路電子部品のチップの支持パッド

Country Status (3)

Country Link
EP (1) EP0293970A3 (ja)
JP (1) JPS63310151A (ja)
IT (1) IT1215538B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844306A (en) * 1995-09-28 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Die pad structure for solder bonding
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP3384901B2 (ja) * 1995-02-02 2003-03-10 三菱電機株式会社 リードフレーム
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
US5818103A (en) * 1997-03-28 1998-10-06 Nec Corporation Semiconductor device mounted on a grooved head frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146330A3 (en) * 1983-12-12 1986-08-13 Texas Instruments Incorporated Integrated circuit device with textured bar pad
JPS6113650A (ja) * 1984-06-28 1986-01-21 Nec Corp 混成集積回路装置
JPS6116555A (ja) * 1984-07-03 1986-01-24 Hitachi Chem Co Ltd プラスチツク封止型半導体装置
JPS61184854A (ja) * 1985-02-13 1986-08-18 Oki Electric Ind Co Ltd 樹脂封止形半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844306A (en) * 1995-09-28 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Die pad structure for solder bonding
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5689462B2 (ja) * 2010-05-12 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9006871B2 (en) 2010-05-12 2015-04-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9324644B2 (en) 2010-05-12 2016-04-26 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
IT1215538B (it) 1990-02-14
EP0293970A2 (en) 1988-12-07
IT8720766A0 (it) 1987-06-03
EP0293970A3 (en) 1989-04-26

Similar Documents

Publication Publication Date Title
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US6148509A (en) Method for supporting an integrated circuit die
US5637828A (en) High density semiconductor package
EP0408779B1 (en) High density semiconductor memory module
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JPH08186151A (ja) 半導体装置及びその製造方法
JP2878564B2 (ja) 半導体パッケージ
JPS63246851A (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
JPH0661372A (ja) ハイブリッドic
JPH06216277A (ja) 半導体装置およびその半導体装置を組み込んだicカード
JPH05315540A (ja) 半導体装置
JP2507852B2 (ja) 半導体装置
JPS6112095A (ja) 混成集積回路装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP2786047B2 (ja) 樹脂封止型半導体装置
JPH0287654A (ja) 表面実装型半導体装置
JPH0199245A (ja) Icパッケージ
JPS61225827A (ja) 半導体素子の実装構造
JPH0366150A (ja) 半導体集積回路装置
JPH056951A (ja) 半導体装置及びその製造方法
JPH01173747A (ja) 樹脂封止形半導体装置