JP2507852B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2507852B2 JP2507852B2 JP4249892A JP24989292A JP2507852B2 JP 2507852 B2 JP2507852 B2 JP 2507852B2 JP 4249892 A JP4249892 A JP 4249892A JP 24989292 A JP24989292 A JP 24989292A JP 2507852 B2 JP2507852 B2 JP 2507852B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- adhesive tape
- semiconductor
- support bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
リードフレームのダイパッドに替えてバスバーを形成す
るとともに内部リードを延長することにより半導体チッ
プを搭載した接着テープをバスバーと内部リードにより
支持することによって、多様な寸法の半導体チップを実
装することができるようにした半導体装置に関する。
リードフレームのダイパッドに替えてバスバーを形成す
るとともに内部リードを延長することにより半導体チッ
プを搭載した接着テープをバスバーと内部リードにより
支持することによって、多様な寸法の半導体チップを実
装することができるようにした半導体装置に関する。
【０００２】
【従来の技術】近年、半導体産業の発達により半導体チ
ップの入出力端子数の増加，信号処理速度及び消費電力
量の増加、高密度実装の要求などが増加する傾向にあ
る。半導体チップの高集積化によりリード数が増加し、
リードの間隔が縮小してリードフレームの設計及び製造
が困難になっている。また、半導体チップの信号処理速
度及び消費電力量が増加して半導体チップに多くの熱が
発生し、熱を発散させるためのヒートシンクを半導体パ
ッケージに別途に設けると共に、パッケージ材料として
熱電導性が良い材料を選択するようになった。更に、高
密度実装の要求により半導体チップを印刷回路基板に直
接取付けるＣＯＢ（chip on board)方式や積層パッケー
ジ方法が使用されている。
ップの入出力端子数の増加，信号処理速度及び消費電力
量の増加、高密度実装の要求などが増加する傾向にあ
る。半導体チップの高集積化によりリード数が増加し、
リードの間隔が縮小してリードフレームの設計及び製造
が困難になっている。また、半導体チップの信号処理速
度及び消費電力量が増加して半導体チップに多くの熱が
発生し、熱を発散させるためのヒートシンクを半導体パ
ッケージに別途に設けると共に、パッケージ材料として
熱電導性が良い材料を選択するようになった。更に、高
密度実装の要求により半導体チップを印刷回路基板に直
接取付けるＣＯＢ（chip on board)方式や積層パッケー
ジ方法が使用されている。
【０００３】図３は従来の半導体装置を示す平面図であ
って、この従来の半導体装置は、所定回路が形成されて
いる半導体チップ１１と、前記半導体チップ１１を実装
するための四角形のダイパッド１２と、前記ダイパッド
１２の四隅で前記ダイパッド１２を支持するタイバー
（Tie Bar)１３と、前記ダイパッド１２から所定間隔離
隔させて一定間隔で形成された多数の内部リード１４
と、半導体チップ１１に内部リード１４を連結するワイ
ヤ（図示されない）と、前記内部リード１４を外部と連
結する外部リード（図示されない）と、前記内部リード
１４の変形を防止するための前記内部リード１４の上面
に付着されているテープ１７とから構成されている。
って、この従来の半導体装置は、所定回路が形成されて
いる半導体チップ１１と、前記半導体チップ１１を実装
するための四角形のダイパッド１２と、前記ダイパッド
１２の四隅で前記ダイパッド１２を支持するタイバー
（Tie Bar)１３と、前記ダイパッド１２から所定間隔離
隔させて一定間隔で形成された多数の内部リード１４
と、半導体チップ１１に内部リード１４を連結するワイ
ヤ（図示されない）と、前記内部リード１４を外部と連
結する外部リード（図示されない）と、前記内部リード
１４の変形を防止するための前記内部リード１４の上面
に付着されているテープ１７とから構成されている。
【０００４】上記した従来の半導体装置において、同一
種類のリードフレームに異なる寸法の半導体チップを実
装する場合、ダイパッド寸法より半導体チップ寸法が小
さいと前記の図示されないワイヤの長さが長くなってモ
ールディング工程時前記ワイヤが一方に片寄る現象、す
なわちスイーピングが発生し、また前記ワイヤが互いに
接続されるという問題がある。他方、ダイパッド寸法よ
り実装しようとする半導体チップ寸法が大きい場合はこ
れに合うダイパッドを持つ新しいリードフレームを製作
する必要があった。
種類のリードフレームに異なる寸法の半導体チップを実
装する場合、ダイパッド寸法より半導体チップ寸法が小
さいと前記の図示されないワイヤの長さが長くなってモ
ールディング工程時前記ワイヤが一方に片寄る現象、す
なわちスイーピングが発生し、また前記ワイヤが互いに
接続されるという問題がある。他方、ダイパッド寸法よ
り実装しようとする半導体チップ寸法が大きい場合はこ
れに合うダイパッドを持つ新しいリードフレームを製作
する必要があった。
【０００５】更に、従来の半導体装置は半導体チップと
内部リードの間の距離は、四隅部が各辺の中央部に比し
て長く、ワイヤボンディング工程時ワイヤの長さが一定
しないので、半導体装置の製作工程時ワイヤの損失が大
きくなって製造単価を上昇させ、ワイヤボンディング設
備の寿命を短縮させるという問題があった。
内部リードの間の距離は、四隅部が各辺の中央部に比し
て長く、ワイヤボンディング工程時ワイヤの長さが一定
しないので、半導体装置の製作工程時ワイヤの損失が大
きくなって製造単価を上昇させ、ワイヤボンディング設
備の寿命を短縮させるという問題があった。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は同一種類のリードフレームにさまざまな大きさの半導
体チップを実装することができ、これにより半導体装置
の信頼性を高め、半導体装置の開発及び生産に必要な労
力を節減することのできる半導体装置を提供することで
ある。
は同一種類のリードフレームにさまざまな大きさの半導
体チップを実装することができ、これにより半導体装置
の信頼性を高め、半導体装置の開発及び生産に必要な労
力を節減することのできる半導体装置を提供することで
ある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明に基づく半導体装置は、所定の回路が形成され
ている半導体チップと、前記半導体チップと電気的に連
結された内部リードを有するリードフレームと、前記半
導体チップを表面に載置する接着テープとを具備する半
導体装置であって、前記リードフレームは支持バーを有
し、前記接着テープの裏面における中央部を含む領域は
前記支持バーの一部によって支持されており、かつ、前
記内部リードの相互接触を防止すると共に前記接着テー
プの裏面を支持するために前記内部リードの先端部間に
絶縁層が形成されたことを特徴とする。
に本発明に基づく半導体装置は、所定の回路が形成され
ている半導体チップと、前記半導体チップと電気的に連
結された内部リードを有するリードフレームと、前記半
導体チップを表面に載置する接着テープとを具備する半
導体装置であって、前記リードフレームは支持バーを有
し、前記接着テープの裏面における中央部を含む領域は
前記支持バーの一部によって支持されており、かつ、前
記内部リードの相互接触を防止すると共に前記接着テー
プの裏面を支持するために前記内部リードの先端部間に
絶縁層が形成されたことを特徴とする。
【０００８】
【実施例】以下、添附した図面を参照して本発明による
半導体装置を詳細に説明する。
半導体装置を詳細に説明する。
【０００９】図１は本発明による半導体装置の平面図で
あり、図２は図１の線Ａ−Ａ´の断面図である。図面に
おいて同一部分は同一参照符号を付した。
あり、図２は図１の線Ａ−Ａ´の断面図である。図面に
おいて同一部分は同一参照符号を付した。
【００１０】図１に示すように、四角形状の接着テープ
２２の上部表面には半導体チップ２１がエポキシなどの
接着剤によって従来の方法で取付けられている。接着テ
ープ２２はポリアミドなどの絶縁物質で形成されてお
り、底面またはその両面に接着力がある。接着テープ２
２の寸法は半導体チップ２１の寸法に基づいて定めら
れ、一般に半導体チップよりわずかに大きい。これは半
導体チップ２１の取付時に接着剤が広がることを考慮し
たものである。前記接着テープ２２は円形にすることも
可能である。
２２の上部表面には半導体チップ２１がエポキシなどの
接着剤によって従来の方法で取付けられている。接着テ
ープ２２はポリアミドなどの絶縁物質で形成されてお
り、底面またはその両面に接着力がある。接着テープ２
２の寸法は半導体チップ２１の寸法に基づいて定めら
れ、一般に半導体チップよりわずかに大きい。これは半
導体チップ２１の取付時に接着剤が広がることを考慮し
たものである。前記接着テープ２２は円形にすることも
可能である。
【００１１】また、接着テープの下にバスバー２５が取
付けられており、バスバー２５は、中央に四角形状の穴
が形成されている支持バー２３と、この支持バー２３を
固定させるため対角線上に形成されているタイバー２４
とから成る。バスバー２５は、半導体チップ２１を取付
けた接着テープ２２の底面に付着して、前記接着テープ
２２を支持する。バスバー２５の支持バー２３は円形，
三角形あるいは四角形など任意の形状に形成されること
ができ、支持バー２３には内部リード２６と所定間隔を
維持して図１に示されたA0ほどの大きさのキャビティが
形成される。
付けられており、バスバー２５は、中央に四角形状の穴
が形成されている支持バー２３と、この支持バー２３を
固定させるため対角線上に形成されているタイバー２４
とから成る。バスバー２５は、半導体チップ２１を取付
けた接着テープ２２の底面に付着して、前記接着テープ
２２を支持する。バスバー２５の支持バー２３は円形，
三角形あるいは四角形など任意の形状に形成されること
ができ、支持バー２３には内部リード２６と所定間隔を
維持して図１に示されたA0ほどの大きさのキャビティが
形成される。
【００１２】また、前記支持バー２３の周囲に近接して
エッチングにより分離される一定のギャップをもって多
数の内部リード２６が形成されている。バスバーの支持
バー２３側の内部リード２６の終端部にはポリアミドな
どの絶縁物質が塗布されている絶縁層２７が形成されて
いる。前記絶縁層２７はエッチング可能な範囲内で支持
バーに近接して形成された内部リード２６がパッケージ
工程中に変形及び相互接触することを防止する。また、
ワイヤボンディングを容易にするため内部リード２６に
Agなどの導電物質が一辺A3の四角形の範囲内だけ塗布さ
れている。
エッチングにより分離される一定のギャップをもって多
数の内部リード２６が形成されている。バスバーの支持
バー２３側の内部リード２６の終端部にはポリアミドな
どの絶縁物質が塗布されている絶縁層２７が形成されて
いる。前記絶縁層２７はエッチング可能な範囲内で支持
バーに近接して形成された内部リード２６がパッケージ
工程中に変形及び相互接触することを防止する。また、
ワイヤボンディングを容易にするため内部リード２６に
Agなどの導電物質が一辺A3の四角形の範囲内だけ塗布さ
れている。
【００１３】更に、内部リード２６の終端部の絶縁層２
７はバスバー２５とともに接着テープ２２の下部に付着
されてパッケージ工程中に接着テープ２２の変形を防止
する。即ち、前記バスバー２５と内部リード２６の一端
が従来のリードフレームにおけるダイパッドの役割を遂
行する。ワイヤ２８は、前記半導体チップ２１上に形成
されているボンディングパッドと内部リード２６を連結
する。前記ワイヤ２８の長さは半導体チップ２１の部位
に関係なく一定である。
７はバスバー２５とともに接着テープ２２の下部に付着
されてパッケージ工程中に接着テープ２２の変形を防止
する。即ち、前記バスバー２５と内部リード２６の一端
が従来のリードフレームにおけるダイパッドの役割を遂
行する。ワイヤ２８は、前記半導体チップ２１上に形成
されているボンディングパッドと内部リード２６を連結
する。前記ワイヤ２８の長さは半導体チップ２１の部位
に関係なく一定である。
【００１４】前記半導体装置において、バスバー２５と
内部リード２６の終端部の上部に接着テープ２２を介し
て半導体チップ２１を取付ける。従って半導体チップ２
１を取付ける接着テープ２２の寸法は図１に表示された
ように一辺の長さが最小A1，最大A2である。前記のA2は
パッケージの信頼性が保障される範囲内での最大値であ
る。従って前記の半導体装置は一辺の長さがA2より小さ
な多様な寸法の半導体チップを取付けることができる。
また、ワイヤボンディング工程とパッケージ工程上の必
要により従来の寸法で前記バスバー２５の支持バー２３
と内部リード２６の終端部に段差をつけて前記半導体チ
ップ２１を取付けられる。
内部リード２６の終端部の上部に接着テープ２２を介し
て半導体チップ２１を取付ける。従って半導体チップ２
１を取付ける接着テープ２２の寸法は図１に表示された
ように一辺の長さが最小A1，最大A2である。前記のA2は
パッケージの信頼性が保障される範囲内での最大値であ
る。従って前記の半導体装置は一辺の長さがA2より小さ
な多様な寸法の半導体チップを取付けることができる。
また、ワイヤボンディング工程とパッケージ工程上の必
要により従来の寸法で前記バスバー２５の支持バー２３
と内部リード２６の終端部に段差をつけて前記半導体チ
ップ２１を取付けられる。
【００１５】上記のように、本発明は半導体チップを取
付けるリードフレームのダイパッドを除去し、内部リー
ドをエッチングで分離可能な範囲で小形高密度に形成し
て内部リードの終端部とバスバーの上部に半導体チップ
が取付けられる接着テープを装着した。
付けるリードフレームのダイパッドを除去し、内部リー
ドをエッチングで分離可能な範囲で小形高密度に形成し
て内部リードの終端部とバスバーの上部に半導体チップ
が取付けられる接着テープを装着した。
【００１６】
【発明の効果】本発明は同一種類のリードフレームを使
用して各種寸法の半導体チップを取付けるためにリード
フレームを別途形成しなくても接着テープだけ使用すれ
ばよいため半導体装置の信頼性を向上させ開発及び生産
に必要な労力を削減することができる利点がある。ま
た、本発明は半導体チップと内部リードを連結するワイ
ヤの長さを一定になるようにして半導体装置の信頼性を
向上させることができワイヤボンディング設備の寿命を
向上させることができる。
用して各種寸法の半導体チップを取付けるためにリード
フレームを別途形成しなくても接着テープだけ使用すれ
ばよいため半導体装置の信頼性を向上させ開発及び生産
に必要な労力を削減することができる利点がある。ま
た、本発明は半導体チップと内部リードを連結するワイ
ヤの長さを一定になるようにして半導体装置の信頼性を
向上させることができワイヤボンディング設備の寿命を
向上させることができる。
【図１】本発明による半導体装置の平面図である。
【図２】図１のＡ−Ａ´の断面図である。
【図３】従来の半導体装置の平面図である。
１１ 半導体チップ １２ ダイパッド １３ タイバー １４ 内部リード １７ テープ ２１ 半導体チップ ２２ 接着テープ ２３ 支持バー ２４ タイバー ２５ バスバー ２６ 内部リード ２７ 絶縁層 ２８ ワイヤ
Claims (4)
- 【請求項１】 所定の回路が形成されている半導体チッ
プと、前記半導体チップと電気的に連結された内部リー
ドを有するリードフレームと、前記半導体チップを表面
に載置する接着テープとを具備する半導体装置であっ
て、前記リードフレームは支持バーを有し、前記接着テ
ープの裏面における中央部を含む領域は前記支持バーの
一部によって支持されており、かつ、前記内部リードの
相互接触を防止すると共に前記接着テープの裏面を支持
するために前記内部リードの先端部間に絶縁層が形成さ
れたことを特徴とする半導体装置。 - 【請求項２】 前記接着テープが円形および多角形で成
る群から選択されるいずれか一つの形状で形成される請
求項１記載の半導体装置。 - 【請求項３】 前記支持バーが円形および多角形で成る
群から選択されるいずれか一つの形状で形成される請求
項１記載の半導体装置。 - 【請求項４】 ワイヤボンディングするために内部リー
ドの前記絶縁層と隣接する位置には導電物質が塗布され
ていることを特徴とする請求項１記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-5178 | 1992-03-28 | ||
| KR1019920005178A KR950003907B1 (ko) | 1992-03-28 | 1992-03-28 | 반도체 리이드 프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291487A JPH05291487A (ja) | 1993-11-05 |
| JP2507852B2 true JP2507852B2 (ja) | 1996-06-19 |
Family
ID=19331021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4249892A Expired - Fee Related JP2507852B2 (ja) | 1992-03-28 | 1992-09-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2507852B2 (ja) |
| KR (1) | KR950003907B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW368745B (en) * | 1994-08-15 | 1999-09-01 | Citizen Watch Co Ltd | Semiconductor device with IC chip highly secured |
| JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
| JP3445895B2 (ja) * | 1996-02-28 | 2003-09-08 | 日立化成工業株式会社 | 半導体パッケ−ジ用チップ支持基板 |
-
1992
- 1992-03-28 KR KR1019920005178A patent/KR950003907B1/ko not_active IP Right Cessation
- 1992-09-18 JP JP4249892A patent/JP2507852B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003907B1 (ko) | 1995-04-20 |
| JPH05291487A (ja) | 1993-11-05 |
| KR930020648A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2907802B2 (ja) | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ | |
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| JP2560974B2 (ja) | 半導体装置 | |
| JPH05251613A (ja) | 半導体パッケージ | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| US5978224A (en) | Quad flat pack integrated circuit package | |
| US6313519B1 (en) | Support for semiconductor bond wires | |
| US5455454A (en) | Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture | |
| JP2507852B2 (ja) | 半導体装置 | |
| JP2771104B2 (ja) | 半導体装置用リードフレーム | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3136029B2 (ja) | 半導体装置 | |
| JPH06507276A (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| KR100235498B1 (ko) | 반도체 패키지 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| KR100440789B1 (ko) | 반도체 패키지와 이것의 제조방법 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| KR940001148B1 (ko) | 반도체 패키지 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JPH09283690A (ja) | 半導体集積回路用リードフレーム | |
| KR100206975B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |