JPH05251613A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH05251613A
JPH05251613A JP4338631A JP33863192A JPH05251613A JP H05251613 A JPH05251613 A JP H05251613A JP 4338631 A JP4338631 A JP 4338631A JP 33863192 A JP33863192 A JP 33863192A JP H05251613 A JPH05251613 A JP H05251613A
Authority
JP
Japan
Prior art keywords
package
lead
internal
semiconductor package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4338631A
Other languages
English (en)
Inventor
Jong Y Park
鐘 永 朴
Jong Kon Choi
宗 坤 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05251613A publication Critical patent/JPH05251613A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 製品が小型化でき実装面積を縮小させること
のできる半導体パッケージを提供すること。 【構成】 樹脂でモールドされたパッケージの内部の中
央にチップが装着されて内部リードとワイヤで連結さ
れ、外部リードは下向折曲されて回路パターンが形成さ
れた基板上に取り付けられ得る半導体パッケージにおい
て、パッケージ内の内部リードが垂直方向に折曲される
と共に、該内部リードの外部リードと反対側の端部がパ
ッケージ中心方向へ向けて水平に折曲され、この水平に
折曲された水平部の上面にチップが付着され、このチッ
プ上の電極と内部リードがワイヤで連結され、前記内部
リードの水平部の底面が樹脂モールド外部に露出されて
基板の回路パターンに直接取り付けられるもの。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体パッケージに関
し、さらに詳しくは、半導体パッケージの実装面積を減
らすことのできると共に上面または下面を選択的に基板
に取り付けできる半導体パッケージに関する。
【０００２】
【従来の技術】従来の半導体パッケージ７は図４に示す
ように、中央に形成されたリードフレームのパッド１上
にチップ２が付着され、このチップ２の電極２ａと前記
パッド１の両側に配設された内部リード３とがワイヤ４
で連結され、前記内部リード３とチップ２とを樹脂モー
ルドしてパッケージ５が形成される。このとき、パッド
１は内部リード３より低い位置にくるように配設されて
ワイヤ４の前記連結を容易にし、パッケージ５の外部に
は内部リード３より延設された外部リード６が露出され
折曲られている。このように製造された半導体パッケー
ジ７は、基板８上に形成された回路パターン（図示せ
ず）と半田付けで連結される。
【０００３】このような従来の半導体パッケージ７にお
いては、パッケージ５の外部に基板８への表面実装のた
めの外部リード６が露出されているので、この露出され
ている外部リード６の分だけ半導体パッケージ７の寸法
が大きくなる。これにより実装面積が大きく占められ
る。また、チップ２及びワイヤ４を保持するためモール
ディングされたパッケージ５の厚さのため、全体的に半
導体パッケージ７の実装高さが高くなる。
【０００４】従って、従来の半導体パッケージ７は実装
面積が大きく高さが高くならざるを得ず、高密度実装に
難しさがあり、このような半導体パッケージを使用する
ことによって製品が小形化できないという問題点があっ
た。
【０００５】
【発明が解決しようとする課題】本発明は上記のような
従来の問題点を解決するためになされたもので、本発明
の目的は、製品が小型化でき実装面積を縮小させること
のできる半導体パッケージを提供することにある。
【０００６】また、本発明の他の目的は、半導体パッケ
ージの全体の厚さを薄形化でき、製品が小型化できる半
導体パッケージを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、樹脂でモールドされたパッケージ
１６の内部の中央にチップ１４が装着されて内部リード
１２とワイヤ１５で連結され、外部リード１７は下向折
曲されて回路パターンが形成された基板１８上に取り付
けられ得る半導体パッケージにおいて、前記パッケージ
１６内の内部リード１２が垂直方向に折曲されると共
に、該内部リードの外部リードと反対側の端部１２ａが
パッケージ中心方向へ向けて水平に折曲され、この水平
に折曲された水平部の上面にチップ１４が付着され、こ
のチップ上の電極１４ａと内部リードとがワイヤ１５で
連結され、前記内部リードの水平部の底面が樹脂モール
ド外部に露出されて基板の回路パターンに直接取り付け
られるようにしたことを特徴としている。
【０００８】
【作用】前記パッケージ内の内部リードが垂直方向に折
曲されると共に外部リードと反対側の端部がパッケージ
中心方向へ向けて水平に折曲され、この水平に折曲され
た水平部の底面が樹脂モールド外部に露出されて基板の
回路パターンに直接取り付けられるようにしたため、半
導体パッケージの外部リード及び内部リードのいずれか
を選択的に基板に取り付けることにより、すなわち、半
導体パッケージの上下両面中の任意一面を選択的に基板
に向けて実装することにより、実装効率を高めることが
できる。また、内部リードの端部の所定の厚さがパッケ
ージの外部へ一部露出するようにパッケージがモールド
されるため、この内部リード端部が外部に露出した分、
パッケージの厚さを薄くすることができる。また、この
ような構成であると、半導体パッケージの外部リードを
除去しても実装が可能であり、外部リードの長さ分、半
導体パッケージの実装面積を縮小させることができる。
【０００９】
【実施例】以下、本発明に係る半導体パッケージの実施
例を添付図面を用いて詳細に説明する。
【００１０】図１において、内部リード１２はパッケー
ジ内で複数回折曲られている。外部リード１７は、内部
リード１２に延設され、ワイヤと接続されるべくパッケ
ージ外部に露出されている。内部リード１２の外部リー
ド１７と反対側の端部１２ａは、外部リード１７より低
い位置に置かれ、最底部はパッケージ１６中心方向へ向
けて水平に折曲され、この水平に折曲された水平部の上
面にチップが付着されている。内部リード１２のそれぞ
れの端部１２ａ上には、この内部リード１２の流動を防
止することができると共に内部リード１２間の間隔が維
持されるように、絶縁テープ１３が接着される。また、
前記端部１２ａに接着された絶縁テープ１３上にはチッ
プ１４が付着され、内部リード１２とチップ１４の電極
１４ａとがワイヤ１５で連結されている。前記チップ１
４の外部周囲には、樹脂モールドとしてパッケージ１６
が形成され、このパッケージ１６はチップ１４及びワイ
ヤ１５を保持できる。また、内部リード１２の端部１２
ａの所定の厚さがパッケージ１６の外部へ一部露出する
ようにパッケージ１６がモールドされている。なお、図
１に示したような状態においては、パッケージ１６の両
側で外部へ露出された外部リード１７は、上向に折曲さ
れている。
【００１１】このような半導体パッケージによれば、内
部リード１２の端部１２ａを利用して基板１８に形成さ
れた回路パターン（図示せず）に直接取り付けることが
可能で、半導体パッケージ１９の実装高さを縮小させる
ことができる。また、逆に、図２に示すように図１と逆
さまの配設状態をとることにより、パッケージ１６の両
側より外部へ露出する外部リード１７を基板１８上に表
面実装することも可能である。このようにして、本発明
に係る半導体パッケージ１９においては、外部リード１
７あるいは内部リード１２の端部１２ａのいずれかを選
択的に基板１８に取り付けることができる。すなわちパ
ッケージ上下両面中の有利な面を選んで、基板１８に取
り付けることができる。
【００１２】また、内部リード１２の端部１２ａの所定
の厚さがパッケージ１６の外部へ一部露出するようにパ
ッケージ１６がモールドされるため、この内部リード端
部１２ａが外部に露出した分、パッケージ１６の厚さを
薄くすることができる。
【００１３】図３は、本発明の第２の実施例に係る半導
体パッケージを示すもので、上記第１の実施例において
パッケージ１６の両側より外部へ露出された外部リード
１７が除去されている。このように外部リード１７を除
去しても、内部リード１２の端部１２ａにて基板１８上
に実装が可能であり、上記外部リード１７を除去した
分、半導体パッケージ１９の実装面積を狭めることがで
きる。
【００１４】
【発明の効果】以上、説明したように本発明に係る半導
体パッケージによれば、パッケージをモールドする際、
内部リードの一端部が露出されるようにモールドするこ
とによりパッケージの厚さを薄しこれにより半導体パッ
ケージを薄形化することができるとともに、内部リード
の端部あるいは外部リードいずれか有利な側を選択して
基板に取り付けたりあるいは外部リードを除去して内部
リードの端部を基板に取り付けたりが可能で、半導体パ
ッケージの実装密度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体パッケージの
断面図である。
【図２】図１に示した半導体パッケージを逆さまにした
状態を示す断面図である。
【図３】本発明の第２実施例に係る半導体パッケージの
断面図である。
【図４】従来の半導体パッケージを示す断面図である。
【符号の説明】
１２ 内部リード １２ａ 端部 １４ チップ １５ ワイヤ １６ パッケージ １７ 外部リード １８ 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 8617−4Ｍ // Ｈ０５Ｋ 1/18 Ｈ 9154−4Ｅ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 樹脂でモールドされたパッケージの内部
    の中央にチップが装着されて内部リードとワイヤで連結
    され、外部リードは下向折曲されて回路パターンが形成
    された基板上に取り付けられ得る半導体パッケージにお
    いて、前記パッケージ内の内部リードが垂直方向に折曲
    されると共に、該内部リードの外部リードと反対側の端
    部がパッケージ中心方向へ向けて水平に折曲され、この
    水平に折曲された水平部の上面にチップが付着され、こ
    のチップ上の電極と内部リードがワイヤで連結され、前
    記内部リードの水平部の底面が樹脂モールド外部に露出
    されて基板の回路パターンに直接取り付けられるように
    した半導体パッケージ。
  2. 【請求項２】 前記チップがパッケージの内部リードの
    先端部上に装着された絶縁テープ上に付着されるように
    した請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記パッケージの内部リードと一体的に
    連結された外部リードが上向折曲されて基板上に取り付
    けられるようにした請求項１または２記載の半導体パッ
    ケージ。
  4. 【請求項４】 前記パッケージの内部リードと連結され
    た外部リードが切断された状態で基板上に取り付けられ
    るようにした請求項１または２記載の半導体パッケー
    ジ。
JP4338631A 1991-12-24 1992-12-18 半導体パッケージ Pending JPH05251613A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1991-24131 1991-12-24
KR1019910024131A KR930014916A (ko) 1991-12-24 1991-12-24 반도체 패키지

Publications (1)

Publication Number Publication Date
JPH05251613A true JPH05251613A (ja) 1993-09-28

Family

ID=19325804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4338631A Pending JPH05251613A (ja) 1991-12-24 1992-12-18 半導体パッケージ

Country Status (4)

Country Link
US (1) US5436500A (ja)
JP (1) JPH05251613A (ja)
KR (1) KR930014916A (ja)
DE (1) DE4241684C2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
JPH0794539A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
WO1996026424A1 (en) 1995-02-24 1996-08-29 Lucas Novasensor Pressure sensor with transducer mounted on a metal base
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
US5929514A (en) * 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
US6541872B1 (en) 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
US6225683B1 (en) * 1999-05-14 2001-05-01 Analog Devices, Inc. Die size-increasing integrated circuit leads and thermally enhanced leadframe
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
WO2002063684A2 (en) * 2001-02-02 2002-08-15 Stratedge Corporation Single layer surface mount package
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
TW560023B (en) * 2002-06-20 2003-11-01 Advanced Semiconductor Eng Semiconductor device and method for manufacturing a semiconductor package
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
US8482109B2 (en) 2011-09-22 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual connection and method of manufacture thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128887A (ja) * 1987-11-14 1989-05-22 Matsushita Electric Works Ltd 半導体ｉｃ装置
JPH02308563A (ja) * 1989-05-23 1990-12-21 Shinko Electric Ind Co Ltd リードフレーム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877064A (en) * 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US4539472A (en) * 1984-01-06 1985-09-03 Horizon Technology, Inc. Data processing card system and method of forming same
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR910008832A (ko) * 1989-10-20 1991-05-31 다니이 아끼오 면실장형 네트워어크 전자부품
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128887A (ja) * 1987-11-14 1989-05-22 Matsushita Electric Works Ltd 半導体ｉｃ装置
JPH02308563A (ja) * 1989-05-23 1990-12-21 Shinko Electric Ind Co Ltd リードフレーム

Also Published As

Publication number Publication date
US5436500A (en) 1995-07-25
KR930014916A (ko) 1993-07-23
DE4241684A1 (en) 1993-07-01
DE4241684C2 (de) 2003-07-31

Similar Documents

Publication Publication Date Title
JPH05251613A (ja) 半導体パッケージ
US5065281A (en) Molded integrated circuit package incorporating heat sink
JP2509595B2 (ja) 電子構成要素のパツケ−ジおよびその製造方法
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
KR960005042B1 (ko) 반도체 펙케지
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
US5294827A (en) Semiconductor device having thin package body and method for making the same
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
JP2878564B2 (ja) 半導体パッケージ
EP0114531B1 (en) Package for a semiconductor chip with lead terminals
JP2911265B2 (ja) 表面実装型半導体装置
US5468991A (en) Lead frame having dummy leads
KR19980044211A (ko) 반도체 패키지 및 그 제조방법
JP2507852B2 (ja) 半導体装置
JP2596750Y2 (ja) プリント基板
JPS62298146A (ja) 電子装置
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR0161813B1 (ko) 반도체 패키지
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
JPH023622Y2 (ja)
KR200245729Y1 (ko) 반도체패키지구조
KR200248776Y1 (ko) 기판실장형반도체패키지
KR200198470Y1 (ko) 반도체 패키지