DE19745648A1 - Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten - Google Patents

Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten

Info

Publication number
DE19745648A1
DE19745648A1 DE19745648A DE19745648A DE19745648A1 DE 19745648 A1 DE19745648 A1 DE 19745648A1 DE 19745648 A DE19745648 A DE 19745648A DE 19745648 A DE19745648 A DE 19745648A DE 19745648 A1 DE19745648 A1 DE 19745648A1
Authority
DE
Germany
Prior art keywords
connections
carrier element
semiconductor chip
element according
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19745648A
Other languages
English (en)
Inventor
Frank Pueschner
Josef Heitzer
Juergen Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19745648A priority Critical patent/DE19745648A1/de
Priority to UA99063283A priority patent/UA46136C2/uk
Priority to EP98956777A priority patent/EP0951692A1/de
Priority to BR9806706-0A priority patent/BR9806706A/pt
Priority to CN98802532A priority patent/CN1122942C/zh
Priority to PCT/DE1998/002768 priority patent/WO1999019832A1/de
Priority to JP52075299A priority patent/JP3839063B2/ja
Priority to KR1019997005344A priority patent/KR20000069487A/ko
Priority to RU99115169/09A priority patent/RU2216042C2/ru
Publication of DE19745648A1 publication Critical patent/DE19745648A1/de
Priority to US09/333,322 priority patent/US6719205B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)

Description

Trägerelemente für einen Halbleiterchip zum Einbau in Chip­ karten sind in vielfältiger Weise bekannt geworden. So offen­ bart die US 5,134,773 ein Trägerelement mit aus leitfähigem Material bestehenden Kontaktflächen in Form eines sogenannten Leadframes, bei dem der Halbleiterchip auf eine mittig ange­ ordnete Chipinsel geklebt ist und mittels Bonddrähte mit pe­ ripher angeordneten Kontaktflächen elektrisch verbunden ist. Der Halbleiterchip ist von einer ihn und die Bonddrähte schützenden Umhüllungsmasse umgeben, die außerdem die Kon­ taktflächen in ihrer Position hält. Da die Kontaktflächen von der dem Chip abgewandten Seite freizugänglich sein müssen ist die Umhüllungsmasse nur einseitig vorhanden. Um trotzdem ei­ nen guten mechanischen Halt zu bieten weisen die Kontaktflä­ chen auf der dem Chip abgewandten Seite im Bereich der sie voneinander elektrische isolierenden Schlitze Hinterschnei­ dungen auf, die von der Umhüllungsmasse ausgefüllt werden und eine Art Nietverbindung bewerkstelligen.
Das in der US 5,134,773 beschriebene Trägerelement ist zwar für sogenannte kontaktbehaftete Chipkarten ausgelegt, das heißt es weist an einer Oberfläche der Chipkarte liegende, von außen für ein Lesegerät zugängliche Kontaktflächen auf, es ist jedoch ohne weiteres möglich und auch bekannt, nur zwei Anschlüsse vorzusehen, die mit einer in der Karte bzw. auf einem Karteninlay angeordneten Spule elektrisch verbunden werden können.
Außerdem ist es möglich, Anschlüsse in Zahl und Ausgestaltung derart vorzusehen, daß sie für sowohl für eine Verbindung mit einer Spule bzw. Antenne als auch mit einem Lesegerät glei­ chermaßen geeignet sind.
Bei der Herstellung von kontaktlosen Chipkarten in Laminier­ technik, das bedeutet, daß eine Spulenträgerfolie auf die das Trägerelement montiert ist mit mindestens zwei Deckfolien verschweißt wird, kommt es darauf an, das einzulaminierende, als Fremdkörper anzusehende Trägerelement geometrisch so klein wie möglich zu gestalten, um ein optimales Umfließen der unter Temperatur und Druck erweichten Deckfolien um das Trägerelement herum zu ermöglichen und damit eine qualitativ hochwertige Karte ohne Einfall stellen und Druckbildverwehun­ gen das heißt also plane Oberflächen für einen nachträglichen Druck zu erreichen.
Ein typischer Aufbau für eine Chipkarte für kontaktlose An­ wendung setzt sich folgendermaßen zusammen: Die Spulenträger­ folie hat eine Dicke von etwa 200 µm, die zwei Kernfolien eine Dicke von jeweils etwa 100 µm, zwei Druckfolien auf beiden Seiten haben eine Dicke von jeweils etwa 150 µm und zwei Kratzschutzfolien eine Dicke von jeweils etwa 50 µm. Zusammen ergibt sich eine Dicke von etwa 800 µm gemäß der ISO-Norm 7816. Daraus ergibt sich eine erforderliche Trägerelementhöhe von weniger als 400 µm sowie eine kleinstmögliche Ausdehnung in der Kartenebene.
Bei einer Realisierung des aus der US 5,134,773 bekannten Trägerelements ergibt sich eine Höhe von mehr als 400 µm auf­ grund der Montage des Chips auf einer Chipinsel und der Schleifenhöhe der Bonddrähte.
Die Aufgabe der Erfindung ist es, ein Trägerelement anzuge­ ben, daß eine geringe Höhe hat sowie ein verbessertes Bruch­ verhalten.
Die Aufgabe wird durch eine Trägerelement gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildung der Erfindung sind in den Unteransprüchen angegeben.
Gemäß der Erfindung haben die Anschlüsse, die während der Montage des Halbleiterchips und dem Umhüllen des Chips und der Verbindungsleitungen Bestandteil eines Halterahmens, ei­ nes sogenannten Leadframes sind, einen Abschnitt geringerer Dicke derart, daß der Querschnitt nur einseitig eine Stufe aufweist. Das bedeutet, daß eine Hauptoberfläche der An­ schlüsse eben ist während die gegenüberliegende Oberfläche eine Stufe aufweist. Der Halbleiterchip ist im Bereich dieses Abschnitts angeordnet. Er kann dabei auf der Seite der Stufe als auch auf der gegenüberliegenden Seite angeordnet sein. Zweckmäßigerweise ist der Chip mit seiner aktiven Seite von den Anschlüssen weg orientiert montiert, wenn er auf der Stu­ fenseite der Anschlüsse angeordnet ist. Wenn er auf der der Stufenseite gegenüberliegenden Seite angeordnet ist, ist es von Vorteil, wenn er mit seiner aktiven Seite zu den An­ schlüssen hin orientiert montiert ist, da die Bonddrähte dann im Bereich der Abschnitte geringer Dicke mit den Anschlüssen verbunden werden können und somit die Schleifenhöhe der Bond­ drähte nicht mehr ins Gewicht fällt. In beiden Fällen ergibt sich die gewünschte Höheneinsparung.
Der Abschnitt geringer Dicke kann vorteilhafterweise durch Prägen hergestellt werden. Es sind aber auch anderer Bearbei­ tungsmethoden wie beispielsweise Fräsen denkbar. Ein Reduzie­ rung der Dicke auf 50% der nominalen Anschlußdicke ist für die meisten Fälle ausreichend.
Die größtmögliche Höheneinsparung ist durch die sogenannte Flip-Chip-Montage erzielbar, bei der der Halbleiterchip di­ rekt mit seinen Anschlußpads, die vorteilhafterweise mit Er­ höhungen, sogenannten "bumps" versehen sind, auf die An­ schlüsse gelötet oder geklebt wird. Dadurch kann auf Bond­ drähte verzichtet werden.
Der Verzicht auf eine Chipinsel hat nicht nur den Vorteil ge­ ringerer Dicke des Trägerelements sondern auch den einer bes­ sere Verankerung der Umhüllungsmasse mit den Anschlüssen, da die Umhüllungsmasse den Chip von beiden Seiten umschließen kann und eine gute Verbindung vom Chip zu den Anschlüssen be­ steht. Durch den Wegfall der Chipinsel treten auch keine Kerbwirkungskräfte mehr auf, so daß bessere Bruchfestig­ keitseigenschaften resultieren.
Aufgrund der gewünschten geringen Höhe des Trägerelements wird eine der Anschlußoberflächen freiliegen und für eine Kontaktierung zur Verfügung stehen. Für einen bestmöglichen Einbau in eine Chipkarte insbesondere in eine laminierte Chipkarte ist es von Vorteil, wenn die sich zwischen den An­ schlüssen befindende Umhüllungsmasse mit der Oberfläche der Anschlüsse fluchtet.
Die Anschlüsse können über die Abmessungen der Umhüllungs­ masse hinaus ragen und dort Kontaktfahnen für Antennenan­ schlüsse bilden. Dies ist für eine Montage von Vorteil, bei der die Antennenspule auf einer Trägerfolie aufgebracht ist. Die Trägerfolie weist vorteilhafterweise eine Aussparung oder Ausnehmung auf, in der die Umhüllungsmasse zu liegen kommt, während die Anschlüsse bzw. in diesem Fall, die Kontaktfahnen auf der Spulenträgerfolie auf Spulenanschlüssen zum liegen kommen.
Es ist jedoch ebenso möglich, die Anschlüsse nur im Bereich der Umhüllungsmasse vorzusehen, was den Vorteil hat, ein sol­ ches Trägerelement auch nachträglich in eine bereits lami­ nierten Karte, die allerdings eine Aussparung aufweist, ein­ gesetzt werden kann. Zweckmäßigerweise werden die Enden der Antennenspule in dieser Aussparung liegen, um auf einfache Weise mit den Trägerelementanschlüssen beispielsweise durch Kleben oder Löten oder auch durch federnde Verbindungsteile verbunden werden zu können.
Ein Trägerelement, daß lediglich solche Kontaktflächen statt über den Rand hinausragende Kontaktfahnen aufweist kann aber auch direkt auf eine Spulenträgerfolie aufgebracht werden. In diesem Fall sollte die entsprechende Kernfolie des Kartenla­ minats eine Aussparung aufweisen.
Die Kontaktfahnen können vorteilhafterweise ein verbreitertes Ende aufweisen, um besser mit Anschlüssen von gewickelten Spulen verbunden werden zu können.
Eine besonders gute Verankerung der Umhüllungsmasse mit den Anschlüssen wird erreicht, wenn die Anschlüsse im rechten Winkel zum Chip hin gebogen sind und somit die abgewinkelten Bereiche in der Umhüllungsmasse liegen. Wenn die Anschlußfah­ nen nochmals im rechten Winkel, vorzugsweise in die andere Richtung gebogen sind, ergibt sich eine noch bessere Veranke­ rung. Außerdem entstehen auf diese Weise weitere Kontaktflä­ chen, die für eine alternative Montage genützt werden können.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len mit Hilfe von Figuren näher erläutert. Dabei zeigen
Fig. 1-6 verschiedene Ausführungsformen eines erfindungsge­ mäßen Trägerelements im Querschnitt,
Fig. 7 ein Trägerelement mit Kontaktfahnen zur Montage auf einer Spulenträgerfolie und
Fig. 8 ein Trägerelement mit Kontaktflächen zur Montage auf einer Spulenträgerfolie oder direkt in einer Chipkarte.
Fig. 1 zeigt ein erfindungsgemäßes Trägerelement im Quer­ schnitt, wie er in Fig. 7 angedeutet ist. Zwei Anschlüsse 1 sind entlang gegenüberliegenden Rändern des Trägerelements angeordnet. Sie dienen einerseits als Auflagefläche für einen Halbleiterchip 2 und andererseits zu dessen Kontaktierung von außerhalb des Trägerelements. Zu diesem Zweck sind sie mit dem Halbleiterchip 2 über Bonddrähte 4 verbunden. Der Halb­ leiter 2 ist mit den Anschlüssen 1 mit einem Klebemittel 3 mechanisch verbunden. Der Halbleiterchip 2 und die Bonddrähte 4 sind mit einer Umhüllungsmasse 5 vergossen oder umspritzt. Die Umhüllungsmasse 5 hat in vorteilhafterweise eine helle Farbe, die nicht wie auf dem Markt üblicherweise erhältliche schwarze Massen durch die Schichten einer Chipkarte durch­ scheint.
Wie in Fig. 7 zu sehen ist, sind die Anschlüsse 1 in vor­ teilhafter Weise im Bereich diagonal er Ecken des Trägerele­ ments angeordnet, um eine gleichmäßige und ausbalancierte Un­ terlage für den Halbleiterchip 2 während der Montage zu bie­ ten. Die Anschlüsse 1 sind zum Zweck der Montage mit einem sie haltenden Rahmen, einen sogenannten Leadframe, verbunden und werden nach der Montage des Chips und dem Umspritzen bzw. Vergießen aus diesem ausgestanzt. In den dargestellten Bei­ spielen sind nur zwei Anschlüsse 1 vorgesehen, da sich diese Trägerelemente vor allem für kontaktlose Chipkarten eignen. Es ist jedoch ohne weiteres möglich mehrere Anschlüsse als Kontaktflächen entsprechend der ISO-Norm 7816 vorzusehen, um auf diese Weise ein Trägerelement für kontaktbehaftete Chip­ karten zu bekommen. Wesentlich ist, daß keine Chipinsel vor­ handen ist. Hierdurch werden einerseits Kerbwirkungskräfte vermieden und andererseits kann die Umhüllungsmasse 5 den ge­ samten Chip 2 umhüllen und so eine bessere Haftung der An­ schlüsse 1 am Trägerelement bewirken, da sie zu einem großen Teil durch die Klebeverbindung 3 gehalten werden und nicht nur aufgrund der Adhäsionskräfte zwischen der Umhüllungsmasse 5 und den Anschlüssen 1.
Eine noch bessere Verankerung der Anschlüsse 1 wird erzielt, wenn diese abgewinkelt werden, wie dies in Fig. 2 darge­ stellt ist. Ein erster Abschnitt 1c der Anschlüsse 1 ist in einem etwa rechten Winkel zum Chip 2 hin gebogen. In Weiter­ bildung kann ein zweiter Abschnitt 1d ebenfalls in einem etwa rechten Winkel in die andere Richtung gebogen werden. Hier­ durch entsteht eine weitere von außen zugängliche Kontaktflä­ che, so daß ein solches Trägerelement auch für sogenannte Kombikarten geeignet ist, da es von einer Seite mit einer Spule verbunden werden kann und von der anderen Seite durch ein Lesegerät kontaktiert werden kann. Hierfür sind jedoch mehr als zwei Anschlüsse nötig. Es würde allerdings genügen, nur zwei abzuwinkeln.
Neben der fehlenden Chipinsel ist der Hauptaspekt des erfin­ dungsgemäßen Trägerelements in einem Abschnitt 1a der An­ schlüsse 1 zu sehen, der gegenüber der Nominaldicke eine ge­ ringere Dicke aufweist, wobei jedoch eine Stufe im Quer­ schnitt nur auf einer Seite der Anschlüsse 1 ist. Hierdurch kann die Gesamthöhe des Trägerelements um etwa die Hälfte der Anschlußdicke reduziert werden, wenn der Halbleiterchip 2 im Bereich dieser Abschnitte mit geringerer Dicke 1a plaziert wird. Da diese Abschnitte 1a klein gehalten werden können werden die mechanischen Eigenschaften der Anschlüsse 1 nicht beeinträchtigt.
In den Fig. 1 und 2 ist der Halbleiterchip 2 auf der Seite der Querschnittstufe der Anschlüsse 1 angeordnet, wobei die aktive Seite des Halbleiterchip 2, also die Seite, die die integrierten Schaltungen aufweist, von den Anschlüssen 1 weg orientiert ist. Die Fig. 3 und 4 zeigen Varianten, in de­ nen der Halbleiterchip 2 auf der der Querschnittstufe gegen­ überliegenden Seite der Anschlüsse 1 angeordnet ist, wobei die aktive Seite zu den Anschlüssen 1 hin orientiert ist. Die Bonddrähte 4 sind dabei erfindungsgemäßer Weise auf die Ab­ schnitte mit geringerer Dicke 1a geführt, so daß durch die Schleifenhöhe der Bonddrähte keine zusätzliche Höhe des Trä­ gerelements bereitgestellt werden muß. Eine weitere Höhenein­ sparung kann erzielt werden, wenn die Chiprückseite nicht mit Umhüllungsmasse 5 versehen wird, wie dies in Fig. 4 darge­ stellt ist. Dies ist möglich, da die aktive Seite des Halb­ leiterchip 2 zu den Anschlüssen 1 hin orientiert ist.
Die Fig. 5 und 6 zeigen weitere Montagevarianten, in denen der Halbleiterchip 2 in der sogenannten Flip-Chip-Technik mit den Anschlüssen 1 verbunden ist. Die Anschlußpads des Chip 2 sind dabei direkt mit den Anschlußabschnitten mit geringerer Dicke 1a verbunden. Sie können zuvor mit leitenden Erhöhungen 6, sogenannten "bumps" oder Löthöckern versehen werden. Die geringste Höhe hat das Trägerelement gemäß Fig. 6, bei dem der Halbleiterchip 2 in Flip-Chip-Technik in Bereich der Ab­ schnitte geringerer Dicke 1a montiert ist und die Chiprück­ seite unbedeckt von Umhüllungsmasse 5 bleibt.
Fig. 7 zeigt eine mögliche Einbauvariante eines erfindungs­ gemäßen Trägerelements in eine Trägerfolie 7 für eine Anten­ nenspule 8. Das Trägerelement weist Anschlüsse 1 mit Kontakt­ fahnen auf, also Anschlüsse 1, die über den Rand der Umhül­ lungsmasse 5 hinausragen. Die Kontaktfahnen weisen verbrei­ terte Enden 1b auf, um eine bessere Kontaktierung mit den Spulenanschlüssen 10 zu ermöglichen. Bei der Montage wird die Umhüllungsmasse 5 in eine Aussparung 9 der Trägerfolie 7 ein­ gesetzt, wobei die Kontaktfahnen 1 mit den Spulenanschlüssen 10 in Kontakt kommen. Diese Montagevariante ermöglicht einen besonders planen Einbau eines Trägerelements in eine lami­ nierte Karte.
Die Fig. 8 zeigt eine Variante, bei der die Anschlüsse 1 als Kontaktflächen (die in der Figur nicht zu sehen sind, da sie auf der Unterseite des Trägerelements liegen) ausgebildet sind. Es ist angedeutet, daß die über den Rand der Umhül­ lungsmasse 5 hinausragende Abschnitte entfernt wurden, bei­ spielsweise bereits beim Ausstanzen aus dem Leadframe. Das Trägerelement wird auf die Spulenträgerfolie 7 aufgesetzt und mit den Spulenanschlüssen 10 kontaktiert. Um eine plane Chip­ kartenoberfläche zu erhalten muß die obere Kernfolie des Chipkartenlaminats eine Aussparung aufweisen.
Diese Ausführungsform des Trägerelement läßt sich allerdings auch nachträglich in eine bereits laminierte oder auch gegos­ sene Karte 11 einsetzen, die hierzu eine Aussparung 12 auf­ weist. In der Aussparung 12 sind die Spulenanschlüsse 10 zu sehen, die durch diese bevorzugte Lage eine einfache Kontak­ tierung mit den Trägerelementanschlüssen 1 ermöglichen.
Dieser nachträgliche Einbau eines Trägerelements in eine Chipkarte 11 ermöglicht in einfacher Weise die Herstellung einer sogenannten Kombikarte, die einerseits Kontaktflächen zur Kontaktierung mit einem Lesegerät aufweist, die an einer Oberfläche der Chipkarte 11 liegen und andererseits eine Spu­ le 8 enthält. Hierfür ist ein Trägerelement gemäß Fig. 2 be­ sonders geeignet.

Claims (12)

1. Trägerelement für einen Halbleiterchip (2) mit zumindest zwei Anschlüssen (1) insbesondere zum Einbau in Chipkarten (11) mit den Merkmalen:
  • - das Element weist eine den Halbleiterchip (2) umhüllende und schützende Umhüllungsmasse (5) auf,
  • - die Anschlüsse (1) sind an einer der Hauptoberflächen der Umhüllungsmasse (5) entlang nur zweier entgegengesetzter Kanten angeordnet,
  • - die Anschlüsse (1) sind aus leitfähigem Material und haben an den einander zugewandten Enden (1a) eine verringerte Dicke, wobei der Querschnitt nur einseitig eine Stufe auf­ weist,
  • - der Halbleiterchip (2) ist im Bereich dieses Abschnittes verringerter Dicke (1a) auf den Anschlüssen (1) angeordnet und mit diesen mechanisch verbunden.
2. Trägerelement nach Anspruch 1, dadurch gekennzeichnet, daß die freiliegende An­ schlußoberfläche mit der Oberfläche der Umhüllungsmasse (5) fluchtet.
3. Trägerelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anschlüsse (1) nur im Bereich der Umhüllungsmasse (5) verlaufen und dort Kon­ taktflächen bilden.
4. Trägerelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anschlüsse (1) über den Rand der Umhüllungsmasse (5) hinausragen und Kontaktfah­ nen bilden.
5. Trägerelement nach Anspruch 4, dadurch gekennzeichnet, daß die Kontaktfahnen (1) ein verbreitertes Ende (1b) aufweisen.
6. Trägerelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterchip (2) mit seiner die Schaltungsstrukturen aufweisenden Seite zu den Anschlüssen (1) hin orientiert auf diesen angeordnet ist.
7. Trägerelement nach Anspruch 6, dadurch gekennzeichnet, daß der Halbleiterchip (2) auf der die Querschnittsstufe aufweisenden Seite der An­ schlüsse (1) angeordnet ist.
8. Trägerelement nach Anspruch 7, dadurch gekennzeichnet, daß die mechanischen Ver­ bindungen auch als elektrische Verbindungen (6) fungieren.
9. Trägerelement nach Anspruch 7, dadurch gekennzeichnet, daß die elektrischen Ver­ bindungen durch Bonddrähte (4) realisiert sind.
10. Trägerelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterchip (2) mit seiner die Schaltungsstrukturen aufweisenden Seite von den Anschlüssen (1) weg orientiert auf der die Querschnitts­ stufe aufweisenden Seite der Anschlüsse (1) angeordnet ist und die elektrischen Verbindungen durch Bonddrähte (4) reali­ siert sind.
11. Trägerelement nach einem der vorhergehenden Anschlüsse, dadurch gekennzeichnet, daß die Anschlüsse in etwa einem rechten Winkel zum Halbleiterchip (2) hin gebogen sind.
12. Trägerelement nach Anspruch 11, dadurch gekennzeichnet, daß die Anschlüsse eine weitere Abwinkelung von etwa einem rech­ ten Winkel vom Halbleiterchip (2) weg aufweisen.
DE19745648A 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten Withdrawn DE19745648A1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19745648A DE19745648A1 (de) 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
PCT/DE1998/002768 WO1999019832A1 (de) 1997-10-15 1998-09-17 Trägerelement für einen halbleiterchip zum einbau in chipkarten
EP98956777A EP0951692A1 (de) 1997-10-15 1998-09-17 Trägerelement für einen halbleiterchip zum einbau in chipkarten
BR9806706-0A BR9806706A (pt) 1997-10-15 1998-09-17 Elemento de suporte para um chip semicondutor, para montagem em cartões de chip
CN98802532A CN1122942C (zh) 1997-10-15 1998-09-17 用于芯片卡内安装的半导体芯片的载体元件
UA99063283A UA46136C2 (uk) 1997-10-15 1998-09-17 Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки
JP52075299A JP3839063B2 (ja) 1997-10-15 1998-09-17 チップカードに組み込む半導体チップのための支持エレメント
KR1019997005344A KR20000069487A (ko) 1997-10-15 1998-09-17 칩카드내에 장치하기 위한 반도체 칩용 캐리어 소자
RU99115169/09A RU2216042C2 (ru) 1997-10-15 1998-09-17 Несущий элемент для полупроводникового кристалла, предназначенный для встраивания в карточку с интегральными схемами
US09/333,322 US6719205B1 (en) 1997-10-15 1999-06-15 Carrier element for a semiconductor chip for incorporation into smart cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19745648A DE19745648A1 (de) 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten

Publications (1)

Publication Number Publication Date
DE19745648A1 true DE19745648A1 (de) 1998-11-26

Family

ID=7845667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19745648A Withdrawn DE19745648A1 (de) 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten

Country Status (10)

Country Link
US (1) US6719205B1 (de)
EP (1) EP0951692A1 (de)
JP (1) JP3839063B2 (de)
KR (1) KR20000069487A (de)
CN (1) CN1122942C (de)
BR (1) BR9806706A (de)
DE (1) DE19745648A1 (de)
RU (1) RU2216042C2 (de)
UA (1) UA46136C2 (de)
WO (1) WO1999019832A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2794553A1 (fr) * 1999-04-26 2000-12-08 Giesecke & Devrient Gmbh Carte a puce avec puce a bosses et procedes pour sa fabrication
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein
EP1258370A1 (de) * 2000-02-22 2002-11-20 Toray Engineering Co., Ltd. Kontaktlose ic-karte und verfahren zu ihrer herstellung
WO2008037579A1 (en) * 2006-09-26 2008-04-03 Advanced Micromechanic And Automation Technology Ltd Method of connecting an antenna to a transponder chip and corresponding inlay substrate
WO2009118136A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein transpondermodul sowie transpondermodul
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7868766B2 (en) 2003-03-24 2011-01-11 Alien Technology Corporation RFID tags and processes for producing RFID tags
DE102010041917A1 (de) * 2010-10-04 2012-04-05 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
US8516683B2 (en) 2001-05-31 2013-08-27 Alien Technology Corporation Methods of making a radio frequency identification (RFID) tags
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
FR2857483B1 (fr) * 2003-07-11 2005-10-07 Oberthur Card Syst Sa Carte a puce anti-intrusion
FR2869706B1 (fr) * 2004-04-29 2006-07-28 Oberthur Card Syst Sa Entite electronique securisee, telle qu'un passeport.
WO2006003548A2 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Chip card for insertion into a holder
US7733657B2 (en) * 2004-07-29 2010-06-08 Nxp B.V. Module base unit with strain relief means
KR101038493B1 (ko) * 2004-11-12 2011-06-01 삼성테크윈 주식회사 극초단파용 라디오 주파수 인식태그 제조방법
FR2888371B1 (fr) * 2005-07-06 2007-10-05 Oberthur Card Syst Sa Support de donnees pliable a puce sans contact tel qu'un passeport
US7707706B2 (en) * 2007-06-29 2010-05-04 Ruhlamat Gmbh Method and arrangement for producing a smart card
CN116235180A (zh) * 2020-09-25 2023-06-06 兰克森控股公司 智能卡的预层合嵌体、形成智能卡的预层合嵌体的方法、以及智能卡
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303056A (ja) * 1989-05-17 1990-12-17 Mitsubishi Electric Corp 半導体集積回路の製造方法
DE4241684A1 (en) * 1991-12-24 1993-07-01 Samsung Electronics Co Ltd Encapsulated housing for semiconductor - has connecting leads bonded to housing with connecting wires embedded within protective material
DE19532755C1 (de) * 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19651549A1 (de) * 1996-06-14 1997-12-18 Lg Semicon Co Ltd Anschlußrahmen und Halbleitergehäuse

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
DE29621837U1 (de) * 1996-12-16 1997-02-27 Siemens AG, 80333 München Trägerelement für Halbleiterchips
US6049463A (en) * 1997-07-25 2000-04-11 Motorola, Inc. Microelectronic assembly including an antenna element embedded within a polymeric card, and method for forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303056A (ja) * 1989-05-17 1990-12-17 Mitsubishi Electric Corp 半導体集積回路の製造方法
DE4241684A1 (en) * 1991-12-24 1993-07-01 Samsung Electronics Co Ltd Encapsulated housing for semiconductor - has connecting leads bonded to housing with connecting wires embedded within protective material
DE19532755C1 (de) * 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19651549A1 (de) * 1996-06-14 1997-12-18 Lg Semicon Co Ltd Anschlußrahmen und Halbleitergehäuse

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 3-283437 A In: Patent Abstracts of Japan *
JP 8-070085 A In: Patent Abstracts of Japan *
JP 8-116016 A In: Patent Abstracts of Japan *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2794553A1 (fr) * 1999-04-26 2000-12-08 Giesecke & Devrient Gmbh Carte a puce avec puce a bosses et procedes pour sa fabrication
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein
EP1258370B1 (de) * 2000-02-22 2008-12-24 Toray Engineering Co., Ltd. Kontaktlose ic-karte und verfahren zu ihrer herstellung
EP1843280A1 (de) * 2000-02-22 2007-10-10 Toray Engineering Co., Ltd. Verfahren zur Herstellung einer kontaktlosen ID Karte
EP1258370A1 (de) * 2000-02-22 2002-11-20 Toray Engineering Co., Ltd. Kontaktlose ic-karte und verfahren zu ihrer herstellung
US8516683B2 (en) 2001-05-31 2013-08-27 Alien Technology Corporation Methods of making a radio frequency identification (RFID) tags
US9418328B2 (en) 2003-03-24 2016-08-16 Ruizhang Technology Limited Company RFID tags and processes for producing RFID tags
US7868766B2 (en) 2003-03-24 2011-01-11 Alien Technology Corporation RFID tags and processes for producing RFID tags
US8912907B2 (en) 2003-03-24 2014-12-16 Alien Technology, Llc RFID tags and processes for producing RFID tags
US8350703B2 (en) 2003-03-24 2013-01-08 Alien Technology Corporation RFID tags and processes for producing RFID tags
US9070063B2 (en) 2004-11-22 2015-06-30 Ruizhang Technology Limited Company Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US8471709B2 (en) 2004-11-22 2013-06-25 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
WO2008037579A1 (en) * 2006-09-26 2008-04-03 Advanced Micromechanic And Automation Technology Ltd Method of connecting an antenna to a transponder chip and corresponding inlay substrate
US8665172B2 (en) 2008-03-28 2014-03-04 Smartrac Ip B.V. Chip carrier for a transponder module and transponder module
WO2009118136A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein transpondermodul sowie transpondermodul
DE102010041917A8 (de) * 2010-10-04 2012-06-21 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
DE102010041917B4 (de) * 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
DE102010041917A1 (de) * 2010-10-04 2012-04-05 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR20000069487A (ko) 2000-11-25
BR9806706A (pt) 2000-04-04
JP3839063B2 (ja) 2006-11-01
RU2216042C2 (ru) 2003-11-10
UA46136C2 (uk) 2002-05-15
CN1247616A (zh) 2000-03-15
EP0951692A1 (de) 1999-10-27
WO1999019832A1 (de) 1999-04-22
CN1122942C (zh) 2003-10-01
JP2001507842A (ja) 2001-06-12
US6719205B1 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69716310T2 (de) Chipkarte und chipkartenmodul
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69512137T2 (de) Herstellungsverfahren und Montage für IC-Karte.
DE69321266T2 (de) Halbleiteranordnung mit Überchipanschlüssen
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19703057A1 (de) Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE3243689A1 (de) Halbleitervorrichtung
DE69210423T2 (de) Halbleiteranordnung mit Plastikpackung
WO1998048379A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE4041346B4 (de) Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips
DE19609149C2 (de) Chipkarte

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee