UA46136C2 - Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки - Google Patents

Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки Download PDF

Info

Publication number
UA46136C2
UA46136C2 UA99063283A UA99063283A UA46136C2 UA 46136 C2 UA46136 C2 UA 46136C2 UA 99063283 A UA99063283 A UA 99063283A UA 99063283 A UA99063283 A UA 99063283A UA 46136 C2 UA46136 C2 UA 46136C2
Authority
UA
Ukraine
Prior art keywords
terminals
chip
semiconductor chip
carrier element
compound
Prior art date
Application number
UA99063283A
Other languages
English (en)
Russian (ru)
Inventor
Франк ПЮШНЕР
Юрген Фішер
Юрген ФИШЕР
Йозеф Хайтцер
Original Assignee
Сіменс Акціенгезельшафт
Сименс Акциенгезельшафт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сіменс Акціенгезельшафт, Сименс Акциенгезельшафт filed Critical Сіменс Акціенгезельшафт
Publication of UA46136C2 publication Critical patent/UA46136C2/uk

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

Несучий елемент для напівпровідникового чіпа (2) з принаймні двома виводами (1), зокрема для монтажу у чіп-картках (11), що має компаунд (5), який захищає напівпровідниковий чіп (2). Виводи (1) розташовані на одній з основних поверхонь компаунда (5) вздовж лише двох протилежних кромок. Вони виконані з електропровідного матеріалу, а їхні обернені назустріч один одному кінці (1а) мають збільшену товщину, причому у поперечному перерізі виступ є лише з одного боку. Напівпровідниковий чіп (2) розташований на ділянці цих виводів (1а), що має зменшену товщину, і з'єднаний з ними механічно.

Description

Опис винаходу
Винахід стосується несучого елементу для напівпровідникового чіпа з принаймнійдвома виводами, зокрема 2 для вмонтування у чіп-картки, причому елемент має оболонку у вигляді маси (компаунд), що обволікає та захищає напівпровідниковий чіп, виводи виготовлені з електропровідного матеріалу, їхні обернені назустріч один одному кінці мають зменшену товщину, причому у поперечному перерізі лише з одного боку є виступ.
Напівпровідниковий чіп розташований на цій ділянці виводів, що має зменшену товщину, і з'єднаний з ними механічно. 70 Такий несучий елемент відомий з опису до патенту Японії УР 08-11606 А. Проте, цей відомий несучий елемент непридатний для вмонтування у чіп-картки, оскільки він покритий компаундом з обох боків, і до виводів немає відповідного доступу.
Відомі різні типи несучих елементів для напівпровідникового чіпа для вмонтування у чіп-картки. Так, в описі до патенту США 5 5,134,773 несучий елемент з контактними площадками, виготовленими з 12 електропровідних матеріалів у вигляді так званого І еадіїтатез (рамки з зовнішніми виводами), у якому напівпровідниковий чіп наклеєний на розташовану по центру підкладку і за допомогою з'єднувальних провідників електрично з'єднаний з периферійними контактними площадками. Напівпровідниковий чіп оточений компаундом, що захищає його та з'єднувальні провідники, а також фіксує контактні площадки у належній позиції. Оскільки має бути забезпечений вільний доступ до контактних площадок з боку, протилежного до того, на якому розміщений чіп, компаунд нанесений лише з одного боку. Для того, щоб, незважаючи на це, забезпечити надійну механічну фіксацію, контактні площинки зі сторони, протилежної до сторони розташування чіпа, на ділянці, де передбачені прорізи для електричної ізоляції цих площадок одна від одної, зроблені задні розрізи, що заповнюються компаундом, внаслідок чого забезпечується з'єднання, подібне до заклепкового. Хоча конструкція описаного у патенті США И5 5,134,773 несучого елемента була розроблена для так званих контактних с 29 чіп-карток, тобто на поверхні чіп-картки розташовані контактні площадки, доступ до яких відкритий ззовні для Ге) пристрою зчитування, проте, можливим та вже відомим є варіант конструкції, у якому передбачено лише два виводи, які можна електрично з'єднати з котушкою, розміщеною у картці або на підкладці картки.
Крім того, можна передбачити таку кількість та конструкцію виводів, щоб вони були придатними як для з'єднання з котушкою або антеною, так і для забезпечення зв'язку з пристроєм зчитування. о
У разі виготовлення безконтактних чіп-карток способом ламінування, тобто коли несуча плівка для котушки, со на якій змонтовано несучий елемент, зварюється принаймні з двома покривними плівками, дуже важливо, щоб габарити несучого елемента, тобто стороннього тіла, яке треба заварити у покривну плівку (заламінувати), були (7 якомога менше, щоб розм'якшені під впливом високої температури та тиску покривні плівки, які обтікають Ге) несучий елемент, обволікали його оптимальним чином, завдяки чому можна було б виготовляти високоякісні
Зо картки без утворення западин та дефектів друкованого зображення, тобто формувати рівні поверхні для М друкування на наступному технологічному етапі.
Чіп-картка для застосування без контактів має таку типову структуру: несуча плівка для котушки завтовшки приблизно 200мкм, дві серединні плівки завтовшки 100мкм кожна, дві друковані плівки, розташовані з обох боків « чіп-картки, завтовшки 15О0мкм кожна та дві плівки для захисту поверхні картки від механічних пошкоджень З завтовшки приблизно 5О0мкм кожна. Загальна товщина структури у відповідності до вимог стандарту ІЗО 7816 с досягає приблизно 80Омкм. У зв'язку з цим необхідно/ щоб висота несучого елемента не перевищувала 400мкм, з» а його довжина у площині картки була якомога меншою. Й
У разі виготовлення несучого елемента, відомого з патенту США 5 5,134,773, виявляється, що його товщина перевищує 400мкм, що обумовлено монтажем чіпа на підкладці, а також товщиною з'єднувальних провідників. В основу винаходу було покладено завдання розробки несучого елемента з невеликою товщиною, а е також поліпшеною характеристикою міцності, що виготовляється простим способом.
Ге») Це завдання вирішується за допомогою несучого елемента за п. 1 формули винаходу. Переважні варіанти реалізації винаходу наведені у залежних пунктах формули винаходу. - Виводи, які під час монтажу напівпровідникового чіпа, а також покривання компаундом чіпа та з'єднувальних со 20 провідників є складовою частиною опірного каркасу, так званого І еадітатез (рамки з виводами), мають ділянку зі зменшеною товщиною, сформовану таким чином, що у поперечному перерізі виступ є лише з одного боку. щи Згідно з винаходом, ділянка зі зменшеною товщиною виробляється шляхом рельєфного формування. При цьому у більшості випадків достатньо зменшити товщину на 5095 відносно номінальної товщини виводів.
Це означає, що основна поверхня виводів є рівною, в той час як протилежна поверхня має виступ. 29 Напівпровідниковий чіп розташований на цій ділянці. При цьому він може бути розміщений як зі сторони з
ГФ) виступом, так і на протилежній стороні. Доцільно, що активна сторона чіпа, якщо він розташований на стороні юю виводів з виступом, орієнтована у протилежну від виводів сторону. Якщо він розташований на стороні, протилежній стороні з виступом, доцільно, щоб його активна сторона була обернена до виводів, оскільки тоді з'єднувальні провідники можна з'єднувати з виводами на ділянці зі зменшеною товщиною, таким чином, товщина 60 з'єднувальних провідників більше не має великого значення. В обох випадках досягається бажане зменшення висоти.
Максимально зменшити висоту можна так званим способом монтажу Ріїр-Спір, коли контактні площинки напівпровідникового чіпа зі стовщеннями, так званими "битре" (контактними стовпчиками), безпосередньо припаюються або приклеюються до виводів. У цьому разі можна не застосовувати з'єднувальні провідники. бо Якщо не розміщувати чіп на підкладці, не тільки зменшується товщина несучого елемента, а забезпечується також краще зчеплення компаунду з виводами, оскільки компаунд може обтікати чіп з обох боків та існує міцний контакт між чіпом та виводами. Внаслідок відсутності підкладки для чіпа більше не виникають зусилля концентрації напруг, завдяки чому збільшується розривна міцність.
Оскільки бажана висота несучого елемента є малою, одна з контактних поверхонь запишається вільною і її можна використати для контактування. Для забезпечення оптимального вмотування у чіп-картку, зокрема у ламіновану чіп-картку, доцільно, щоб поверхня компаунду між виводами та поверхня виводів були розташовані врівень одна з одною.
Виводи можуть виступати за контури компаунду та утворювати контактні пелюстки для виводів антени. Це є 7/0 перевагою для монтажу, під час якого котушка антени розміщується на несучій плівці. Перевага полягає у тому, що несуча плівка має виріз або виїмку, яка заповнюється компаундом, в той час як виводи або, у наведеному прикладі, контактні пелюстки на несучій плівці котушки прилягають до виводів котушки.
Однак можна також розташувати виводи лише на ділянці, де нанесений компаунд, причому перевага полягає у тому, що такий несучий елемент можна потім вмонтувати у вже заламіновану картку, у якій передбачений /5 Виріз. Кінці котушки антени розміщуються переважно у цьому вирізі, щоб їх можна було просто з'єднати з виводами несучого елемента, наприклад, способом приклеювання або паяння, або за допомогою пружних з'єднувальних деталей.
Несучий елемент, що має лише такі контактні площинки замість контактних пелюсток, які виступають за його контур, можна також розміщувати безпосередньо на несучій плівці котушки. У цьому разі у відповідній серединній плівці багатошарової структури картки слід передбачити виїмку.
Кінці контактних пелюсток можуть бути переважно розширені для забезпечення кращого з'єднання з виводами намотаних котушок.
Особливо міцне зчеплення компаунду з виводами досягається у тому разі, якщо виводи відігнуті під прямим кутом у напрямку до чіпа, причому відігнуті ділянки розташовані у компаунді. Якщо пелюстки виводів ще раз сч ов Відігнути під прямим кутом, переважно в інший бік, зчеплення додатково поліпшується. Крім того, у цьому разі о утворюються інші контактні площинки, які можна використати для альтернативного монтажу.
Далі суть винаходу пояснюється на прикладі реалізації за допомогою креслень. На них показано: на фіг.1 - 6 - поперечні перерізи різних варіантів конструкції несучого елемента, що відповідає винаходу; на фіг.7 - несучий елемент з контактними пелюстками для монтування на несучій плівці для котушки, та; Ге зо на фіг.8 -. несучий елемент з контактними пелюстками для монтування на несучій плівці котушки або безпосередньо у чіп-картці. о
На фіг.1 зображений поперечний переріз показаного на фіг.7 несучого елемента, що відповідає винаходу. - п
Два виводи 71 розташовані вздовж протилежних країв несучого елемента. Вони служать, з одного боку, поверхнею прилягання для напівпровідникового чіпа 2, а, з іншого боку, для його контактування за межами ісе) зв несучого елемента. З цією метою вони з'єднані з напівпровідниковим чіпом 2 за допомогою з'єднувальних «Е провідників 4. Напівпровідниковий чіп 2 з'єднаний з виводами 1 за допомогою клею 3. Напівпровідниковий чіп 2 та з'єднувальні провідники 4 запиті або покриті способом екструзії компаундом 5. Компаунд 5 має переважно світлий колір, тому не просвічує крізь шари структури чіп-картки як інші компаунди, що зазвичай пропонуються на ринку. «
Як можна побачити на фіг. 7, виводи 1 розташовані переважно на ділянці діагональних кутів несучого з с елемента для утворення рівномірної та збалансованої підкладки для напівпровідникового чіпа 2 під час монтажу. . Виводи 1 для монтажу з'єднані з рамкою, що їх утримує на собі, так званою Іі еадітате, і після монтажу чіпа та а його покривання компаундом способом заливання або екструзії висікаються з нього. У наведених прикладах передбачено лише два виводи 1, оскільки ці несучі елементи передбачені насамперед для безконтактних
Чіп-карток. Проте, можна також передбачити кількість виводів, що перевищує кількість контактних площадок їх згідно з вимогами стандарту ІЗО 7816, щоб у такий спосіб отримати несучий елемент для контактних чіп-карток.
Важливо, що відсутня підкладка для чіпа. Завдяки цьому, з одного боку, не виникають зусилля концентрації
Ме. напруги, а, з іншого боку, компаунд 5 може обволікати весь чіп 2, забезпечуючи в такий спосіб краще зчеплення - виводів 1 з несучим елементом, оскільки їхні більші ділянки утримуються за рахунок клейового з'єднання 3, а 5р Не лише за рахунок дії адгезійних сил між компаундом 5 та виводами 1. о Ще краще зчеплення виводів 1 досягається у тому разі, коли вони відігнуті під кутом, як це показано на
Ф фіг.2. Перша ділянка 1с виводів 1 відігнута приблизно під прямим кутом відносно чіпа 2. В іншому варіанті реалізації винаходу другу ділянку 14 також можна відігнути приблизно під прямим кутом в іншому напрямку.
Внаслідок цього виникає інша контактна площинка, доступ до якої забезпечується ззовні, так що такий несучий боб елемент придатний також для застосування у так званих комбі-картках, оскільки він з одного боку може бути з'єднаний з котушкою, а з іншого боку може контактувати з пристроєм зчитування. Проте, для цього потрібно (Ф) більше двох виводів. Однак було б достатньо відігнути під кутом лише два виводи. ка Крім відсутності підкладки для чіпа, головною ознакою несучого елемента згідно з винаходом є ділянка Та виводів 1, яка має зменшену у порівнянні з номінальною товщину, проте при цьому виступ у поперечному бор перерізі утворений лише з одного боку виводів 1. Внаслідок цього загальну висоту несучого елемента можна зменшити приблизно на половину товщини виводів, якщо напівпровідниковий чіп 2 розміщується на цих ділянках, які мають зменшену товщину. Оскільки ці ділянки Та можна робити малими, механічні характеристики виводів 1 не погіршуються.
На фіг.1 та 2 напівпровідниковий чіп 2 розташований на стороні виводів 1, яка у поперечному перерізі має 65 Виступ, причому активна сторона напівпровідникового чіпа 2, тобто сторона, на якій розміщені інтегральні схеми, орієнтована вбік від виводів 1. На фіг.2 та З показані варіанти, на яких напівпровідниковий чіп 2 розташований на стороні виводів 1, протилежній до сторони з виступом у поперечному перерізі, причому активна сторона орієнтована у бік виводів 1. З'єднувальні провідники 4 при цьому згідно з винаходом прокладені на ділянках та, що мають зменшену товщину, так що товщина несучого елемента не збільшується за рахунок товщини з'єднувальних провідників. Висоту можна додатково зменшити, якщо не покривати зворотний бік чіпа компаундом 5, як це показано на фіг.4. Це можливо, оскільки активна сторона напівпровідникового чіпа 2 орієнтована у бік виводів 1.
На фіг.5 та 6 показані інші варіанти монтажу, на яких напівпровідниковий чіп 2 з'єднаний з виводами 1 так званим способом Ріїр-Спір. Контактні площадки чіпа 2 при цьому з'єднані безпосередньо з ділянками виводів та, 7/0 що мають зменшену товщину. Перед цим їх можна оснастити електропровідними виступами 6, так званими "ритрае" або контактними стовпчиками. Найменшу товщину має несучий елемент згідно з фіг.б, у якому напівпровідниковий чіп 2 вмонтований у техніці Ріір-Спір на ділянці та, що має зменшену товщину, а зворотній бік чіпа не покривається компаундом 5.
На фіг.7 показаний можливий варіант вмонтування несучого елемента, що відповідає винаходу, у несучу, /5 плівку 7 котушки антени 8. Несучий елемент має виводи 1 з контактними пелюстками, тобто виводи 1 виступають за межі компаунду 5. Кінці контактних пелюсток 16 розширені для забезпечення кращого контакту з виводами котушки 10. Під час монтажу компаунд 5 потрапляє у виріз 9 несучої плівки 7, причому контактні пелюстки 1 з'єднуються з виводами котушки 10. Цей варіант дозволяє досягти найменшої монтажної товщини несучого елемента у ламінованій картці.
На фіг.8 показаний варіант, у якому виводи 1 виготовлені у вигляді контактних площад ки (які не зазначені на кресленні, оскільки вони знаходяться на нижньому боці несучого елемента). Показано, що ділянки, які виступали за межі компаунду 5, були видалені, наприклад ще під час висікання з рамки (І еадітате). Несучий елемент монтується на несучій плівці котушки 7 та з'єднується з виводами котушки 10. Для отримання рівної поверхні чіп-картки у верхній серединній плівці ламинованої чіп-картки слід зробити виріз. с
Проте, цю форму конструктивного виконання несучого елементу можна також використовувати для вмонтування у вже заламіновану або залиту компаундом картку 11, у якій для цього зроблено виріз 12. У вирізі о 12 видно виводи котушки 10, які завдяки цьому переважному розміщенню можна просто з'єднувати з виводами несучого елемента 1.
Завдяки вмонтуванню несучого елемента у чіп-картку 11 на наступному етапі можна простим способом Ге)
Зо Виготовляти так звану комбі-картку, у якій з однієї сторони на поверхні чіп-картки 11 передбачені контактні площадки для утворення контакту з пристроєм зчитування, а з іншої сторони - котушка 8. Для цього особливо о зручною є конструкція несучого елемента згідно з фіг.2. «--
Ф (Се) зв ормула винаходу « 1. Несучий елемент для напівпровідникового чіпа (2) з принаймні двома виводами (1), зокрема для вмонтування у чіп-картки (11), з такими ознаками: - елемент має компаунд (5), що обволікає та захищає напівпровідниковий чіп (2); « - виводи (1) виготовлені з електропровідного матеріалу, а їхні кінці (1а), обернені назустріч один оп) с одному, мають зменшену товщину, причому їх поперечний переріз лише з одного боку має виступ;
Й - напівпровідниковий чіп (2) розміщений на ділянці цих виводів (1), яка має меншу товщину (148), та а з'єднаний з ними механічно, який відрізняється тим, що - виводи (1) розташовані на одній з основних поверхонь компаунда (5) вздовж лише двох протилежних країв; ї5» - кінці виводів (Та), що мають зменшену товщину, виготовлені способом рельєфного формування. 2. Несучий елемент за п. 1, який відрізняється тим, що вільні поверхні виводів розташовані врівень з
Ме поверхнею компаунда (5). - 3. Несучий елемент за п. 1 або 2, який відрізняється тим, що виводи (1) прокладені лише на ділянці, на яку 5р нанесено компаунд (5), де утворюють контактні площадки. і 4. Несучий елемент за п. 1 або 2, який відрізняється тим, що виводи (1) виступають за межі компаунда (5)
Ф та утворюють контактні площадки. 5. Несучий елемент за п. 4, який відрізняється тим, що контактні площадки (1) мають розширені кінці (15). 6. Несучий елемент за одним з попередніх пунктів, який відрізняється тим, що напівпровідниковий чіп (2) 5Б розташований на виводах (1), причому його сторона, на якій розміщені інтегральні схеми, орієнтована убік цих виводів (1). (Ф) 7. Несучий елемент за п. 6, який відрізняється тим, що напівпровідниковий чіп (2) розташований на стороні ка виводів (1), у поперечному перерізі яких виконаний виступ. 8. Несучий елемент за п. 7, який відрізняється тим, що механічні з'єднання одночасно є електричними 60 з'єднаннями (б). 9. Несучий елемент за п. 7, який відрізняється тим, що електричні з'єднання реалізуються за допомогою з'єднувальних провідників (4). 10. Несучий елемент за одним з пп. 1-5, який відрізняється тим, що напівпровідниковий елемент (2), сторона якого, на якій розміщені інтегральні схеми, орієнтована вбік від виводів (1), розташований на стороні виводів 65 (1), у поперечному перерізі якої передбачений виступ, і електричні з'єднання реалізовані за допомогою з'єднувальних провідників (4).

Claims (1)

11. Несучий елемент за одним з попередніх пунктів, який відрізняється тим, що виводи відігнуті вбік під кутом, близьким до прямого, відносно напівпровідникового чіпа (2).
12. Несучий елемент за одним з п. 11, який відрізняється тим, що виводи ще раз відігнуті під кутом, близьким до прямого, у напрямку від напівпровідникового чіпа (2). се що о (Се) со «- (Се) «І -
с . а т» (е)) - се 70 4) ко бо б5 см о) Ге) Ге) «- Ге) У « 2 с з г»
Ф шк о
Ф
Ф)
о)
UA99063283A 1997-10-15 1998-09-17 Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки UA46136C2 (uk)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19745648A DE19745648A1 (de) 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
PCT/DE1998/002768 WO1999019832A1 (de) 1997-10-15 1998-09-17 Trägerelement für einen halbleiterchip zum einbau in chipkarten

Publications (1)

Publication Number Publication Date
UA46136C2 true UA46136C2 (uk) 2002-05-15

Family

ID=7845667

Family Applications (1)

Application Number Title Priority Date Filing Date
UA99063283A UA46136C2 (uk) 1997-10-15 1998-09-17 Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки

Country Status (10)

Country Link
US (1) US6719205B1 (uk)
EP (1) EP0951692A1 (uk)
JP (1) JP3839063B2 (uk)
KR (1) KR20000069487A (uk)
CN (1) CN1122942C (uk)
BR (1) BR9806706A (uk)
DE (1) DE19745648A1 (uk)
RU (1) RU2216042C2 (uk)
UA (1) UA46136C2 (uk)
WO (1) WO1999019832A1 (uk)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918852C1 (de) * 1999-04-26 2000-09-28 Giesecke & Devrient Gmbh Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE19940564C2 (de) 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
KR100732648B1 (ko) * 2000-02-22 2007-06-28 도레이엔지니어링가부시키가이샤 비접촉 아이디 카드 및 그의 제조방법
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
FR2857483B1 (fr) * 2003-07-11 2005-10-07 Oberthur Card Syst Sa Carte a puce anti-intrusion
FR2869706B1 (fr) * 2004-04-29 2006-07-28 Oberthur Card Syst Sa Entite electronique securisee, telle qu'un passeport.
US8695881B2 (en) * 2004-06-30 2014-04-15 Nxp B.V. Chip card for insertion into a holder
US7733657B2 (en) * 2004-07-29 2010-06-08 Nxp B.V. Module base unit with strain relief means
KR101038493B1 (ko) * 2004-11-12 2011-06-01 삼성테크윈 주식회사 극초단파용 라디오 주파수 인식태그 제조방법
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
FR2888371B1 (fr) * 2005-07-06 2007-10-05 Oberthur Card Syst Sa Support de donnees pliable a puce sans contact tel qu'un passeport
WO2008037579A1 (en) * 2006-09-26 2008-04-03 Advanced Micromechanic And Automation Technology Ltd Method of connecting an antenna to a transponder chip and corresponding inlay substrate
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7707706B2 (en) * 2007-06-29 2010-05-04 Ruhlamat Gmbh Method and arrangement for producing a smart card
DE102008016274A1 (de) 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
DE102010041917B4 (de) * 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPH02303056A (ja) * 1989-05-17 1990-12-17 Mitsubishi Electric Corp 半導体集積回路の製造方法
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE19532755C1 (de) * 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
DE29621837U1 (de) * 1996-12-16 1997-02-27 Siemens Ag Trägerelement für Halbleiterchips
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
US6049463A (en) * 1997-07-25 2000-04-11 Motorola, Inc. Microelectronic assembly including an antenna element embedded within a polymeric card, and method for forming same

Also Published As

Publication number Publication date
WO1999019832A1 (de) 1999-04-22
KR20000069487A (ko) 2000-11-25
BR9806706A (pt) 2000-04-04
RU2216042C2 (ru) 2003-11-10
DE19745648A1 (de) 1998-11-26
CN1122942C (zh) 2003-10-01
JP3839063B2 (ja) 2006-11-01
CN1247616A (zh) 2000-03-15
US6719205B1 (en) 2004-04-13
JP2001507842A (ja) 2001-06-12
EP0951692A1 (de) 1999-10-27

Similar Documents

Publication Publication Date Title
UA46136C2 (uk) Несучий елемент для напівпровідникового чіпа для вмонтування в чіп-картки
US4677528A (en) Flexible printed circuit board having integrated circuit die or the like affixed thereto
RU2190879C2 (ru) Карта со встроенным кристаллом ис и полупроводниковый кристалл ис для применения в карте
ES2328337T3 (es) Soporte de datos con circuito integrado.
US6140697A (en) Semiconductor device
US4460825A (en) Carrier element for an IC module
UA57036C2 (uk) Чіп-модуль, зокрема для монтажу у корпусі чіп-картки
JPS6130315B2 (uk)
JP2008234686A (ja) チップカード及びその製造方法
US6089461A (en) Wireless module and wireless card
US5982030A (en) Rigid package with low stress mounting of semiconductor die
US6556175B2 (en) Non-contact type IC card, antenna and antenna frame for IC card
JP2000516362A (ja) 電気信号を伝送するためのデータ担体
JP3417095B2 (ja) 半導体装置
US5877545A (en) Encapsulated printed circuit assembly and method and manufacturing the same
ES2582159T3 (es) Procedimiento para la fabricación de tarjetas inteligentes
EP1136945B1 (en) Method for mounting electronic circuit chip
KR20020017965A (ko) 반도체장치
KR100363657B1 (ko) 집적회로칩카드 및 이의 제조방법
ES2202102T3 (es) Soporte compuesto para chip.
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JPH0430741B2 (uk)
TW501248B (en) Chip package structure
TW388975B (en) Semiconductor device and its fabrication
JP3811677B2 (ja) 保護封筒内にチップモジュールを有する平坦な担体の配置とその配置のための方法