JP2001507842A - チップカードに組み込む半導体チップのための支持エレメント - Google Patents

チップカードに組み込む半導体チップのための支持エレメント

Info

Publication number
JP2001507842A
JP2001507842A JP52075299A JP52075299A JP2001507842A JP 2001507842 A JP2001507842 A JP 2001507842A JP 52075299 A JP52075299 A JP 52075299A JP 52075299 A JP52075299 A JP 52075299A JP 2001507842 A JP2001507842 A JP 2001507842A
Authority
JP
Japan
Prior art keywords
support element
connection
semiconductor chip
chip
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52075299A
Other languages
English (en)
Other versions
JP3839063B2 (ja
Inventor
ピュシュナー フランク
フィッシャー ユルゲン
ハイツァー ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001507842A publication Critical patent/JP2001507842A/ja
Application granted granted Critical
Publication of JP3839063B2 publication Critical patent/JP3839063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 特にチップカード内に組み込むための、少なくとも２つの接続部（１）を有する半導体チップ（２）のための支持エレメントであって、半導体チップ（２）を包囲して保護する包囲質量体（５）を有している。接続部（１）は、包囲質量体（５）の主表面の一方において単に２つの互いに逆の側の縁部に沿って配置されている。接続部は、導電性の材料から成っていて、互いに向き合った端部（１ａ）において減少せしめられた厚さを有しており、その際この端部の横断面が単に一方の側においてだけ段を有している。半導体チップ（２）はこのわずかな厚さの区分（１ａ）の範囲内で接続部（１）上に配置されかつ接続部と機械的に結合されている。

Description

【発明の詳細な説明】 チップカードに組み込む半導体チップ のための支持エレメント 本発明は、特にチップカードに組み込むための、少なくとも２つの接続部を有 する半導体チップのための支持エレメントであって、その際この支持エレメント は、半導体チップを包囲して保護する包囲質量体を有しており、該接続部は導電 性の材料から成っていて、互いに向き合う端部において減少せしめられた厚さを 有しており、その際この端部の横断面は単に一方の側においてのみ段を有してい る形式のものに関する。半導体チップはこの減少せしめられた厚さの範囲内で接 続部上に配置されていて、接続部と機械的に結合されている。 このような支持エレメントは、Patent Abstracts of JapanのJP 08-116016 A から公知である。しかしながらこの公知の支持エレメントはチップカードに組み 込むのに適していない。それは、この支持エレメントは両側に包囲質量体を備え ていて、接続部に適当な形式では接近し得ないからである。 チップカードに組み込む半導体チップのための支持エレメントは多様な形式で 公知になっている。ところでUS 5,134,773は、導電性材料から成っているいわ ゆるリードフレームの形の接触面を有する支持エレメントを開示しており、この 支持エレメントにおいては、半導体チップは中央に配置されたチップ島上に接着 されていて、ボンディングワイヤによって、周片に配置された接触面と電気的に 接続されている。半導体チップは、半導体チップ及びボンディングワイヤを保護 する包囲質量体によって包囲されており、この包囲質量体は更に接触面をその位 置に保持する。接触面はチップとは逆の側から自由に接近可能でなければならな いので、包囲質量体は単に片側にだけ存在している。それにもかかわらず、良好 な機械的な保持を提供するために、接触面はチップとは逆の側で接触面を互いに 電気的に絶縁しているスリットの範囲にアンダカット部を有しており、これらの アンダカット部は包囲質量体によって埋められ、一種のリベット結合を生ぜしめ る。 このUS5,134,773に記載されている支持エレメントは、いわゆる接点付きのチ ップカードのために構成されていて、換言すればチップカードの表面に位置して いて外部から読み取り装置のために接近可能な接触面を有しているけれども、し かしながらカード内若しくはカードインレイ上に配置されているコイルと電気的 に接続することのできる単に２つの接続部を設けることは容易に可能であり、ま た公知でもある。 更に、接続部を、コイル若しくはアンテナのために も、また読み取り装置のためにも、同じように適しているような数及び構成で、 設けることは、可能である。 接点なしのチップカードを積層技術で製作する場合、換言すれば、その上に支 持エレメントが組み付けられているところのコイル支持フォイルを少なくとも２ つのカバーフォイルと溶接する場合、積層される、異物と見なされる支持エレメ ントを幾何学的に可能な限り小さく構成して、温度及び圧力の下で軟化するカバ ーフォイルが支持エレメントの回りを申し分なく流れ得るようにし、落ちくぼみ 箇所及び圧力像の埋没のない質的に高価なカードを、換言すれば要するに後から の圧力のための平らな表面を達成することが重要である。 接点なしで使用するためのチップカードの典型的な構造は以下の組み合わせで ある：コイル支持フォイルはほぼ２００μの厚さを有し、２つのコアフォイルは それぞれほぼ１００μの厚さを有し、両側の２つの圧力フォイルはそれぞれほぼ １５０μの厚さを有し、２つの力保護フォイルはそれぞれほぼ５０μの厚さを有 している。これらを合わせると、ＩＳＯ規格７８１６によるほぼ８００μの厚さ が生じる。このことから、４００μよりもわずかな支持エレメントの高さ並びに カード平面内での可及的に小さい膨張が必要になる。 US 5,134,773から公知の支持エレメントを実現す る場合、チップをチップ島上に組み付けるため及びボンディングワイヤのループ 高さのために、支持エレメントの高さが４００μよりも大きくなる。 本発明の課題は、わずかな高さを有し、破損し難く、簡単に製作することので きる支持エレメントを提示することである。 この課題は請求項１による支持エレメントによって解決される。本発明の有利 な実施形態は従属請求項に記載されている。 半導体チップの組み付けの間並びにチップ及び接続導体の包囲の間における保 持枠、いわゆるリードフレームの構成部分である接続部は、わずかな厚さの区分 を有していて、この区分における横断面は単に一方の側だけに段を有している。 わずかな厚さの区分は本発明によれば、型押しによって製作される。この場合、 厚さは規定の接続部厚さの５０％に減少させれば、大抵の場合充分である。 換言すれば、接続部の一方の主表面は平らであるのに対し、逆の側の表面は段 を有している。半導体チップはこの区分の範囲に配置されている。この場合半導 体チップは段の側にも、また逆の側にも、配置することができる。有利には、チ ップが接続部の段側に配置されている場合、チップはその作用側を接続部から離 れる方向に向けて取り付けられている。チップが段側とは逆の側に配置されてい る場合には、チップがその 作用側を接続部に向けられて取り付けられていると、有利である。それは、その 場合ボンディングワイヤがわずかな厚さの区分の範囲において接続部と接続する ことができ、ボンディングワイヤのループ高さがもはや重要でないからである。 これら両方の場合において所望の高さ節減が生ぜしめられる。 最大限可能な高さ節減は、いわゆるフリップクリップ組み付けによって達成可 能であり、その場合半導体チップは、有利には隆起部いわゆるバンプを備えてい るその接続パッドを直接に接続部上にろう接又は接着される。これによってボン ディングワイヤを省略することができる。 チップ島を省略することは、単に支持エレメントの厚さがわずかになるという 利点だけでなしに、包囲質量体が接続部に一層良好に固着されるという利点もも たらす。なぜなら包囲質量体がチップを両方の側から包囲することができ、チッ プから接続部への良好な結合が生じるからである。チップ島を省略することによ って、切り欠き作用力ももはや生ぜず、その結果一層良好な破損強度特性が得ら れる。 支持エレメントの所望のわずかな高さに基づいて、接続部表面の一方が露出せ しめられ、接点形成に役立てられる。チップカード若しくは積層チップカード内 への最善の組み付けのために、接続部の間にある包囲質量体が接続部の表面と同 一面を形成していると、有 利である。 接続部は包囲質量体の寸法を越えて突出して、そこでアンテナ接続部のための 接触片を形成することができる。このことは、アンテナコイルが支持フォイル上 に取り付けられている組み立てのために有利である。支持フォイルは有利には切 り欠き又は凹所を有しており、この切り欠き又は凹所内に包囲質量体が位置する のに対し、接続部若しくはこの場合接触片はコイル支持フォイル上のコイル接続 部上に位置する。 しかしながら、接続部を単に包囲質量体の範囲にだけ設けることも同様に可能 であり、このことは、このような支持エレメントを既に積層され、もちろん切り 欠きを有しているカード内に後から挿入することもできるという利点を有してい る。有利にはアンテナコイルの端部はこの切り欠き内に位置せしめられており、 これによって簡単な形式で支持エレメント接続部と、例えば接着又はろう接によ って、あるいはまた、ばね作用を有する接続部材によって、接触結合することが できる。 しかし、縁を越えて突出する接触片の代わりにこのような接触面を有している 支持エレメントは、コイル支持フォイル上に直接に取り付けることもできる。こ の場合には、カード積層体の相応するコアフォイルは切り欠きを有しているよう にする。 接触片は有利には幅を広げられた端部を有すること ができ、これによって巻かれたコイルの接続部と一層良好に接続することができ る。 包囲質量体と接続部との特に良好な固着は、接続部が直角にチップに向かって 曲げられており、このため曲げられた範囲が包囲質量体内に位置している場合に 、達成される。接続片が更に直角に、有利には他方の方向に曲げられていると、 なお更に良好な固着が生ぜしめられる。更に、この形式で別の接触面が生じ、こ れを代替的な組み立てのために利用することができる。 本発明は以下において図面に示した実施例に基づいて具体的に説明する。 図１から図６は本発明による支持エレメントの種々の実施例の横断面図を示す 。 図７はコイル支持フォイル上に組み付けるための接触片を有する支持エレメン トを示す。 図８はコイル支持フォイル上に、あるいは直接にチップカード内に、組み付け るための接触面を有する支持エレメントを示す。 図１は、図７に示したような本発明による支持エレメントの横断面を示す。２ つの接続部１が支持エレメントの互いに逆の側の縁部に沿って配置されている。 接続部は一面では半導体チップ２のための支持面として役立ち、他面では半導体 チップへの外部からの接続に役立つ。この目的のために、接続部は半導体チップ ２にボンディングワイヤ４を介して接続されている。半導体チップ２は接続部１ に接着剤３を介して機械的に結合されている。半導体チップ２及びボンディング ワイヤ４は包囲質量体５によって鋳くるまれ又は射出包囲されている。包囲質量 体５は有利には、市場で普通入手可能な黒色の質量体と異なってチップカードの 層を透かして見えないような明るい色を有している。 図７に示すように、接続部１は有利には支持エレメントの対角線方向で向き合 った角に配置されており、これによって組み立て中に半導体チップ２のための一 様なバランスされた支持体を提供する。接続部１は組み立てのために、接続部を 保持する枠、いわゆるリードフレームと結合されており、チップを組み立て、射 出包囲若しくは鋳くるんだ後に、リードフレームから打ち抜かれる。図示の例で は単に２つの接続部１が設けられている。それは、この支持エレメントはなかん ずく接点なしのチップカードに適しているからである。しかしながら、ＩＳＯ規 格７８１６に応じて複数の接続部を接触面として設け、この形式で接点付きのチ ップカードのための支持エレメントにすることは、簡単に可能である。重要なこ とは、チップ島が存在していないようにすることである。これによって一面では 切り欠き作用力が回避され、かつ他面では包囲質量体５がチップ２全体を包囲す ることができ、これによって接続部１が支持エレメントに一層良好に付着するよ うにすることができる。なぜなら接続部は大部分接着結合部３によって保持され 、包囲質量体５と接続部１との間の付着力だけによって保持されるのではないか らである。 接続部１のなお一層良好な固着は、接続部が図２に示すように折り曲げられる 場合に、達成される。接続部１の第１の区分１ｃはほぼ直角にチップ２に向かっ て曲げられている。更に第２の区分１ｄをやはりほぼ直角に別の方向に曲げるこ とができる。これによって外部から接近可能な別の接触面が形成され、したがっ てこのような支持エレメントはいわゆるコンビカードのためにも適している。そ れは、支持エレメントは一方の側からコイルと接続させ、かつ他方の側から読み 取り装置と接続させることができるからである。しかしながらこのためには２つ よりも多い接続部が必要である。もちろん単に２つの接続部だけを曲げることで 充分である。 チップ島がないことのほかに、本発明による支持エレメントの主要件は接続部 １の区分１ａにあり、この区分１ａは規定の厚さよりもわずかな厚さを有してお り、しかしながらその際横断面の段は接続部１の単に一方の側だけにある。これ によって、半導体チップ２をわずかな厚さのこの区分の範囲に配置すれば、支持 エレメントの全高は接続部厚さのほぼ半分だけ減少させることができる。この区 分１ａは小さくすることが できるので、接続部１の機械的な特性が損なわれることはない。 図１及び２においては、半導体チップ２は接続部１の横断面段の側に配置され ており、その際半導体チップ２の作用側、つまり内蔵されている回路を有してい る側は接続部１から離れる方向に向けられている。図３及び４は変化形を示し、 この場合には半導体チップ２は接続部の横断面段とは逆の側に配置されており、 その際作用側は接続部１の方に向けられている。この場合ボンディングワイヤ４ は、本発明による形式で、わずかな厚さの区分上に導かれており、したがってボ ンディングワイヤのループ高さによって支持エレメントの付加的な高さが生ぜし められることはない。更なる高さ節減は、図４に示すように、チップ背面が包囲 質量体５を備えていない場合に達成することができる。このことが可能であるの は、半導体チップ２の作用側が接続部の方に向けられているからである。 図５及び６は別の組み立て変化形を示し、この場合には半導体チップ２はいわ ゆるフリップチップ技術で接続部１に接続されている。この場合チップ２の接続 パッドはわずかな厚さの接続部区分１ａに直接に接続されている。接続パッドは あらかじめ導電性の隆起部６，いわゆるパンプ又はろう突起を備えることができ る。図５に示した支持エレメントは最もわずかな高さを有しており、この場合半 導体チップ２はフリップチ ップ技術でわずかな厚さの接続部区分１ａの範囲に組み付けられており、チップ 背面は包囲質量体によって覆われていない。 図７はアンテナコイル８のための支持フォイル７内への本発明による支持エレ メントの可能な取り付け変化形を示す。支持エレメントは接触片を備えた接続部 １，つまり包囲質量体５の縁部から突出している接続部１を有している。接触片 は幅を広げられた端部１ｂを有しており、これによってコイル接続部１０との一 層良好な接触が可能になる。組み立ての際に、包囲質量体５は支持フォイル７の 切り欠き９内に挿入され、その際接触片１はコイル接続部１０と接触せしめられ る。この組み立て変化形は、積層されたカード内への支持エレメントの特に平ら な取り付けを可能にする。 図８に示した変化形においては、接続部１は接触面（接触面は図示されていな い。それは支持エレメントの下側に位置しているからである。）として構成され ている。図示のように、包囲質量体５の縁部を越えて突出している接続部区分は 、例えば既にリードフレームからの打ち抜きの際に、取り除かれている。支持エ レメントはコイル支持フォイル７上に載置され、コイル接続部１０と接触結合さ れる。平らなチップカード表面を得るために、チップカード積層体の上側のコア フォイルは切り欠きを有していなければならない。 支持エレメントのこの実施例はもちろん、既に積層 されているか、あるいはまた鋳くるまれているカード１１内に後から挿入するこ ともできる。カードはこのために切り欠き１２を有している。切り欠き１２内に はコイル接続部１０が見え、これらのコイル接続部は、この有利な位置によって 、支持エレメント接続部１との簡単な接触結合を可能にする。 チップカード１１内への支持エレメントのこの後からの取り付けは、簡単な形 式で、いわゆるコンビカードの製作を可能にする。コンビカードは一面では読み 取り装置との接触結合のための、チップカード１１の一方の表面に位置している 接触面を有しており、かつ他面ではコイル８を有している。このために図２に示 した支持エレメントが特に適している。

Claims (1)

  1. 【特許請求の範囲】 1. 特にチップカード内に組み込むための、少なくとも２つの接続部（１）を 有する半導体チップ（２）のための支持エレメントであって、半導体チップ（２ ）を包囲して保護する包囲質量体（５）を有しており、接続部（１）が導電性の 材料から成っていて、互いに向き合った端部において減少せしめられた厚さを有 しており、その際この端部の横断面が単に一方の側においてだけ段を有しており 、半導体チップ（２）がこのわずかな厚さの区分（１ａ）の範囲内で接続部（１ ）上に配置されかつ接続部と機械的に結合されている形式のものにおいて、接続 部（１）が包囲質量体（５）の主表面の一方において単に２つの互いに逆の側の 縁部に沿って配置されており、わずかな厚さの接続部端部（１ａ）が型押しによ って生ぜしめられていることを特徴とする、チップカード内に組み込む半導体チ ップのための支持エレメント。 2. 露出している接続部表面が包囲質量体（５）の表面と同一面を形成してい ることを特徴とする、請求項１記載の支持エレメント。 3. 接続部（１）が単に包囲質量体（５）の範囲内でだけ延びており、包囲質 量体の範囲内で接触面を形成していることを特徴とする、請求項１又は２記載の 支持エレメント。 4. 接続部（１）が包囲質量体（５）の縁部を越えて突出していて、接触面を 形成していることを特徴とする、請求項１又は２記載の支持エレメント。 5. 接触片（１）が幅を広げられた端部（１ｂ）を有していることを特徴とす る、請求項４記載の支持エレメント。 6. 半導体チップ（２）がその回路構造を有している側を接続部（１）に向け て接続部上に配置されていることを特徴とする、請求項１から５までのいずれか １項記載の支持エレメント。 7. 半導体チップ（２）が、接続部（１）の横断面段を有している側に配置さ れていることを特徴とする、請求項６記載の支持エレメント。 8. 機械的な結合部が電気的な接続部（６）としても機能することを特徴とす る、請求項７記載の支持エレメント。 9. 電気的な接続部がボンディングワイヤ（４）によって実現されていること を特徴とする、請求項７記載の支持エレメント。 10．半導体チップ（２）がその回路構造を有する側を接続部（１）から離れる 方向に向けて接続部（１）の横断面段を有する側に配置されていて、電気的な接 続部がボンディングワイヤ（４）によって実現されていることを特徴とする、請 求項１から５までのいずれか１項記載の支持エレメント。 11．接続部がほぼ直角に半導体チップ（２）に向かって折り曲げられているこ とを特徴とする、請求項１から１０までのいずれか１項記載の支持エレメント。 12．接続部が、ほぼ直角の、半導体チップ（２）から離れる方向の別の折り曲 げ部を有していることを特徴とする、請求項１１記載の支持エレメント。
JP52075299A 1997-10-15 1998-09-17 チップカードに組み込む半導体チップのための支持エレメント Expired - Fee Related JP3839063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19745648A DE19745648A1 (de) 1997-10-15 1997-10-15 Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19745648.0 1997-10-15
PCT/DE1998/002768 WO1999019832A1 (de) 1997-10-15 1998-09-17 Trägerelement für einen halbleiterchip zum einbau in chipkarten

Publications (2)

Publication Number Publication Date
JP2001507842A true JP2001507842A (ja) 2001-06-12
JP3839063B2 JP3839063B2 (ja) 2006-11-01

Family

ID=7845667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52075299A Expired - Fee Related JP3839063B2 (ja) 1997-10-15 1998-09-17 チップカードに組み込む半導体チップのための支持エレメント

Country Status (10)

Country Link
US (1) US6719205B1 (ja)
EP (1) EP0951692A1 (ja)
JP (1) JP3839063B2 (ja)
KR (1) KR20000069487A (ja)
CN (1) CN1122942C (ja)
BR (1) BR9806706A (ja)
DE (1) DE19745648A1 (ja)
RU (1) RU2216042C2 (ja)
UA (1) UA46136C2 (ja)
WO (1) WO1999019832A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006139772A (ja) * 2004-11-12 2006-06-01 Samsung Techwin Co Ltd 極超短波用のラジオ周波数認識タグ及びその認識タグの製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918852C1 (de) * 1999-04-26 2000-09-28 Giesecke & Devrient Gmbh Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE19940564C2 (de) 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE60144452D1 (de) * 2000-02-22 2011-05-26 Toray Eng Co Ltd Verfahren zur Herstellung einer kontaktlosen ID Karte
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
FR2857483B1 (fr) * 2003-07-11 2005-10-07 Oberthur Card Syst Sa Carte a puce anti-intrusion
FR2869706B1 (fr) * 2004-04-29 2006-07-28 Oberthur Card Syst Sa Entite electronique securisee, telle qu'un passeport.
JP2008504627A (ja) * 2004-06-30 2008-02-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ホルダ挿入用チップカード
CN101002218B (zh) * 2004-07-29 2010-05-12 Nxp股份有限公司 具有应变消除装置的模块基本单元
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
FR2888371B1 (fr) * 2005-07-06 2007-10-05 Oberthur Card Syst Sa Support de donnees pliable a puce sans contact tel qu'un passeport
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
EP2070016B1 (en) * 2006-09-26 2011-01-19 Féinics AmaTech Teoranta Method of connecting an antenna to a transponder chip and corresponding inlay substrate
US7707706B2 (en) * 2007-06-29 2010-05-04 Ruhlamat Gmbh Method and arrangement for producing a smart card
DE102008016274A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
DE102010041917B4 (de) * 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPH02303056A (ja) * 1989-05-17 1990-12-17 Mitsubishi Electric Corp 半導体集積回路の製造方法
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE19532755C1 (de) * 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
DE29621837U1 (de) * 1996-12-16 1997-02-27 Siemens AG, 80333 München Trägerelement für Halbleiterchips
US6049463A (en) * 1997-07-25 2000-04-11 Motorola, Inc. Microelectronic assembly including an antenna element embedded within a polymeric card, and method for forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006139772A (ja) * 2004-11-12 2006-06-01 Samsung Techwin Co Ltd 極超短波用のラジオ周波数認識タグ及びその認識タグの製造方法

Also Published As

Publication number Publication date
RU2216042C2 (ru) 2003-11-10
CN1247616A (zh) 2000-03-15
US6719205B1 (en) 2004-04-13
CN1122942C (zh) 2003-10-01
DE19745648A1 (de) 1998-11-26
BR9806706A (pt) 2000-04-04
EP0951692A1 (de) 1999-10-27
UA46136C2 (uk) 2002-05-15
JP3839063B2 (ja) 2006-11-01
KR20000069487A (ko) 2000-11-25
WO1999019832A1 (de) 1999-04-22

Similar Documents

Publication Publication Date Title
JP2001507842A (ja) チップカードに組み込む半導体チップのための支持エレメント
JP2757309B2 (ja) Ｉｃカードの構造
JP4475160B2 (ja) 電子装置の製造方法
JP2008234686A (ja) チップカード及びその製造方法
JP5673585B2 (ja) コイル部品
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
JP2682936B2 (ja) 半導体装置
JPH054914B2 (ja)
US6031724A (en) IC card and method of manufacturing the same
RU2328840C2 (ru) Способ монтажа электронного компонента на подложке
CN107111779B (zh) 包括互连区的单面电子模块的制造方法
US7208822B1 (en) Integrated circuit device, electronic module for chip cards using said device and method for making same
JP2856642B2 (ja) 半導体装置及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP2786979B2 (ja) 固体電解コンデンサ
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP3878450B2 (ja) コンビネーション型ｉｃカード及びその製造方法
JP3877988B2 (ja) 半導体装置
JPH06511581A (ja) 電子ラベル
JPH11219419A (ja) Ｉｃカード及びその製造方法
JP3958451B2 (ja) アンテナコイル付ｉｃカード
US6239967B1 (en) Electronic assembly including an electronic unit connected to a coil
JP2002207982A (ja) 接触非接触両用ｉｃモジュール及びｉｃカード
JPWO2005027028A1 (ja) メモリパック
JP3170519B2 (ja) メモリカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees