KR0179925B1 - 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 - Google Patents

리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 Download PDF

Info

Publication number
KR0179925B1
KR0179925B1 KR1019960021536A KR19960021536A KR0179925B1 KR 0179925 B1 KR0179925 B1 KR 0179925B1 KR 1019960021536 A KR1019960021536 A KR 1019960021536A KR 19960021536 A KR19960021536 A KR 19960021536A KR 0179925 B1 KR0179925 B1 KR 0179925B1
Authority
KR
South Korea
Prior art keywords
lead
leads
semiconductor chip
guide rails
semiconductor package
Prior art date
Application number
KR1019960021536A
Other languages
English (en)
Other versions
KR980006169A (ko
Inventor
김선동
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960021536A priority Critical patent/KR0179925B1/ko
Priority to CN96120809A priority patent/CN1169032A/zh
Priority to DE19651549A priority patent/DE19651549B4/de
Priority to US08/785,592 priority patent/US5898212A/en
Priority to JP9156388A priority patent/JPH1056124A/ja
Publication of KR980006169A publication Critical patent/KR980006169A/ko
Application granted granted Critical
Publication of KR0179925B1 publication Critical patent/KR0179925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 센터패드용 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지에 관한 것으로, 그 리드프레임의 구조는 일정한 간격을 가지고서 평행하게 형성되어 있는 한쌍의 가이드레일(10a)(10b)과; 그 한쌍의 가이드레일(10a)(10b)사이에 수직으로 연결 형성되어 있는 다수의 댐바(11)와; 상기 가이드레일(10a)(10b)과 평행하게 상기 각 댐바(11)의 양측으로 부터 일정 길이만큼 연장형성되어 있는 다수의 제1리드(12)와; 상기 각 제1리드(12)의 상면 중앙부에 형성되어 있는 전도성 접착부재(14)와; 그리고 상기 각 전도성 접착부재(14)의 상면에 부착 형성되어 있는 제2리드(15)를 구비하여 구성되어 있고, 또한, 상기 제1리드(12)의 상면 중앙부에 형성되어 있는 접착부재(14) 및 버텀리드(15)를 대신하여 그 제1리드(12)의 상면 중앙으로 부터 상방향으로 연장형성된 돌출부(15-1)를 가진 리드(12')로 형성할 수도 있으며, 이와 같은 리드프레임을 이용하여 패키지를 제작하면 종래의 버텀리드 반도체 패키지가 가지는 장점을 모두 구현할 수 있음은 물론 센터패드를 형성하고 있는 반도체 칩을 패키징할 수 있는 효과가 있다.

Description

리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
제1도는 선행 기술에 따른 버텀 리드 반도체 패키지의 종단면도.
제2a도는 본 발명의 일실시례에 따른 리드프레임의 평면도.
제2b도는 제2a도의 A-A선 단면도.
제3a도 내지 3d도는 제2도에 도시된 본 발명의 리드프레임을 이용하여 버텀리드 패키지를 제조하는 공정도 및 그의 구조를 나타내는 종단면도.
제4a도는 본 발명의 다른 실시례에 따른 리드프레임의 평면도.
제4b도는 제4a도의 B-B선 단면도.
제5a도 내지 5d는 제4도에 도시된 본 발명의 리드프레임을 이용하여 버텀리드 패키지를 제조하는 공정도 및 그의 구조를 나타내는 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10a, 10b : 가이드 레일 11 : 댐바
12 : 제1리드 14 : 전도성 접착제
15 : 제2리드 15-1 : 돌출부
16 : 절연성 접착제 20 : 반도체 칩
21 : 와이어 30 : 몰딩수지
본 발명은 리드프레임 및 그를 이용한 버텀리드 반도체 패키지에 관한 것으로, 특히 칩의 중앙에 패드가 형성되어 있는 센터 패드용 반도체칩을 패키징하기에 적합하도록 된 센터패드용 리드프레임 및 버텀 리드 반도체 패키지에 관한 것이다.
먼저, 제1도는 선행 기술에 따른 버텀 리드 반도체 패키지의 종단면도를 나타내는 것으로, 이에 도시된 바와 같이, 종래의 버텀 리드 반도체 패키지는 소정형태를 갖는 반도체 칩(1)과, 그 반도체 칩(1)이 탑재되고 기판(도시되지 않았음)에 연결되어 다수개의 기판연결리드(2a) 및 이 기판연결리드(2a)에 각각 연장 형성되어 상기 반도체 칩(1)에 와이어 본딩되는 칩접속리드(2b)를 가지는 리드프레임(2)과, 상기 반도체 칩(1)을 리드프레임(2)의 기판연결리드(2a) 상면에 고정 부착시키기 위한 접착제(3)와, 상기 반도체 칩(1)의 칩패드(도시되지 않았음)와 리드프레임(2)의 칩접속리드(2b)들을 각각 전기적으로 접속 연결시키기 위한 다수개의 금속와이어(4)를 구비하고, 와이어 본딩된 상기 반도체 칩(1)과 리드프레임(2)의 각 리드(2a)(2b)들을 포함하는 일정면적을 몰드수지(5)로 몰딩하여 패키지의 몸체를 형성하되 상기 리드프레임(2)의 기판연결리드(2a)들이 패키지 몸체의 하면으로 노출되도록 몰딩하여 구성함을 특징으로 한다. 또한, 상기 리드프레임(2)의 기판연결리드(2a)들은 칩접속리드(2b)들로 부터 각각 일정하게 소정깊이로 다운-셋(Down-set)되어 있으며, 이와 같이 구성된 반도체 패키지는 본원 출원인이 미국에서 특허받은 미국특허 NO. 5,428,248('95.6.27)에 잘 나타나 있다.
그러나, 상기와 같이 구성된 종래의 반도체 패키지는 칩패드의 위치가 칩의 양 사이드(side)에 있을 경우에는 와이어본딩이 가능하지만 칩패드의 위치가 센터(center)에 있을 경우에는 와이어 본딩이 불가능한 문제가 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 종래의 버텀리드 반도체 패키지가 가지고 있는 장점을 모두 가지면서 센터패드가 형성되어 있는 반도체 칩을 패키징할 수 있도록 하는 센터패드용 피드프레임 및 그를 이용한 버텀리드 반도체 패키지를 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시례에 따른 센터 패드용 리드프레임은, 일정한 간격을 가지고서 평행하게 형성되어 있는 한쌍의 가이드레일과, 그 한쌍의 가이드레일 사이에 수직으로 연결 형성되어 있는 다수의 댐바와, 상기 가이드레일과 평행하게 상기 각 댐바의 양측으로 일정 길이만큼 연장형성되어 있는 다수의 제1리드와, 상기 각 제1리드의 상면 중앙부에 형성되어 있는 전도성 접착부재와, 상기 각 전도성 접착부재의 상면에 부착 형성되어 있는 제2리드를 구비하여 구성되고, 상기 제2리드와 제1리드의 상면에 전도성 접착부재에 의해 부착되어 있으므로, 그 제2리드와 제1리드 사이에는 일정한 높이의 단차가 형성된다.
상기와 같이 본 발명에 따른 센터패드용 리드프레임을 이용한 버텀리드 반도체 패키지는, 다수의 센터패드를 형성하고 있는 반도체 칩과, 그 반도체 칩의 상면 양측으로 부착되어 있는 다수의 제1리드와, 상기 반도체 칩의 중앙에 형성되어 있는 각 칩패드와 상기 각 내부리들을 연결하는 다수의 와이어와, 상기 각 제1리드의 상면 중앙부에 형성되어 있는 다수의 전도성 접착부재와, 상기 각 정도성 접착부재 위에 부착 형성되어 있는 다수의 제2리드와, 그리고 상기 구조 전체를 둘러싸고 있는 몰딩수지를 포함하여 구성된다. 여기서, 상기 몰딩수지는 상기 제2리드의 상면만은 드러나도록 몰딩하여 기판에 실장하여 사용할시에 그 드러난 제2리드 부위가 실장되도록 한다.
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시례에 대하여 상세히 설명하기로 한다.
제2도(a)는 본 발명의 일실시례에 따른 샌터패드용 리드프레임의 평면도를 나타내는 것이고, 제2도(b)는 제2도(a)의 A-A선 종단면도를 나타내는 것이다.
동 도면에 도시된 바와 같이, 한쌍의 가이드레일(10a)(10b)이 일정한 간격을 가지고서 평행하게 형성되어 패키지 제조공정의 진행시 리드프레임의 이동 가이드 역할을 수행하며, 상기 한쌍의 가이드레일(10a)(10b) 사이에는 그 가이드레일(10a)과 가이드레일(10b)을 수직으로 연결하고 있는 다수의 댐바(11)가 일정한 간격으로 형성되어 있다. 상기 댐바(11)는 패키지의 제조공정중 몰딩공정시에 몰딩수지가 다른 쪽으로 침범치 못하도록 하는 댐의 역할을 수행하는 것이다.
또한, 상기 각 댐바(11)의 양측으로는 다수의 제1리드(12)들이 그 댐바(11)로부터 연장형성되어 있는바, 그 제1리드(12)들은 한개의 댐바(11)로부터 이웃하는 다른 댐바(11)가 위치하는 방향으로 상기 가이드레일(10a)(10b)과 평행하게 연장 형성되고, 이때 상기 제1리드(12)들은 일정한 길이만큼만 연장 형성되도록 하여 각 제1리드(12)의 단부가 이웃하는 댐바(11)로부터 연장형성된 제1리드(12)들과 일정거리를유지하도록 한다. 그 결과로, 댐바(11)와 댐바(11) 사이의 중간위치에 그 댐바(11)와 평행한 일정 크기의 공간(space)(13)이 형성되도록 한다.
그리고, 상기 각 제1리드(12)의 상면 중앙부에는 전도성 접착부재(14)가 형성되어 있고, 상기 각 전도성 접착부재(14)의 상면에는 제2리드(15)가 부착 형성되어 있다. 상기 전도성 접착부재(14)로는 전도성의 양면테이프를 사용하여 상기 제1리드(12)와 제2리드(15)를 견고하게 부착시키면서 일정한 높이(T1)의 단차를 형성하도록 한다.
제3도의 (a) 내지 (d)는 제2도에 도시된 본 발명의 리드프레임을 이용하여 버텀리드 패키지를 제조하는 공정도 및 그의 구조를 나타내는 것이다.
먼저, 제3도(a)에 도시된 바와 같이, 다수의 제1리드(12)의 상면 중앙부에 전도성 접착제(14)가 형성되어 있고, 그 전도성 접착제(14)위에 제2리드(15)가 형성되어 있는 리드프레임 즉, 제2도와 같이 구성된 리드프레임을 준비한다.
이어, 제3도(b)에 도시된 바와 같이, 상기 리드프레임의 제1리드(12) 하면에 절연성 양면테이프(16)를 붙이고, 그 양면테이프(16)의 접착력을 이용하여 상기 제1리드(12)의 하면에 센터패드(도시되지 않았음)가 형성되어 있는 반도체 칩(20)을 부착시킨다. 즉, 이와 같은 구조는 잘 알려진 LOC(Lead On Chip)형의 구조와 동일하며 이때, 상기 반도체 칩(20)의 상면 양측으로 부착되어 있는 다수의 제1리드(12)들 사이(즉, 제2도(a)(b)의 참조부호 13)를 통하여 센터패드(도시되지 않았음)가 잘 드러나도록 반도체 칩(20)을 부착한다. 그리고, 상기 반도체 칩(20)의 각 센터패드와 상기 각 제1리드(21)간을 도전성의 와이어(21)로 연결시키도록 한다.
계속하여, 제3도(c)에 도시된 바와 같이, 반도체 칩(20)과 다수의 리드(12)(15) 및 와이어(21)를 몰딩 수지(30)를 이용하여 밀봉한 후, 그 몰딩수지(30)의 경계부 밖으로 돌출되어 있는 제1리드(12)들을 절단하면, 제3도(d)에 도시된 바와 같은 본 발명의 버텀리드형 반도체 패키지가 완성된다. 여기서, 상기 몰딩수지(30)는 상기 제2리드(15)의 상면만은 드러나도록 몰딩하여 기판(도시되지 않았음)에 실장하여 사용할시에 그 드러난 제2리드(15) 부위가 실장되도록 함으로서 반도체 칩(20)의 전기적인 신호를 외부로 전달하도록 한다.
상기 제3도에 도시된 바와 같이 본 발명의 일실시예에 따른 버팀리드 반도체 패키지는, 다수의 센터패드를 형성하고 있는 반도체 칩(20)과, 그 반도체 칩(20)의 상면 양측으로 부착되어 있는 다수의 제1리드(12)와, 상기 반도체 칩(20)에 형성되어 있는 각 칩패드와 상기 각 제1리드(12)들을 연결하는 다수의 와이어(21)와, 상기 각 제1리드(12)의 상면 중앙부에 형성되어 있는 다수의 전도성 접착부재(14)와, 상기 각 전도성 접착부재(14)위에 부착 형성되어 있는 다수의 제2리드(15)와, 그리고 상기 제2리드(15)의 상면이 드러나도록 상기 구조 전체를 둘러싸고 있는 몰딩수지(30)를 포함하여 구성된다.
제4도(a)는 본 발명의 다른 실시례에 따른 센터패드용 리드프레임의 평면도를 나타내는 것이고, 제4도(b)의 B-B선 단면도를 나타내는 것이다.
동 도면에 도시된 바와 같이, 한쌍의 가이드레일(10a)(10b)과, 그 한쌍의 가이드레일(10a)(10b)을 수직으로 연결하고 있는 다수의 댐바(11), 및 상기 각 댐바(11)의 양측으로 상기 가이드레일(10a)(10b)과 평행하게 연장되어 있는 다수의 리드(12)들의 구조는 제2도에 도시된 리드프레임의 구조와 동일하며, 다만 상기 제2도에 도시된 전도성 접착제(14) 및 버텀리드(15)를 대신하여 각 리드(12')의 중앙부를 상방향으로 돌출되게 연장 형성하여 그 리드(12')의 양사이드의 두께보다 T2두께의 단차만큼 더 두껍게 형성된 리드들을 구비한 것이 다른 점이다. 즉, 리드(12')의 중앙부에 T2두께 만큼의 단차가 지도록 형성된 돌출부(15-1)는 패키지의 완성시 기판(도시되지 않았음)과 연결되는 버텀리드의 역할을 수행하는 것이다.
제5도의 (a) 내지 (d)는 제4도에 도시된 본 발명의 리드프레임을 이용하여 버텀리드 패키지를 제조하는 공정도 및 그의 구조를 나타내는 것이다.
먼저, 제5도(a)에 도시된 바와 같이, 상면 중앙부가 돌출 형성된 다수의 리드(12')들을 가지고 있는 리드프레임 즉, 제4도(a)(b)와 같이 구성된 리드프레임을 준비한다.
이어, 제5도(b)에 도시된 바와 같이, 상기 리드(12')의 하면에 절연성 양면테이프(16)를 붙이고, 그 양면테이프(16)의 접착력을 이용하여 상기 리드(12')의 하면에 센터패드(도시되지 않았음)가 형성되어 있는 반도체칩(20)을 부착시킨다. 즉, 이와 같은 구조는 잘 알려진 LOC(Lead On Chip)형의 구조와 동일하며 이때, 상기 반도체 칩(20)의 상면 양측으로 부착되어 있는 다수의 리드(12')들 사이를 통하여 센터패드(도시되지 않았음)가 잘 드러나도록 반도체 칩(20)을 부착한다. 그리고 상기 반도체 칩(20)의 각 센터패드와 각 리드(12')간을 도전성의 와이어(21)로 연결시키도록 한다.
계속하여, 제5도(c)에 도시된 바와 같이, 반도체 칩(20)과 다수의 리드(12')(15-1) 및 와이어(21)를 몰딩 수지(30)를 이용하여 밀봉한 후, 그 몰딩수지(30)의 경계부 밖으로 돌출되는 리드(12') 부위를 절단하면, 제5도(d)에 도시된 바와 같은 본 발명의 버텀리드형 반도체 패키지가 완성된다. 여기서, 상기 몰딩수지(30)는 버텀리드가 되는 돌출부(15-1)의 상면만은 드러나도록 몰딩하여 기판(도시되지 않았음)에 실장하여 사용할시에 그 드러난 돌출부(15-1)가 실장되도록 함으로서 반도체 칩(20)의 전기적인 신호를 외부로 전달하도록 한다.
상기 제5도에 도시된 바와 같이 본 발명의 다른 실시례에 따른 버텀리드 반도체 패키지는, 다수의 센터패드를 형성하고 있는 반도체 칩(20)과, 그 반도체 칩의 상면 양측으로 부착되어 있는 다수의 리드(12') 및 그 각 리드(12')의 상면 중앙부에서 상방향으로 돌출 형성되어 있는 돌출부(15-1)를 가지는 리드프레임과, 상기 반도체 칩(20)에 형성되어 있는 각 칩패드와 상기 각 리드(12')들을 연결하는 다수의 와이어(21)와, 그리고 상기 돌출부(15-1)의 상면이 드러나도록 상기 구조 전체를 둘러싸고 있는 몰딩수지(30)를 포함하여 구성된다.
이상 상세히 설명한 바와 같이 본 발명에 따른 센터 패드용 리드프레임 및 그를이용한 버텀 리드 반도체 패키지에 의하면, 종래의 버텀리드 반도체 패키지가 가지는 장점을 모두 구비함과 아울러, 반도체 칩의 중앙에 칩패드가 형성되어 있는 센터패드의 반도체 칩을 패키징할 수 있도록 하는 효과가 있다.

Claims (12)

  1. 일정한 간격을 가지고서 평행하게 형성되어 있는 한쌍의 가이드레일(10a)(10b)과; 그 한쌍의 가이드레일(10a)(10b)사이에 수직으로 연결 형성되어 있는 다수의 댐바(11)와; 상기 가이드레일(10a)(10b)과 평행하게 상기 각 댐바(11)의 양측으로 일정 길이만큼 연장형성되어 있는 다수의 제1리드(12)와; 상기 각 제1리드(12)의 상면 중앙부에 형성되어 있는 전도성 접착부재(14)와; 그리고 상기 각 전도성 접착부재(14)의 상면에 부착 혀엉되어 있는제2리드(15)를 구비하여 구성되어 있는 리드프레임.
  2. 제1항에 있어서, 상기 전도성 접착부재(14)는 전도성의 양면 테이프로 형성된 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서, 상기 댐바(11)와 이웃하는 댐바 사이의 중간위치에는 상기 제1리드(12)들의 단부에 의해 만들어 지는 일정크기의 공간(space)(13)이 형성된 것을 특징으로 하는 리드프레임.
  4. 일정한 간격을 가지고서 평행하게 형성되어 있는 한쌍의 가이드레일(10a)(10b)과; 그 한쌍의 가이드레일(10a)(10b)사이에 수직으로 연결 형성되어 있는 다수의 댐바(11)와; 그리고 상기 가이드레일(10a)(10b)과 평행하게 상기 각 댐바(11)의 양측으로 부터 일정 길이만큼 연장형성되고, 상면 중앙부에는 상방향으로 돌출 형성된 돌출부(15-1)를 가진 다수개의 리드(12')를 구비하여 구성되어 있는 리드프레임.
  5. 제4항에 있어서, 상기 댐바와 이웃하는 댐바 사이의 중간위치에 상기 내부리드(12)들의 단부에 의해 만들어 지는 일정크기의 공간(space)(13)이 형성된 것을 특징으로 하는 센터패드용 리드프레임.
  6. 다수의 센터패드를 형성하고 있는 반도체 칩(20)과; 그 반도체 칩(20)의 상면 양측으로 부착되어 있는 다수의 제1리드(12)와; 상기 반도체 칩(20)에 형성되어 있는 각 칩패드와 상기 각 제1리드(12)들을 연결하는 다수의 와이어(21)와; 상기 각 제1리드(12)의 상면 중앙부에 형성되어 있는 다수의 전도성 접착부재(14)와; 상기 각 전도성 접착부재(14) 위에 형성되어 있는 다수의 제2리드(15)와; 그리고 상기 제2리드(15)의 상면이 드러나도록 상기 구조 전체를 둘러싸고 있는 몰딩수지(30)를 포함하여 구성되어 있는 버텀리드 반도체 패키지.
  7. 제6항에 있어서, 상기 전도성 접착부재(14)는 전도성의 양면 테이프로 형성된 것을 특징으로 하는 버텀리드 반도체 패키지.
  8. 제6항에 있어서, 상기 반도체 칩(20)과 다수의 내부리드(12)는 절연성 접착제(16)를 마개로 상호 부착되어 있는 것을 특징으로 하는 버텀리드 반도체 패키지.
  9. 제8항에 있어서, 상기 절연성 접착제(16)는 절연성의 양면테이프인 것을 특징으로 하는 버텀리드 반도체 패키지.
  10. 다수의 센터패드를 형성하고 있는 반도체 칩(20)과; 상기 반도체 칩(20)의 상면 양측으로 부착되고, 그의 상면 중앙부에는 돌출부(15-1)를 형성하고 있는 다수의 리드(12')와 상기 반도체 칩(20)에 형성되어 있는 각 칩패드와 상기 각 리드(12')들을 연결하는 다수의 와이어(21)와; 그리고 상기 돌출부(15-1)의 상면이 드러나도록 상기 구조 전체를 둘러싸고 있는 몰딩수지(30)를 포함하여 구성되어 있는 버텀리드 반도체 패키지.
  11. 제10항에 있어서, 상기 반도체 칩(20)과 다수의 내부리드(12)는 절연성 접착제(16)를 마개로 상호 부착되어 있는 것을 특징으로 하는 버텀리드 반도체 패키지.
  12. 제11항에 있어서, 상기 절연성 접착제(16)는 절연성의 양면테이프인 것을 특징으로 하는 버텀리드 반도체 패키지.
KR1019960021536A 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 KR0179925B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
CN96120809A CN1169032A (zh) 1996-06-14 1996-11-27 引线框架和半导体封装
DE19651549A DE19651549B4 (de) 1996-06-14 1996-12-11 Anschlußrahmen und Chipgehäuse
US08/785,592 US5898212A (en) 1996-06-14 1997-01-17 Lead frame and semiconductor package
JP9156388A JPH1056124A (ja) 1996-06-14 1997-06-13 リードフレーム及びボトムリード型半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980006169A KR980006169A (ko) 1998-03-30
KR0179925B1 true KR0179925B1 (ko) 1999-03-20

Family

ID=19461939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지

Country Status (5)

Country Link
US (1) US5898212A (ko)
JP (1) JPH1056124A (ko)
KR (1) KR0179925B1 (ko)
CN (1) CN1169032A (ko)
DE (1) DE19651549B4 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN100454503C (zh) * 2007-03-21 2009-01-21 宁波康强电子股份有限公司 三极管引线框架的制造方法
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JP3279841B2 (ja) * 1994-10-18 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Also Published As

Publication number Publication date
DE19651549B4 (de) 2004-03-18
JPH1056124A (ja) 1998-02-24
US5898212A (en) 1999-04-27
CN1169032A (zh) 1997-12-31
DE19651549A1 (de) 1997-12-18
KR980006169A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR0179925B1 (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
USRE35109E (en) Semiconductor device and method for fabricating the same
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US20120126378A1 (en) Semiconductor device package with electromagnetic shielding
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
KR20000019724A (ko) 반도체패키지 제조용 리드프레임 구조
KR100337064B1 (ko) 플라스틱패키지내에패키지된반도체장치및그의제조용금형
KR100222349B1 (ko) 반도체 칩 패키징
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
KR100319616B1 (ko) 리드프레임 및 이를 이용한 버텀리드 반도체패키지
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
US6265761B1 (en) Semiconductor devices with improved lead frame structures
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR0152943B1 (ko) 리드 프레임 및 반도체 패키지
KR200286323Y1 (ko) 반도체패키지
KR950006443Y1 (ko) 반도체 패키지용 리드프레임
KR100321149B1 (ko) 칩사이즈 패키지
KR0136825Y1 (ko) 반도체 장치의 팩케지
JPH02202042A (ja) 樹脂封止型半導体装置
KR100431315B1 (ko) 반도체패키지및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee