JP3026426B2 - 樹脂封止型半導体装置とその製造方法及びその金型構造 - Google Patents

樹脂封止型半導体装置とその製造方法及びその金型構造

Info

Publication number
JP3026426B2
JP3026426B2 JP8227280A JP22728096A JP3026426B2 JP 3026426 B2 JP3026426 B2 JP 3026426B2 JP 8227280 A JP8227280 A JP 8227280A JP 22728096 A JP22728096 A JP 22728096A JP 3026426 B2 JP3026426 B2 JP 3026426B2
Authority
JP
Japan
Prior art keywords
lead
resin
leads
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8227280A
Other languages
English (en)
Other versions
JPH1070217A (ja
Inventor
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8227280A priority Critical patent/JP3026426B2/ja
Priority to TW086111830A priority patent/TW345708B/zh
Priority to US08/916,252 priority patent/US5998877A/en
Priority to KR1019970041651A priority patent/KR100337064B1/ko
Priority to CNB971178844A priority patent/CN1146987C/zh
Publication of JPH1070217A publication Critical patent/JPH1070217A/ja
Application granted granted Critical
Publication of JP3026426B2 publication Critical patent/JP3026426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0025—Preventing defects on the moulded article, e.g. weld lines, shrinkage marks
    • B29C2045/0036—Submerged or recessed burrs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置及びその金型構造に関するものである。
【０００２】
【従来の技術】近年、ＩＣカードや、メモリーカードが
急速に発達し、これに伴ってカードの中に搭載される樹
脂封止型半導体装置も薄型、小型のものが要求されてお
り、これを実現する種々の構造のものが提案されてい
る。この種の樹脂封止型半導体装置の一例として例えば
富士通株式会社カタログ「SON Small Outline Nonlead
Package 」に開示されるものを図５、図６に示す。
【０００３】図５は従来の樹脂封止型半導体装置の断面
図、図６は図５のＡ矢視図である。樹脂封止型半導体装
置（半導体装置）１は、半導体素子３の一方の面（回路
形成面）に、半導体素子３と略同等サイズのリード５を
回路形成面からはみ出さないように設けてあり、半導体
素子３とリード５を金線７によって接続し、半導体素子
３の他方の面及びリード５の一方の面を露出させてモー
ルド樹脂９により封止して形成してある。この半導体装
置１によれば、半導体素子３の他方の面を露出させるこ
とで、省略したモールド樹脂９の厚み分装置を薄くでき
るとともに、半導体素子３のサイズ内でリード５を設け
たので、装置を半導体素子３のサイズと略同等に小型化
することができた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置１では、リード５の露出面（電気接
触面）５ａとモールド樹脂９の外表面９ａとを同一平面
上で配しているため、外表面９ａ上でのリード５間の絶
縁距離が最短となり、図７（ａ）に示すように、基板１
１への実装時或いは実装後において、外表面９ａに付着
した不純物１３によってリード５間で電気的リークが発
生し易く、装置特性を損なう虞れがあった。そして、露
出面５ａと外表面９ａとを同一平面上に配することは、
リード５間に形成される絶縁空間を小さくすることにも
なり、この絶縁空間に不純物がたまれば、電気的リーク
を容易に発生させることとなった。また、リード５の露
出面５ａとモールド樹脂９の外表面９ａとを同一平面上
で形成するため、モールド成形時に、リード５の露出面
５ａにモールド樹脂９が流れ出て、図７（ｂ）に示すよ
うに、露出面５ａに樹脂バリ１５が発生して電気的特性
を低下させる虞れがあった。本発明は上記状況に鑑みて
なされたもので、不純物によるリード間の電気的リーク
及びモールド成形時における樹脂バリの発生を抑えるこ
とのできる樹脂封止型半導体装置及びその金型構造の提
供を目的とするものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本願発明に係る樹脂封止型半導体装置は、表面に複数
の電極を有する半導体素子と、この半導体素子の表面上
に設けられた、電極と接続されるリードと、このリード
の、半導体素子表面と対向する部分の面の反対面を露出
させてリードおよび半導体素子の表面を封止する封止樹
脂と、隣接するリード間の封止樹脂外表面に形成され、
このリード間の封止樹脂外表面を窪ませた溝とを具備し
たことを特徴とする。
【０００６】このように形成した本発明に係る樹脂封止
型半導体装置では、リード間に溝を設けたことにより、
リード間に挟まれたモールド樹脂の外表面の距離が長く
なり、モールド樹脂外表面がリード露出面から離れるこ
とになり、リード間の絶縁空間が大きく確保されること
になる。
【０００７】
【発明の実施の形態】以下、本発明に係る樹脂封止型半
導体装置及びその金型構造の好適な実施の形態を図面を
参照して詳細に説明する。図１は本発明による樹脂封止
型半導体装置の断面図、図２は図１のＢ矢視図である。
樹脂封止型半導体装置（半導体装置）２１には半導体素
子２３を設けてあり、半導体素子２３は一方の面（図１
中、上側の面）を回路形成面としている。半導体素子２
３の一方の面にはこの半導体素子２３と略同等サイズの
リード２５を回路形成面からはみ出さないように設けて
あり、リード２５は金線２７によって半導体素子２３に
接続してある。
【０００８】半導体装置２１は、半導体素子２３の他方
の面及びリード２５の一方の面（図１中、上側の面）２
５ａを露出させてモールド樹脂２９により封止してあ
る。これにより半導体装置２１は、小型化、薄厚化を達
成している。
【０００９】図２に示すように、この半導体装置２１で
は、複数のリード２５を、一方の面（露出面）２５ａが
同一平面上で露出するようにして平行に並設してある。
このリード２５の相互間には、モールド樹脂２９の外表
面を窪ませた溝３１を形成してある。溝３１の深さは、
リード２５の厚みの略半分程度で形成してある。溝３１
の形状としては、例えば、隣接するリード２５の角部
（リード露出面２５ａの縁部）同士を略円弧形状で連続
させた断面形状が考えられる。また、溝３１の形状は、
図示は省略するが、隣接するリード２５の角部同士をＶ
字形状で連続させた断面形状等であってもよい。従っ
て、この半導体装置２１では、溝３１を挟むことでリー
ド露出面２５ａのみが同一平面上で配されていることと
なる。
【００１０】このように構成した半導体装置２１では、
リード２５同士の間に断面略円弧状の溝３１を設けたこ
とにより、リード２５同士に挟まれたモールド樹脂２９
の外表面２９ａの距離が、リード露出面とモールド樹脂
外表面とを同一平面上で配した従来構造に比べて、長く
なる。即ち、リード２５同士のモールド樹脂外表面２９
ａ上における絶縁距離が長く確保されることになる。
【００１１】また、半導体装置２１では、リード露出面
とモールド樹脂外表面とを同一平面上で配した従来構造
に比べて、モールド樹脂外表面２９ａ（溝３１の底面）
が、リード露出面２５ａから離れることになる。即ち、
溝３１を設けたことにより、リード２５同士間の絶縁空
間が大きく確保されることになる。
【００１２】このように上述の半導体装置２１によれ
ば、リード２５同士の間に溝３１を形成し、その溝３１
の形状を、隣接するリード２５の角部同士を略円弧形状
で連続させた断面形状としたので、モールド樹脂外表面
２９ａ上におけるリード２５間の絶縁距離を長く確保す
ることができる。この結果、基板への実装時或いは実装
後において、モールド樹脂外表面２９ａ上に付着した不
純物によるリード２５間での電気的リークを低減させる
ことができる。更に、リード２５間に溝３１を形成する
ことで、リード２５間に形成される絶縁空間が大きくな
り、この絶縁空間にたまった不純物による電気的リーク
も低減させることができる。
【００１３】また、溝３１を設けたことにより、リード
露出面２５ａとモールド樹脂外表面２９ａとが同一平面
でなくなり、モールド成形時に、モールド樹脂２９がモ
ールド樹脂外表面２９ａ側からリード露出面２５ａ上に
流出しにくくなり、リード露出面２５ａ上での樹脂バリ
１５（図７（ｂ）参照）を防止することができる。
【００１４】次に、上述の半導体装置２１の樹脂封止に
用いて好適な金型の構造を図３、図４に基づき説明す
る。図３は半導体装置を内側に設けた状態の本発明の金
型構造を示す断面図、図４は図３のＣ−Ｃ断面図であ
る。成形金型４１は、下金型４３と上金型４５とにより
構成してある。下金型４３には、モールド成形時、半導
体素子２３及びリード２５を収容し、熱硬化性樹脂を圧
入するためのキャビティ４７を形成してある。半導体素
子２３は、他方の面をキャビティ４７の底面に接触さ
せ、リード２５の露出面２５ａを上金型４５のリード接
触面４９に当接した状態でキャビティ４７内に収容され
る。
【００１５】図４に示すように、上金型４５のリード接
触面４９には断面波形状の凹凸面５１を形成してある。
凹凸面５１の凹部５１ａは、複数並設したリード２５と
同一のピッチで形成してある。従って、リード２５を露
出面２５ａ側から押さえた上金型４５は、凹凸面５１の
凹部５１ａにリード２５を配置させるとともに、凸部５
１ｂをリード２５間に挿入することとなる。リード２５
間に挿入する凸部５１ｂの高さは、リード２５の厚みの
略半分程度に設定してある。
【００１６】このように構成した成形金型４１では、モ
ールド成形時、半導体素子２３の他方の面をキャビティ
４３の底面に当接させ、リード２５の露出面２５ａを上
金型４５のリード接触面４９に当接して、半導体素子２
３を下金型４３と上金型４５とで挟み込んだ時、リード
接触面４９に形成した凹凸面５１の凹部５１ａがリード
２５の角部に線接触して、高い接圧でリード２５を押さ
えることになる。
【００１７】同時に、凸部５１ｂをリード２５間に挿入
することにより、熱硬化性樹脂を圧入して成形を行った
際には、リード２５間のモールド樹脂外表面２９ａに断
面略円弧形状の溝３１が形成されることとなる。
【００１８】このように上述の成形金型４１によれば、
上金型４５のリード接触面４９に断面波形状の凹凸面５
１を形成したので、モールド成形時、下金型４３と上金
型４５とでリード２５を挟み込んだ際、リード２５の角
部を高い接圧で押さえることができ、リード露出面２５
ａへの樹脂の流出を防止することができる。
【００１９】また、凸部５１ｂをリード２５間に挿入し
て成形を行うことにより、リード２５間に断面略円弧形
状の溝３１を容易に形成することができる。
【００２０】
【発明の効果】以上詳細に説明したように、本発明に係
る樹脂封止型半導体装置によれば、リード間に溝を形成
したので、モールド樹脂外表面におけるリード間の絶縁
距離を長く確保することができる。この結果、モールド
樹脂外表面上に付着した不純物によるリード間の電気的
リークを低減させることができる。また、リード露出面
とモールド樹脂外表面とが同一平面でなくなるため、モ
ールド形成時に、モールド樹脂がリード露出面上に流出
しにくくなり、リード露出面上で発生する樹脂バリを防
止することができる。また、本発明に係る金型構造によ
れば、リードの角部を高い接圧で押さえることができ、
リード露出面への樹脂の流出を防止することができる。
【図面の簡単な説明】
【図１】本発明による樹脂封止型半導体装置の断面図で
ある。
【図２】図１のＢ矢視図である。
【図３】半導体装置を内側に設けた状態の本発明の金型
構造を示す断面図である。
【図４】図３のＣ−Ｃ断面図である。
【図５】従来の樹脂封止型半導体装置の断面図である。
【図６】図５のＡ矢視図である。
【図７】従来の樹脂封止型半導体装置に生じる電気的リ
ーク、樹脂バリを（ａ）（ｂ）で説明する図である。
【符号の説明】
２１ 樹脂封止型半導体装置 ２３ 半導体素
子 ２５ リード ２９ モールド
樹脂 ２９ａ モールド樹脂外表面 ３１ 溝 ４３ 下金型 ４５ 上金型 ４７ キャビティ ４９ リード接
触面 ５１ 凹凸面 ５１ａ 凹部 ５１ｂ 凸部

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に複数の電極を有する半導体素子
    と、 前記半導体素子の前記表面上に設けられた、前記電極と
    接続されるリードと、 前記リードの、前記半導体素子の前記表面と対向する部
    分の面の反対面を露出させて前記リードおよび前記半導
    体素子の前記表面を封止する封止樹脂と、 隣接する前記リード間の前記封止樹脂外表面に形成さ
    れ、このリード間の封止樹脂外表面を窪ませた溝と、 を具備したことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 表面に複数の電極が形成された半導体素
    子と、 前記半導体素子の前記電極と接続され、前記表面に対向
    する第１の面と、この第１の面と反対の第２の面とを有
    する複数のリードと、 前記リードの前記第２の面を露出させて、その側面を封
    止するとともに、前記半導体素子の前記表面、前記リー
    ドの側面を封止する封止樹脂とを有し、 前記リードの前記第２の面と、それと隣り合うリードの
    前記第２の面間に充填された前記封止樹脂には溝が設け
    られていることを特徴とする樹脂封止型半導体装置。
  3. 【請求項３】 前記溝は、略円弧形状あるいは、略Ｖ字
    形状であることを特徴とする請求項２項記載の樹脂封止
    型半導体装置。
  4. 【請求項４】 前記溝の深さは、前記リードの厚さの略
    半分であることを特徴とする請求項２項記載の樹脂封止
    型半導体装置。
  5. 【請求項５】 表面に複数の電極を有する半導体素子
    と、 前記半導体素子の前記表面上に設けられた、前記電極と
    接続されるリードと、 前記リードの、前記半導体素子の前記表面と対向する部
    分の面の反対面を露出させて前記リードおよび前記半導
    体素子の前記表面を封止する封止樹脂とを備え、 隣接する前記リード間の前記封止樹脂外表面の長さは、
    このリード間の間隔よりも長いことを特徴とする樹脂封
    止型半導体装置。
  6. 【請求項６】 キャビティを有し該キャビティに半導体
    素子及びリードを収容する下金型と、 前記キャビティに配置したリードに接触して該キャビテ
    ィを塞ぐ上金型と、 該上金型のリード接触面に形成してあり複数整列した各
    リードを凹部で圧接するとともにリード間に凸部を挿入
    する断面波形状の凹凸面とを具備したことを特徴とする
    金型構造。
  7. 【請求項７】 前記上金型の前記凹凸面は、前記リード
    の角部に線接触することを特徴とする請求項６項記載の
    金型構造。
  8. 【請求項８】 表面に複数の電極を有する半導体装置の
    前記表面上に、この電極と接続される複数のリードを配
    置する工程と、 前記複数のリードの表面角部と接し、前記複数のリード
    の表面上部とは接しない金型により前記複数のリード側
    部および前記半導体素子表面を樹脂で封止する工程と、 を有することを特徴とする樹脂封止型半導体装置の製造
    方法。
JP8227280A 1996-08-29 1996-08-29 樹脂封止型半導体装置とその製造方法及びその金型構造 Expired - Fee Related JP3026426B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8227280A JP3026426B2 (ja) 1996-08-29 1996-08-29 樹脂封止型半導体装置とその製造方法及びその金型構造
TW086111830A TW345708B (en) 1996-08-29 1997-08-19 Resin sealed semiconductor device and metal die plate therefor
US08/916,252 US5998877A (en) 1996-08-29 1997-08-22 Semiconductor device packaged in plastic and mold employable for production thereof
KR1019970041651A KR100337064B1 (ko) 1996-08-29 1997-08-27 플라스틱패키지내에패키지된반도체장치및그의제조용금형
CNB971178844A CN1146987C (zh) 1996-08-29 1997-08-29 封装在塑料封装中的半导体器件和生产它所用的金属模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8227280A JP3026426B2 (ja) 1996-08-29 1996-08-29 樹脂封止型半導体装置とその製造方法及びその金型構造

Publications (2)

Publication Number Publication Date
JPH1070217A JPH1070217A (ja) 1998-03-10
JP3026426B2 true JP3026426B2 (ja) 2000-03-27

Family

ID=16858348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8227280A Expired - Fee Related JP3026426B2 (ja) 1996-08-29 1996-08-29 樹脂封止型半導体装置とその製造方法及びその金型構造

Country Status (5)

Country Link
US (1) US5998877A (ja)
JP (1) JP3026426B2 (ja)
KR (1) KR100337064B1 (ja)
CN (1) CN1146987C (ja)
TW (1) TW345708B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
TW432557B (en) * 1999-12-14 2001-05-01 Siliconware Precision Industries Co Ltd Chip-scale package and its manufacturing method
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP4669166B2 (ja) 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP4264648B2 (ja) * 2001-08-22 2009-05-20 ソニー株式会社 モジュール電子部品の成形方法及び成形装置並びにモジュール電子部品
DE60320148T2 (de) * 2003-05-09 2009-05-20 Widex A/S Verfahren zum herstellen eines trägerelements für ein hörgerät und trägerelement für ein hörgerät
US7256482B2 (en) * 2004-08-12 2007-08-14 Texas Instruments Incorporated Integrated circuit chip packaging assembly
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
CN101800292A (zh) * 2009-02-11 2010-08-11 旭丽电子(广州)有限公司 形成发光外壳的方法及其相关发光模块
WO2011094941A1 (zh) * 2010-02-04 2011-08-11 昆山晨伊半导体有限公司 用于制造环氧塑封压入式汽车整流二极管的模压装置
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
JP6217998B1 (ja) * 2016-10-26 2017-10-25 第一精工株式会社 樹脂封止用金型、一次成形金型、二次成形金型及び樹脂成形品の製造方法
FR3104317A1 (fr) * 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
WO2024018498A1 (ja) * 2022-07-19 2024-01-25 日立Astemo株式会社 樹脂成形体の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495376A (en) * 1981-07-27 1985-01-22 Texas Instruments Incorporated Carrier for integrated circuit
JPS5921047A (ja) * 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
JPH0325410Y2 (ja) * 1985-08-10 1991-06-03
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH03129862A (ja) * 1989-10-16 1991-06-03 Nec Corp ガラス封止型半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JPH05206350A (ja) * 1992-01-28 1993-08-13 Matsushita Electric Works Ltd セラミック基板への金属フレームの接合方法
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
JP3124381B2 (ja) * 1992-07-07 2001-01-15 株式会社日立製作所 半導体装置及び実装構造体
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH08167691A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体装置
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
KR100214463B1 (ko) * 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
KR0167297B1 (ko) * 1995-12-18 1998-12-15 문정환 엘.오.씨 패키지 및 그 제조방법
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지

Also Published As

Publication number Publication date
CN1175794A (zh) 1998-03-11
JPH1070217A (ja) 1998-03-10
US5998877A (en) 1999-12-07
KR19980019079A (ko) 1998-06-05
TW345708B (en) 1998-11-21
CN1146987C (zh) 2004-04-21
KR100337064B1 (ko) 2002-07-18

Similar Documents

Publication Publication Date Title
JP3026426B2 (ja) 樹脂封止型半導体装置とその製造方法及びその金型構造
KR950012921B1 (ko) 수지봉지형 반도체장치
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR100189093B1 (ko) 시험이 용이한 반도체장치
TWI431738B (zh) 半導體裝置之製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP2000156433A (ja) 電子装置
JP3838572B2 (ja) 固体撮像装置およびその製造方法
KR970063696A (ko) 패키지
JP4081611B2 (ja) 半導体装置
JP3014471B2 (ja) 電力集積回路パッケージ、それに用いられるリードフレーム、その中間体、および、電力集積回路パッケージの製造方法
US5508232A (en) Method of manufacturing a semiconductor device
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP3259377B2 (ja) 半導体装置
JP2006332685A (ja) 固体撮像装置
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
JPH0897333A (ja) 半導体モールドパッケージ
JP2000228415A (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
JP3209120B2 (ja) 圧力センサ
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JP4141789B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees