JP4081611B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4081611B2
JP4081611B2 JP2003389670A JP2003389670A JP4081611B2 JP 4081611 B2 JP4081611 B2 JP 4081611B2 JP 2003389670 A JP2003389670 A JP 2003389670A JP 2003389670 A JP2003389670 A JP 2003389670A JP 4081611 B2 JP4081611 B2 JP 4081611B2
Authority
JP
Japan
Prior art keywords
electrode
resin member
case
semiconductor device
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003389670A
Other languages
English (en)
Other versions
JP2005150621A (ja
Inventor
宏一 赤川
俊昭 長瀬
宏幸 大西
純 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2003389670A priority Critical patent/JP4081611B2/ja
Priority to US10/963,024 priority patent/US7091580B2/en
Priority to EP04024415.4A priority patent/EP1533839B1/en
Priority to KR1020040093417A priority patent/KR100591509B1/ko
Priority to TW093135174A priority patent/TWI248175B/zh
Priority to CNB2004100957635A priority patent/CN1307712C/zh
Publication of JP2005150621A publication Critical patent/JP2005150621A/ja
Application granted granted Critical
Publication of JP4081611B2 publication Critical patent/JP4081611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体装置に係り、特に半導体パワーモジュール等の半導体装置に関する。
例えば、特許文献１に開示されているような半導体装置では、ベース基板の上に半導体素子や電極等を配置して所定部分間をボンディングワイヤにより接続したものをケース内に収容し、このケース内にシリコーンゲルを注入して硬化させることにより内部の素子等を保護している。
特公平４−１８４６８号公報
しかしながら、上述のような封止型の半導体装置において、図５に示されるように、一方の電極１をベース基板２に固定すると共に他方の電極３をカバー４と一体に形成された樹脂部材５により支持してケース６内から２つの電極１及び３を近接させて引き出すと、一方の電極１と樹脂部材５との間に微小の隙間Ｄが形成され、硬化前のゲル７が毛細管現象によりこの隙間Ｄに沿ってはい上がり、電極１及び３の外部端子との接続部分にまで到達して付着してしまうことがある。このようにゲル７が電極１及び３の外部端子との接続部分に付着すると、ゲル７は絶縁体であるため、電極１及び３を外部端子と接続する際に接続不良が生じる虞がある。
ここで、一方の電極と他方の電極を支持する樹脂部材との間に形成される隙間を大きく設定すれば、その隙間からのゲルのはい上がりを防止することができるが、このように隙間を大きくすると、２つの電極の間の距離も大きくなり、装置全体が大型化してしまう。
この発明はこのような問題点を解消するためになされたもので、大型化することなくゲルのはい上がりを防止することができる半導体装置を提供することを目的とする。
この発明に係る半導体装置は、ベース基板の上に半導体素子を配置してケース内に収容すると共にこのケース内に絶縁性を有する液状の封止材が注入されて硬化される半導体装置において、ケース内から引き出される第１の電極と、第１の電極との間に隙間を介して対向配置される樹脂部材と、樹脂部材を挟んで第１の電極に対向すると共に樹脂部材の表面に接してあるいは樹脂部材の表面との間に隙間を形成して配設された第２の電極と、樹脂部材と第１の電極の少なくとも一方に形成されると共にこれら樹脂部材と第１の電極との間に形成される隙間を部分的に広げることにより、硬化前の封止材が第１の電極の外部端子との接続部分まで毛細管現象により上昇することを防止する窪み部とを備えるものである。
ケース内部に封止材が注入されると、この封止材は毛細管現象により第１の電極と樹脂部材との間に形成された隙間に沿って上昇しようとするが、この隙間が窪み部において広がっているため、このような封止材のはい上がりが窪み部の高さで止まり、封止材が第１の電極の外部端子との接続部分にまで到達することが防止される。
窪み部は、ケース内に注入される封止材の設定液面位置よりも高い位置に形成されることが好ましい。
また、第１の電極はベース基板の上に固定され、樹脂部材はケースまたはケースの上に被せられるカバーに固定される。
この発明によれば、ケース内から引き出される第１の電極と、第１の電極との間に隙間を介して対向配置される樹脂部材と、樹脂部材を挟んで第１の電極に対向すると共に樹脂部材の表面に接してあるいは樹脂部材の表面との間に隙間を形成して配設された第２の電極と、樹脂部材と第１の電極の少なくとも一方に形成されると共にこれら樹脂部材と第１の電極との間に形成される隙間を部分的に広げることにより、硬化前の封止材が第１の電極の外部端子との接続部分まで毛細管現象により上昇することを防止する窪み部とを備えたので、大型化することなくゲルのはい上がりを防止することができる。
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１に、この発明の実施の形態に係る半導体装置の部分断面図を示す。この半導体装置はパワーモジュール等として使用されるものである。この半導体装置はベース基板１１を有しており、ベース基板１１の表面上に断面Ｌ字状の第１の電極１２がはんだ付けされている。また、第１の電極１２の近傍には、この第１の電極１２と間隔を隔てて対向するように断面Ｌ字状の樹脂部材１３が配置されており、第１の電極１２の表面と樹脂部材１３の裏面との間に微小の隙間が形成されている。また、樹脂部材１３の表面には断面Ｌ字状の第２の電極１４が固定されており、第１の電極１２と第２の電極１４とが互いに対向し且つ近接して配置されている。
ここで、第１の電極１２の立ち上がり部分には、その表面、すなわち樹脂部材１３に対向する面に、凹状の窪み部１２ａが形成されており、第１の電極１２の表面と樹脂部材１３の裏面との間に形成される隙間がこの窪み部１２ａにおいて部分的に広がっている。この窪み部１２ａは、第１の電極１２の幅方向全体に溝状に延在するように形成されている。なお、例えば第１の電極１２の厚みが１〜１．５ｍｍ程度で、第１の電極１２の表面と樹脂部材１３の裏面との間に形成される微小な隙間が０．２〜０．５ｍｍ程度である場合に、この窪み部１２ａにおける第１の電極１２と樹脂部材１３との隙間Ｄ１は１ｍｍ程度に設定されるのが好ましい。
また、ベース基板１１の表面上には、第１の電極１２と間隔を隔てて半導体素子１５が配置されており、この半導体素子１５の表面の電極と第２の電極１４とがボンディングワイヤ１６を介して接続されている。さらに、ベース基板１１の周縁部にはケース１７が固定され、ベース基板１１の上に配置された第１の電極１２及び第２の電極１４や半導体素子１５等がこのケース１７内に収容されている。ケース１７は、その上面にカバー１８を有しており、樹脂部材１３はこのカバー１８に一体に形成されて第２の電極１４を支持すると共に、第１の電極１２及び第２の電極１４はカバー１８に形成された開口部１８ａからケース１７の外部へ引き出されており、このカバー１８の上部に突出した第１の電極１２及び第２の電極１４の部分が、図示されない外部端子と接続されるようになっている。また、ケース１７の内部には、このケース１７内に収容された素子等を保護するための封止材として、シリコーンゲル１９が予め設定された液面位置Ｐまで注入されて硬化されている。
なお、第１の電極１２に形成される窪み部１２ａは、ゲル１９の設定液面位置Ｐよりも高く、且つ第１の電極１２及び第２の電極１４の外部端子との接続部分よりも低い位置に形成される。
次に、以上のような構成を有する半導体装置の作用を説明する。ケース１７内部にシリコーンゲル１９が注入されると、このゲル１９は硬化前は液状であるため、毛細管現象により第１の電極１２の表面と樹脂部材１３の裏面との間に形成された微小の隙間に沿って上昇しようとするが、この隙間が第１の電極１２の窪み部１２ａにおいて広がっているため、このようなゲル１９のはい上がりが窪み部１２ａの高さで止まる。すなわち、ゲル１９が第１の電極１２及び第２の電極１４の外部端子との接続部分にまで到達することが防止される。従って、第１の電極１２及び第２の電極１４の外部端子との接続部分にゲル１９が付着してこれら第１の電極１２及び第２の電極１４と外部端子とが接続不良になることを防止することができる。
また、第１の電極１２及び第２の電極１４を離して配置しなくても、窪み部１２ａによりゲル１９のはい上がりを防止することができるため、第１の電極１２と第２の電極１４とを互いに近接させて配置することができ、これにより装置全体を小型化することができると共に第１の電極１２及び第２の電極１４を含む回路内に生じるインダクタンスを低減することができる。
なお、上述の実施の形態では、第１の電極１２が窪み部１２ａを有していたが、その代わりに、図２に示されるように、樹脂部材１３の第１の電極１２に対向する裏面に、樹脂部材１３の幅方向にステップ状に延在する窪み部１３ａを形成しても、この窪み部１３ａにおいて第１の電極１２の表面と樹脂部材１３の裏面との間に形成される微小の隙間が広がるため、この窪み部１３ａの高さでゲル１９のはい上がりが防止され、実施の形態と同様の効果を得ることができる。
また、図３に示されるように、第１の電極１２と樹脂部材１３の双方にそれぞれ窪み部１２ａ及び１３ａを形成すれば、これら窪み部１２ａ及び１３ａにおいて隙間をさらに広げることが可能となり、ゲルのはい上がりをより効率よく防止することができる。
さらに、図４に示されるように、許容される厚みの範囲内で、第１の電極１２にその幅方向にステップ状に延在する窪み部１２ａを形成しても、実施の形態と同様に、この窪み部１２ａの高さでゲル１９のはい上がりが防止される。
また、図２及び３における樹脂部材１３の窪み部１３ａをステップ状ではなく、溝形状に形成してもよい。
ここで、電極１２の窪み部１２ａは切削加工またはプレス加工等により形成することができ、樹脂部材１３の窪み部１３ａは切削加工または成型等により形成することができる。
また、上述の実施の形態において、第２の電極１４は樹脂部材１３との間に隙間を形成して配置されることもでき、その場合、対向する第２の電極１４の裏面と樹脂部材１３の表面との少なくとも一方に上述のような窪み部を形成すれば、この窪み部でゲル１９のはい上がりを防止することができる。
なお、上述の実施の形態では、シリコーンゲル１９を封止材として使用したため、ゲル１９の柔軟性によりこの半導体装置の振動を吸収することができる。また、シリコーンゲル１９の代わりに、エポキシ樹脂等を封止材として使用しても、この封止材の毛細管現象によるはい上がりが窪み部により防止され、実施の形態と同様の効果が得られる。
また、樹脂部材１３は、カバー１８に固定される代わりに、ケース１７に固定されていてもよい。
また、上述の実施の形態では、２つの電極を近接させて配置する場合について説明したが、３つ以上の電極を近接させて配置する場合でも同様の効果を得ることができる。
この発明の実施の形態に係る半導体装置を示す部分断面図である。 実施の形態の変形例を示す部分断面図である。 実施の形態の別の変形例を示す部分断面図である。 実施の形態のさらに別の変形例を示す部分断面図である。 従来の半導体装置を示す部分断面図である。
符号の説明
１１ ベース基板、１２ 第１の電極、１２ａ，１３ａ 窪み部、１３ 樹脂部材、１４ 第２の電極、１５ 半導体素子、１６ ボンディングワイヤ、１７ ケース、１８ カバー、１９ シリコーンゲル、Ｄ１ 隙間、Ｐ 設定液面位置。

Claims (3)

  1. ベース基板の上に半導体素子を配置してケース内に収容すると共にこのケース内に絶縁性を有する液状の封止材が注入されて硬化される半導体装置において、
    ケース内から引き出される第１の電極と、
    前記第１の電極との間に隙間を介して対向配置される樹脂部材と、
    前記樹脂部材を挟んで前記第１の電極に対向すると共に前記樹脂部材の表面に接してあるいは前記樹脂部材の表面との間に隙間を形成して配設された第２の電極と、
    前記樹脂部材と前記第１の電極の少なくとも一方に形成されると共にこれら樹脂部材と第１の電極との間に形成される隙間を部分的に広げることにより、硬化前の封止材が前記第１の電極の外部端子との接続部分まで毛細管現象により上昇することを防止する窪み部と
    を備えることを特徴とする半導体装置。
  2. 前記窪み部は、ケース内に注入される封止材の設定液面位置よりも高い位置に形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の電極はベース基板の上に固定され、前記樹脂部材はケースまたはケースの上に被せられるカバーに固定されることを特徴とする請求項１または２に記載の半導体装置。
JP2003389670A 2003-11-19 2003-11-19 半導体装置 Expired - Fee Related JP4081611B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003389670A JP4081611B2 (ja) 2003-11-19 2003-11-19 半導体装置
US10/963,024 US7091580B2 (en) 2003-11-19 2004-10-12 Semiconductor device
EP04024415.4A EP1533839B1 (en) 2003-11-19 2004-10-13 Semiconductor device with a gel-filled case
KR1020040093417A KR100591509B1 (ko) 2003-11-19 2004-11-16 반도체 장치
TW093135174A TWI248175B (en) 2003-11-19 2004-11-17 Semiconductor device
CNB2004100957635A CN1307712C (zh) 2003-11-19 2004-11-19 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003389670A JP4081611B2 (ja) 2003-11-19 2003-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2005150621A JP2005150621A (ja) 2005-06-09
JP4081611B2 true JP4081611B2 (ja) 2008-04-30

Family

ID=34431580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389670A Expired - Fee Related JP4081611B2 (ja) 2003-11-19 2003-11-19 半導体装置

Country Status (6)

Country Link
US (1) US7091580B2 (ja)
EP (1) EP1533839B1 (ja)
JP (1) JP4081611B2 (ja)
KR (1) KR100591509B1 (ja)
CN (1) CN1307712C (ja)
TW (1) TWI248175B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089014B2 (en) * 2006-09-29 2012-01-03 Hokuriku Electric Industry Co., Ltd. Waterproof push button switch
US7768124B2 (en) * 2007-02-16 2010-08-03 Denso Corporation Semiconductor sensor having a flat mounting plate with banks
CN101446351B (zh) * 2007-11-27 2010-12-22 航天材料及工艺研究所 一种密封防护方法
JP4911725B2 (ja) * 2008-02-18 2012-04-04 三菱電機株式会社 半導体装置
JP5357667B2 (ja) * 2009-08-24 2013-12-04 本田技研工業株式会社 電子装置の製造方法
JP5548467B2 (ja) * 2010-01-29 2014-07-16 本田技研工業株式会社 電子装置、および、電子装置の製造方法
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法
CN102044794B (zh) * 2009-10-21 2012-12-19 泰科电子(上海)有限公司 端子密封结构
CN103633125A (zh) * 2012-08-22 2014-03-12 西安永电电气有限责任公司 电力半导体器件用电极
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
JP2015018971A (ja) * 2013-07-11 2015-01-29 富士通株式会社 放熱板、及び海中機器
JP6300751B2 (ja) 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
EP4270466A1 (en) * 2022-04-25 2023-11-01 Infineon Technologies AG Power semiconductor module arrangements and methods for producing power semiconductor module arrangements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121652A (ja) * 1981-12-11 1983-07-20 Fuji Electric Co Ltd 混成集積回路装置
JPS62104145A (ja) 1985-10-31 1987-05-14 Mitsubishi Electric Corp 半導体装置
JP2999930B2 (ja) 1994-08-26 2000-01-17 三洋電機株式会社 混成集積回路装置およびその製造方法
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
JP3193852B2 (ja) * 1995-10-18 2001-07-30 株式会社東海理化電機製作所 センサチップ保護用キャップの固定構造
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP3695260B2 (ja) * 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP2001210758A (ja) * 2000-01-28 2001-08-03 Mitsubishi Electric Corp 半導体パワーモジュール
JP4614038B2 (ja) * 2001-09-25 2011-01-19 日本ケミコン株式会社 樹脂封止型電子部品
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule

Also Published As

Publication number Publication date
JP2005150621A (ja) 2005-06-09
CN1307712C (zh) 2007-03-28
EP1533839A3 (en) 2011-09-07
CN1619796A (zh) 2005-05-25
US20050104189A1 (en) 2005-05-19
EP1533839B1 (en) 2016-04-27
US7091580B2 (en) 2006-08-15
TW200522291A (en) 2005-07-01
KR100591509B1 (ko) 2006-06-19
KR20050048484A (ko) 2005-05-24
EP1533839A2 (en) 2005-05-25
TWI248175B (en) 2006-01-21

Similar Documents

Publication Publication Date Title
JP4081611B2 (ja) 半導体装置
JP3026426B2 (ja) 樹脂封止型半導体装置とその製造方法及びその金型構造
US6867484B2 (en) Semiconductor device
KR970063696A (ko) 패키지
JP2009500841A (ja) 半導体デバイス
US6710431B2 (en) Semiconductor device and lead frame used therefor
JP5098301B2 (ja) 電力用半導体装置
JP6806024B2 (ja) 半導体装置
US10959333B2 (en) Semiconductor device
KR970067736A (ko) 리이드 프레임과 그것을 사용한 반도체장치 및 그 제조방법
JP2011151368A (ja) 射出成形基板と実装部品との取付構造
JP4940017B2 (ja) 電子ユニットの製造方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP5481111B2 (ja) 半導体装置
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
JP2007189580A (ja) 圧電デバイス用収容器および圧電デバイス
CN114730745A (zh) 半导体模块
JP2004214294A (ja) 電力用半導体モジュール
JP6617490B2 (ja) 半導体装置
JP2000208655A (ja) 電子部品内蔵モジュ―ル
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
JPH1084009A (ja) 半導体装置
JP2019047011A (ja) 半導体装置
JP6771412B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080128

R151 Written notification of patent or utility model registration

Ref document number: 4081611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees