JP3695260B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP3695260B2 JP3695260B2 JP31333199A JP31333199A JP3695260B2 JP 3695260 B2 JP3695260 B2 JP 3695260B2 JP 31333199 A JP31333199 A JP 31333199A JP 31333199 A JP31333199 A JP 31333199A JP 3695260 B2 JP3695260 B2 JP 3695260B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- exposed
- module
- vertical
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体素子が内蔵される半導体モジュールの実装技術に係り、特に、半導体素子を多数搭載する大電力用半導体モジュール及びこれを用いたインバータ装置に関する。
【０００２】
【従来の技術】
電圧信号で大電流が制御できる使い易いＩＧＢＴ（Insulated gate bipolar transistor）構造の半導体素子が、従来のＧＴＯ(Gate turn off thyristor）に替り、大電力用のモータ制御用として、鉄道車両用などの分野で用いられるようになってきている。鉄道用架線電圧は、直流１５００Ｖ，交流２５ｋＶなどがあり、国によっては、直流３０００Ｖ架線等がある。これらの架線電圧に対応するため、ＩＧＢＴの高耐圧化が図られ、２０００Ｖ及び３３００Ｖ耐圧のＩＧＢＴ半導体素子が開発されている。
【０００３】
一方、半導体モジュールのパッケージ形状の絶縁耐圧に関しては、それぞれの国にある規格に準じて規定されてきた。例えば、日本は、高い電圧に関して規定したＪＥＭ規格がある。これらの規格によれば、対地から電極までの空間距離や沿面距離、及び、異なる電極間の空間距離や沿面距離の最小値が規定されている。
【０００４】
従来は、特開平8−111503 号公報で示されるように、エミッタ端子とコレクタ端子の間の沿面距離を確保するため、絶縁板を設けている。電極間に絶縁板を設けると、半導体モジュールの外表面に露出する外部接続端子間を近接することが可能なため、半導体モジュール内部の端子配線設計において、インダクタンス成分を小さくできる。
【０００５】
【発明が解決しようとする課題】
半導体モジュールの絶縁耐圧を高める場合、半導体モジュールとしての電気的特性及び機械的特性に関し、次のような課題がある。
【０００６】
絶縁耐圧を高めるためには、一般に、異なる電極間の距離を長くする必要がある。空気の絶縁耐圧距離は、通常、３ｋＶ／mm程度であり、そして、湿度や温度や環境状態の影響を受ける。このように、一般に、絶縁耐圧は距離に比例するため、絶縁耐圧距離を長くとれば、より高い絶縁耐圧が確保される。半導体モジュールにおいては、ベース基板がヒートシンクと電気的に接続されており、ヒートシンクはグランドに接続されているため、ベース基板が電気的にグランドとなっている。このため、対地からの絶縁耐圧のための空間距離を確保するためには、ベース基板と電極間の空間距離を所望の絶縁耐圧空間距離以上に設ける必要があり、絶縁耐圧が高いほど、半導体モジュールのパッケージ高さが高くなる。パッケージ高さは、低くすることが好ましい。これは、パッケージ内部において、半導体素子が搭載されている絶縁性基板上の電気配線回路からパッケージ表面に露出している外部接続端子までの電気配線の長さが長くなり、そのため、配線インダクタンスが増加し、スイッチング時にかかる電圧の変動が大きくなることを避けるためである。しかし、パッケージ設置面積に対して、パッケージ高さが低すぎると、ヒートシンクに取り付ける際、ボルトで対角線上に締めて行くため、パッケージに曲げ荷重がかかり、パッケージ内部の部材に不要な応力がかかることが懸念される。パッケージの内部の絶縁耐圧を高めて確保するためには、パッケージ内部に使用される絶縁基板の機械的強度を高めるか、部分放電による絶縁耐圧劣化を抑制する構造が必要となってくる。このように、パッケージを構成している部材の剛性等を高めるか、パッケージを高くする必要がある。このように、インダクタンスなどの電気的特性からすれば、パッケージ高さが低い方が好ましいが、機械的特性から考えるとパッケージは高い方が好ましい。
【０００７】
また、絶縁耐圧を確保するため、異なる電極間の沿面距離も所望の絶縁耐圧沿面距離以上に設ける必要があり、絶縁耐圧が高いほど、エミッタ端子とコレクタ端子間に絶縁板を設けて沿面距離を取る構造の場合、エミッタ端子とコレクタ端子間の絶縁板の高さが高くなり、半導体モジュールのパッケージ高さが高くなる。エミッタ端子とコレクタ端子間の絶縁板の高さが高くなると半導体モジュールを搭載するインバ−タ装置の体積が大きくなることから、絶縁板等を含めた半導体モジュールの高さはできるだけ低いことが望ましい。また、エミッタ端子とコレクタ端子間の絶縁板が高くなると、取り扱い時に不注意により、ぶつけて絶縁板が割れ易くなる。このように、半導体モジュールの高さは、ベース基板を含む平面からエミッタ端子やコレクタ端子を含む平面までの距離で表される構造であることが望ましい。しかしながら、絶縁板を設けずに、エミッタ端子とコレクタ端子間に溝を設けて空間距離を確保する場合、空間距離は、エミッタ端子とコレクタ端子間の直線距離で表されるため、絶縁耐圧が高くなるにつれて、エミッタ端子とコレクタ端子間の距離を離す必要が生じ、端子間距離が長くなる。このため、端子間距離が長くなると、半導体モジュールの配線長が長くなるため、前述したように、配線インダクタンスが増加し、スイッチング時にかかる電圧の変動が大きくなる。また、半導体モジュールの外部接続部に接続されるブスバー配線は、ブスバー配線の設計自由度を考慮すると、ベース基板を含む平面からエミッタ端子，コレクタ端子を含む平面までの直線距離が絶縁耐圧規格の空間距離を満たすことが望ましい。このため、絶縁耐圧が高くなるにつれ、ベース基板とエミッタ端子，コレクタ端子までの距離、即ち、半導体モジュール高さを高くする必要がある。
【０００８】
また、半導体モジュールの設置面積が大きくなると、取付穴に取り付けられるボルトにかかる負荷が大きくなるため、ボルトを長くする必要が生じ、ベース基板面からボルトの頭までの距離が増加し、対地と電気的に接続されているボルトの頭と半導体モジュールの外部接続端子までの距離を絶縁耐圧の規格に照らし合わせて確保しようとすると、半導体モジュールの高さをさらに高くする必要がある。
【０００９】
また、同じ電位に接続される外部接続端子がモジュール当り３端子ある場合は、その電極に接続されるインバータ装置の主回路配線において、奇数である３端子の各端子に等距離で配線を引き回し、各端子の電流バランス取ることが難しくなる。また、外部接続端子数が多くなると、半導体モジュールの側面と端子との距離が短くなり、隣接した半導体モジュールの最も近い外部接続端子と電位が異なる場合、絶縁耐圧距離を確保するため、絶縁壁を設けるなどの対応が必要になる場合があり、インバータ装置における半導体モジュールのレイアウトに制限が生じる。
【００１０】
【課題を解決するための手段】
本発明による半導体モジュールは、ベース基板と、ベース基板の一方の面に絶縁性基板を有する。絶縁性基板の一方の面に複数の電気配線回路を形成し、電気配線回路の内、少なくとも、１つの電気配線回路上に、複数の半導体素子を搭載する。電気配線回路は、外部接続端子と電気的に接続され、外部接続端子は、複数の電気系統からなり、ベース基板の反対側のモジュール表面に露出する。絶縁性基板の半導体素子が搭載されていない面はベース基板に接合される。ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が、基準平面に最も離れた外部端子接続部が位置する平面との直線距離の８０％以上である。且つ、基準平面に最も離れた外部端子接続部が位置する平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が５mm以上である。
【００１１】
本発明による半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が、基準平面に最も離れた外部端子接続部が位置する平面との直線距離の８０％以上であり、且つ、基準平面に最も近い外部端子接続部と基準平面までの沿面距離が５０mm以上である。
【００１２】
本発明の半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と平行な半導体モジュール表面に露出している外部端子接続部を含む平面までの直線距離である該モジュール高さが４０mmより高く、且つ、基準平面から最も近い外部接続端子までの沿面距離が５０mm以上あり、且つ、該半導体モジュールを冷却器に設置するのに必要な面積に対する該モジュールの高さの比が、０.００２mm／mm2以上である。
【００１３】
本発明による半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面から最も近い外部接続端子までの沿面距離が５０mm以上あり、基準平面と平行な半導体モジュール表面に露出している外部端子接続部を含む平面までの直線距離である該モジュール高さと半導体モジュールの絶縁耐圧の比が０.１５ｋＶ／mm以上である。
【００１４】
本発明による半導体モジュールは、異電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離が、同電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離との差が平均±２０％以内である。
【００１５】
本発明によるインバータ装置は、半導体モジュールの電極が隣接する半導体モジュールの最も近い電極の電位と異なるように対向して、半導体モジュールの長辺方向に並列設置する。
【００１６】
上記の構成によれば、半導体モジュールの外部接続端子がモジュール高さの８０％以上にあるため、パッケージ内部更間を広くとることが可能になり、半導体モジュールの断面２次モーメントが大きくなって剛性を高めることができる。このため、半導体モジュールをヒートシンクに取り付けた際、ヒートシンク面と半導体モジュール底面の隙間を小さくできる。これにより、半導体モジュールとヒートシンク間の熱抵抗を低減できる。また、半導体モジュールの剛性が高いため、半導体モジュール内部の絶縁性基板にかかる応力を低減できる。
【００１７】
半導体モジュールの剛性を高めるためには、断面の底辺が同じ場合、断面積が大きい方が断面２次モーメントが大きくなるので、半導体モジュール高さが高い方が望ましい。また、絶縁特性を考慮すると、外部接続端子も底辺からなるべく離れた場所に設けることが望ましい。よって、モジュール剛性及び絶縁特性を考慮すると、外部接続端子は、底辺から最も離れた同一平面上にあることが望ましい。しかし、外部接続端子である主端子や補助端子が同一平面にあると、電位が異なることから、絶縁性を確保するためには間隔を開ける必要があり、主回路配線や補助回路配線の布線に制約が生じ、電気ノイズの原因であるインダクタンス成分の増加を招く恐れがある。主回路配線と補助回路配線の布線に制約を受けないためには、主回路配線に接続される主端子の位置する平面と補助回路配線に接続する補助端子の位置する平面が異なり、実用的には、絶縁性を考慮して５mm以上の段差を付けることが望ましい。しかし、補助端子の位置する平面がパッケージ底辺に近いほど、パッケージ内部空間が狭くなるため、配線の引き回しに制約が生じ、パッケージ内部のインダクタンスの増加を招く。インダクタンスの値は、一般に、配線形状、すなわち、配線幅，厚さ，長さに依存する。このため、通常、内部配線長の増加に比例して、内部インダクタンスも増大する。パッケージ内部の総合インダクタンスは、配線形状で決まる自己インダクタンスの和から配線相互の位置関係から決まる相互インダクタンスを引いた値である。本発明による半導体モジュールにおいて、パッケージの底辺から最も近い外部接続端子までの占める割合をモジュール高さの８０％以上とすることで、パッケージ内部空間が広くなり、パッケージ高さ方向の対向する配線を平行に配線する部分を増やすことで相互インダクタンスが増加し、総合インダクタンスの増加が抑制される。よって、実用的には、半導体モジュールの外部接続端子がモジュール高さの８０％以上であり、且つ、外部接続の主端子と補助端子との高さ方向の距離を５mm以上にすることによって、機械的信頼性と電気的信頼性の両者が満足される。
【００１８】
さらに、同電位の外部接続端子数が偶数とすることにより、各外部接続端子に接続される主回路配線の配線の長さを等距離にすることができる。これにより、半導体素子にかかる電気的負荷、具体的には、配線のインダクタンス成分や抵抗成分が等しくなるため、主回路配線の長さの違いによる電気的ノイズや電流のアンバランスが抑制される。
【００１９】
また、絶縁沿面距離を５０mm以上とすることで、カミナリ等の異常高電圧にも耐えられる構造となり、８０００Ｖ以上の絶縁耐圧を有する半導体モジュールが得られる。これにより、半導体モジュールの外部接続端子がモジュール高さの８０％以上であり、且つ、絶縁沿面距離を５０mm以上とすることで、モジュールの剛性を高め、モジュール取り付け時の曲げ荷重に対して、モジュール内部の絶縁部材の機械的信頼性を確保するとともに、外部の絶縁耐圧をも確保され、機械的及び電気的特性が両立する。
【００２０】
また、ヒートシンクへ半導体モジュールをボルト締めするとき、対角線上に順次締結していくため、モジュール高さが４０mm未満では剛性が小さいため、変形しやすい。このため、モジュール内部の絶縁性基板にまで応力がかかり割れる恐れがある。本発明者の得た新規な知見によれば、半導体モジュールを冷却器に設置するのに必要な面積に対するモジュールの高さの比が０.００２mm／mm2以上の場合、絶縁性基板が割れにくく、０.２mm／mm2未満の場合、割れ易くなる。例えば、底面積が２００平方ミリメートル以上の半導体モジュールの剛性を確保するためには、モジュール高さが４０mm以上あることが好ましい。これより、半導体モジュールを冷却器に設置するのに必要な面積に対するモジュールの高さの比が、０.００２mm／mm2以上であり、且つ、絶縁沿面距離を５０mm以上とすることで、モジュール設置面積が増大しても、モジュール剛性が確保される。従って、モジュール内部の絶縁部材の機械的信頼性が確保されるとともに、外部の絶縁耐圧をも確保される。従って、機械的及び電気的特性が両立する。
【００２１】
また、機械的信頼性からは、モジュール高さが高い方が好ましい。しかし、モジュール高さと絶縁耐圧比が０.１５ｋＶ／mm 未満では、所望の絶縁耐圧を得る場合、モジュール剛性の必要以上にモジュール高さを高くしなければならない。モジュール高さと絶縁耐圧比を０.１５ｋＶ／mm 以上とし、且つ、絶縁沿面距離が５０mm以上とすることで、モジュール剛性と絶縁耐圧とがバランスする。
【００２２】
また、異電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離が、同電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離との差が平均±２０％以内とすることで、半導体モジュールの各側面から外部接続端子までの距離が実質的にほぼ等しくなる。従って、隣接する半導体モジュールの電極位置による制約を受けることがなくなり、モジュール配置の制約がなくなる。
【００２３】
また、半導体モジュールの電極が隣接する半導体モジュールの最も近い電極の電位と異なるように対向して、半導体モジュールの長辺に並列設置することにより、半導体モジュール間の配線間隔を最短距離で接続され、インバータ装置の主回路配線のインダクタンスが低減する。
【００２４】
【発明の実施の形態】
（実施例１）
図１（ａ）に本実施例の上面図を示す。半導体モジュール１０９の外部接続端子として、コレクタ端子１０１ａ及び１０１ｂが直線上に２端子並んで設置されている。また、コレクタ端子とは異なる電位の外部接続端子として、エミッタ端子１０２ａ及び１０２ｂが直線上に２端子並んで設置されている。コレクタ端子１０１ａ，１０１ｂとエミッタ端子１０２ａ，１０２ｂは同一平面上に設置され、ボルト１０６を介して主回路配線（図示せず）と電気的接続が行われる。このように同電位の外部接続端子数が偶数であるため、各外部接続端子に接続される主回路配線の配線の長さが等距離になる。これにより、半導体素子にかかる電気的負荷、具体的には、配線のインダクタンス成分や抵抗成分が等しくなるので、主回路配線の長さの違いによる電気的ノイズや電流のアンバランスが抑制される。エミッタ端子１０２ａ，１０２ｂと並行に、補助端子として、エミッタ補助端子１０３，ゲート端子１０４が設置されている。エミッタ補助端子１０３，ゲート端子１０４は同一平面上に設置されている。エミッタ補助端子１０３，ゲート端子１０４が設置されている同一平面に、コレクタ補助端子（図示せず）等のその他の補助端子を設けることも可能である。冷却フィン（図示せず）へ取り付けるためのボルト穴１０５が外部接続端子の配置と並行に３ヶずつ合計６ヶ設置されている。このボルト穴１０５を介してボルト（図示せず）で所定のトルクで冷却フィンに固定される。
【００２５】
半導体モジュール１０９の短辺側面から主端子ボルト１０６の中心位置までの距離Ｃは４１mmである。半導体モジュール１０９の長辺側面から主端子ボルト１０６の中心位置までの距離Ｄは４０mmである。距離Ｃと距離Ｄの差は、距離Ｃと距離Ｄとの平均の±２０％以下となっている。このように、半導体モジュール９０９の各側面から主端子ボルト１０６までの距離がほぼ等しいため、隣接するモジュールによらずモジュール配置が自由にできる。
【００２６】
図１(ｂ)に本実施例の側面図を示す。半導体モジュール１０９のベース１０７の底面を含む平面から最も離れた外部接続端子は、コレクタ端子１０１ａや101b及びエミッタ端子１０２ａや１０２ｂであり、これらを含む平面までの距離、すなわち、モジュール高さＡは、６０mmである。半導体モジュール１０９のベース１０７の底面を含む平面から最も近い外部接続端子は、エミッタ補助端子１０３及びゲート端子１０４であり、これらを含む平面までの距離Ｂは４９mmである。モジュール高さＡと距離Ｂの差は１１mmである。これにより、コレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂに接続されるブスバー（図示せず）とエミッタ補助端子１０３及びゲート端子１０４に接続される配線（図示せず）間の距離が５mm以上あり、絶縁性が確保され、且つ、平面方向に延びるエミッタ補助端子配線，ゲート配線の設置形態に制約を受けることなく、エミッタブスバー配線（図示せず）やコレクタブスバー配線（図示せず）を設置することができる。冷却フィンに取り付けるボルトの頭（図示せず）からコレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂを含む平面までの高さは、IEC規格及びＥＮ規格で定められている空間距離を満足している。距離Ａに対する距離Ｂの割合は８２％である。これより、半導体モジュール１０９の底面を含む平面からエミッタ補助端子１０３及びゲート端子１０４を含む平面までの距離を広くとることができるため、半導体モジュール１０９の内部のコレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂの配線経路の設定に余裕ができる。
【００２７】
また、図１の半導体モジュールを冷却器に設置するのに必要な面積、すなわち、モジュールの短辺距離Ｌ１と長辺距離Ｌ２をかけた面積であるモジュール設置面積Ｌ１Ｌ２に対するモジュール高さＡの比は０.００２mm／mm2以上とする。具体的には、図１のモジュール設置面積Ｌ１Ｌ２は、２６６００平方ミリメートルであり、モジュール高さＡは６０mmなので、モジュール設置面積に対するモジュール高さの比は、０.００２２６mm／mm2となっている。このため、モジュール外形形状において、絶縁沿面距離や絶縁空間距離をモジュール設置面積に対して長くとることが可能であるため、直流３０００Ｖの架線電圧等の高電圧が印加されるインバータ装置をコンパクトにできる。
【００２８】
【表１】
【００２９】
モジュール設置面積に対するモジュール高さの比が０.２ 未満であると、表１に示すように、モジュール設置面積に対してモジュール高さが小さいため、モジュールの剛性が小さく、冷却フィンへ取り付け時にたわみ、内部の絶縁基板が破損する。本実施例の半導体モジュールは電圧９５００Ｖrms を１分間印加しても破壊しない。これより、半導体モジュール高さと絶縁耐圧の比は、０.１５ ｋＶ／mm以上である。また、絶縁沿面距離を５０mm以上とすることで、カミナリ等の異常高電圧にも耐えられる構造となり、８０００Ｖ以上の絶縁耐圧を有する半導体モジュールが得られる。
【００３０】
図２（ａ）に本実施例の半導体モジュール１０９のエミッタ端子２０１の形状を、図２（ｂ）にコレクタ端子２１０の形状を示す。エミッタ端子２０１において、モジュール外表面に露出される部分２０２には、主端子穴２０３があいており、ボルト１０６が挿入される。すなわち、モジュール外表面に露出される部分２０２は、インバータ装置の主回路配線と電気的接続がなされる部分である。エミッタパターン接続部２０８は、半導体モジュール１０９内部において、ベース基板１０７に固着される銅接合セラミック基板（図示せず）のエミッタ銅パターン（図示せず）に電気的に接続される。銅接合セラミック基板は、導体として、銅以外にアルミニウムやモリブデンなどの電気導電体であればよい。ベンド部２０７は、半導体モジュール１０９が熱負荷を受けて変形した場合に、エミッタパターン接続部２０８に掛かる応力を緩和する。エミッタパターン接続部２０８は、合計４ヶ所ある。コレクタ端子２１０においては、エミッタ端子２０１と同様に、モジュール外表面に露出される部分２１１には、主端子穴２１２があいており、ボルト１０６が挿入される。すなわち、モジュール外表面に露出される部分２１１は、インバータ装置の主回路配線と電気的に接続される。コレクタパターン接続部２１７は、半導体モジュール１０９内部において、ベース基板１０７に固着される銅接合セラミック基板（図示せず）のコレクタ銅パターン（図示せず）に電気的に接続される。ベンド部２１６は、半導体モジュール１０９が熱負荷を受けて変形した場合に、コレクタパターン接続部２１７に掛かる応力を緩和する。コレクタパターン接続部２１７は、合計４ヶ所ある。エミッタ端子２０１とコレクタ端子２１０の１組で、銅接合セラミック基板（図示せず）が２枚接続される。一般に、並行して設置されている２端子における総合インダクタンスは、各端子の自己インダクタンス成分の和に、各端子に生じる端子間の相互インダクタンスを引いた値となる。これより、相互インダクタンス成分が大きい程、総合インダクタンスは小さくなる。相互インダクタンス成分は、隣接する端子において、電流が対向して流れる部分に生じる。コレクタ端子２１０とエミッタ端子２０１は、コレクタ端子２１０の垂直幅広部２１４とエミッタ端子２０１の垂直幅広部２０５の距離を２mm離して隣接して設置されている。コレクタ端子２１０の垂直幅広部２１４とエミッタ端子２１０の垂直幅広部２０５の距離は、なるべく、絶縁耐圧が確保される範囲内で小さいことが好ましい。なぜなら、垂直幅広部２１４と垂直幅広部２０５との距離が近い程、相互インダクタンス成分が大きくなることで、コレクタ端子２１０とエミッタ端子２０１との総合インダクタンス成分を小さくできるからである。
【００３１】
コレクタ端子２１０において、モジュール外表面に露出される部分２１１から流れ込んだ電流は、垂直部２１３を通り、垂直幅広部２１４を電流の向き２１８で表されるように通り、水平幅広部２１５で電流分岐され、ベンド部２１６を通り、コレクタパターン接続部２１７へ流れる。一方、エミッタ端子２０１を流れる電流は、エミッタパターン接続部２０８からベンド部２０７を通り、水平幅広部２０６を通り、垂直幅広部２０５を電流の向き２０９で表されるように通り、垂直部２０４を通り、モジュール外表面に露出される部分２０２へ流れる。一般に隣接する端子の面積が大きい程、相互インダクタンスは大きくなる。半導体モジュール１０９は、ベース基板１０７における絶縁性基板及び半導体素子が搭載されていない面を基準平面として、基準平面に最も近い外部端子接続部、すなわち、エミッタ補助端子１０３及びゲート端子１０４が位置する平面との直線距離が、基準平面から最も離れた外部接続端子、すなわち、コレクタ端子２１０の露出部２１１とエミッタ端子２０１の露出部２０２が位置する平面との直線距離の８０％以上であるため、コレクタ端子２１０の垂直幅広部２１４の長さＦとエミッタ端子２０１の垂直幅広部２０５の長さＥを２０mmと長く取ることができる。これにより、コレクタ端子２１０とエミッタ端子２０１の対向する電流通路の面積を広く設けることができるため、相互インダクタンス成分の効果で、垂直幅広部２１４及び２０５がない場合に比べ、総合インダクタンスが７０％に低減できる。さらにインダクタンスを下げるためには、図３に示すように、コレクタ端子２１０の垂直部２０４において、エミッタ端子２０１の露出部２０２に近い方の側面を湾曲などの形状にし、且つ、エミッタ端子２０１の垂直部２０４において、コレクタ端子２１０の露出部２１１に近い方の側面を湾曲などの形状にすることで、コレクタ端子２１０から流れた電流方向３０４と、エミッタ端子２０１へ流れる電流方向３０３が、角度を有して交差するため、同一方向に流れることによるインダクタンス成分の増加が抑制される。
【００３２】
図４は、半導体モジュール１０９の取付穴１０５付近の断面図である。取付穴１０５を有するカラー１０８にワッシャ４０１を介してボルト４０２が挿入され、半導体モジュール冷却フィン（図示せず）にネジ止めされている。対地の空間距離を確保するため、エミッタ端子２０１やコレクタ端子２１０に最も近いグランド電位を有するボルト４０１を電気的に絶縁するため、ボルト４０１を絶縁性樹脂から成るキャップ４０３を被せる。キャップ４０３を用いることにより、絶縁空間距離が長くなり、エミッタ端子２０１やコレクタ端子２１０に最も近いグランド電位を有する所は冷却フィン（図示せず）となる。
【００３３】
さらに、半導体モジュール１０９内部のインダクタンス成分を低減するためには、次のような配線を用いることが望ましい。すなわち、１組のエミッタ端子１０１ａとコレクタ端子１０２ａは、２組の内部配線から構成されている。図５に２組の内部配線の内、１組の内部配線形状を示す。エミッタ端子５０１は、露出部５０２，主端子穴５０３，垂直部５０４，垂直幅広部５０５，水平幅広部５０６，ベンド部５０７，エミッタパターン接続部５０８から構成されている。エミッタパターン接続部５０８は、２ヶ所あり、前記エミッタ端子２０１のエミッタパターン接続部２０８の４ヶ所の半分の数である。コレクタ端子５１０は、露出部５１１，主端子穴５１２，垂直部５１３，垂直幅広部５１４，ベンド部５１６，コレクタパターン接続部５１７から構成されている。コレクタパターン接続部５０８は、２ヶ所あり、前記コレクタ端子２１０のコレクタパターン接続部２１６の４ヶ所の半分の数である。エミッタ端子５０１とコレクタ端子５１０は、端子間間隔Ｊを２mmとして設置する。
【００３４】
図６に２組の内部配線の内、もう一方の１組の内部配線形状を示す。エミッタ端子６０１は、エミッタ端子５０１と同様に、露出部６０２，主端子穴６０３，垂直部６０４，垂直幅広部６０５，水平幅広部６０６，ベンド部６０７，エミッタパターン接続部６０８から構成されている。エミッタ端子６０１形状において、垂直幅広部６０５，水平幅広部６０６，ベンド部６０７，エミッタパターン接続部６０８の部分は、エミッタ端子５０１と同形状である。コレクタ端子６１０は、コレクタ端子５１０と同様に、露出部６１１,主端子穴６１２,垂直部６１３，垂直幅広部６１４，ベンド部６１６，コレクタパターン接続部６１７から構成されている。コレクタ端子６１０の形状において、垂直幅広部６１４，ベンド部６１６，コレクタパターン接続部６１７の部分は、コレクタ端子５１０と同形状である。エミッタ端子６０１とコレクタ端子６１０は、端子間間隔Ｊを２mmとして設置する。
【００３５】
図７に示すように、エミッタ端子の主端子穴５０３と主端子穴６０３とが重なり、同一のボルト（図示せず）で取り付けられるように配置する。同様に、コレクタ端子においても、主端子穴５１２と主端子穴６１２とが重なり、同一のボルト(図示せず)で取り付けられるように配置する。すなわち、図２のエミッタ端子２０１とコレクタ端子２１０からなる１組の主端子構成を、図７のエミッタ端子５０１とコレクタ端子５１０、及び、エミッタ端子６０１とコレクタ端子６１０からなる２組の主端子構成で、置き換えることができる。これにより、エミッタ端子２０１とコレクタ端子２１０からなる１組の主端子構成に比べ、配線インダクタンスが半減される。
【００３６】
（実施例２）
図９（ａ）に本発明の別の実施例の上面図を示す。図９（ｂ）に側面図を示す。アノード端子９０１及びカソード端子９０２が各１ケずつ設置されている。主端子ボルト１０６の中心位置は、長辺側面からの距離Ｃと短辺側面からの距離Ｄとの差が、距離Ｃと距離Ｄとの平均の±２０％以下となっている。このように、半導体モジュール９０９の各側面から主端子ボルト１０６の距離がほぼ等しいため、隣接するモジュールによらずモジュール配置が自由にできる。半導体モジュール９０９は、ダイオードチップを搭載したダイオード・モジュールである。３レベルインバータ装置において、ＩＧＢＴモジュールとともに用いられる。半導体モジュール９０９は、エミッタ補助端子やゲート端子を設けていないが、同じインバータ装置に設置され、主回路配線に、アノード端子９０１及びカソード端子９０２が接続される。このため、同じインバータ装置に設置されるＩＧＢＴモジュールのエミッタ補助端子及びゲート端子と同じベース面からの距離Ｂのところに、平面部を形成している。距離Ａ及びＢは、実施例１と共に同じインバータ装置に設置されるため、実施例１の半導体モジュール１０９と同じく、距離Ａは６０mmに、距離Ｂは４９mmになっている。
【００３７】
図１０（ａ)，(ｂ)，(ｃ）に半導体モジュール９０９の主端子内部配線を示す。図１０（ａ）は主端子上面斜視図、図１０（ｂ）は主端子側面図である。図１０（ｃ）は主端子の電流流れ方向を示す概略断面図である。図１０（ｂ）のコレクタ端子２１０において、モジュール外表面に露出される部分２１１から流れ込んだ電流は、コレクタ端子側面部１００１やコレクタ端子回り込み部１００２をコレクタ電流方向１００３で流れる。一方、エミッタ端子２０１を流れる電流は、エミッタパターン接続部２０８からベンド部２０７を通り、水平幅広部206を通り、垂直幅広部２０５をエミッタ電流方向１００４で表されるように通り、モジュール外表面に露出される部分２０２へ流れる。一般に隣接する端子の面積が大きい程、相互インダクタンスは大きくなる。
【００３８】
本実施例によれば、図１０（ｃ）に示すようにエミッタ端子垂直幅広部２０５を取り囲むようにコレクタ端子垂直幅広部２１４が形成されている。図１０(ｃ)に示すようにエミッタ端子垂直幅広部２０５を流れるエミッタ電流方向１００４は、下から上方向に流れ、一方、コレクタ端子垂直幅広部２１４を流れるコレクタ電流方向１００１〜１００３は、上から下方向に流れる。これにより、コレクタ端子２１０とエミッタ端子２０１の対向する電流通路の面積を広く設けることができるため、相互インダクタンス成分の効果で、コレクタ端子側面部１００１やコレクタ端子回り込み部１００２がない場合に比べ、総合インダクタンスが６０％に低減できる。
【００３９】
（実施例３）
図１１に本発明の実施例１の半導体モジュールを用いたインバータ装置の実装図を示す。半導体モジュール１０９は並列に設置され、各半導体モジュール109はエミッタ主回路配線１１０１及びコレクタ主回路配線１１０２と電気的に接続されている。半導体モジュール１０９のエミッタ主端子とコレクタ主端子の間には、絶縁壁１１０３が設けられ、エミッタ主回路配線１１０１とコレクタ主回路配線１１０２とが電気的に絶縁がとれている。隣接し合う異なった電位の配線間隔Ｋは、空間距離４０mm以上設けてあり、電気的絶縁性が確保されている。このように、半導体モジュール１０９の高さが高電圧に必要な絶縁空間距離を満たしているため、主回路配線を半導体モジュールを設置する面と平行に設けることが可能であり、インバータ装置をコンパクトにできる。もちろん、主回路配線を半導体モジュール１０９上部から垂直に下ろしてきて主端子に接続することも可能である。この場合、エミッタ主回路配線１１０１とコレクタ主回路配線１１０２は絶縁樹脂膜を介して平行に配線されるため、主回路配線のインダクタンスが低減できる。
【００４０】
（実施例４）
図１２（ａ）及び（ｂ）は本発明の別の実施例を示す平面図及び側面図である。半導体モジュール１０９には、一方の長辺に隣接してコレクタ端子１０１ａ及び１０１ｂが合計２ヶ設置され、窪み部１２０１を挟んでエミッタ端子１０２ａ及び１０２ｂが合計２ヶ設置されている。また、エミッタ端子と同一平面上に、エミッタ補助端子１０３及びゲート端子１０４が設置されている。ゲート端子周辺を広くとったため、この平面上に半導体モジュール１０９を駆動するためのゲートドライバ（図示せず）等の周辺部品を搭載することも可能である。図１２ （ｂ）で示すように、半導体モジュール１０９のベース基板１０７からコレクタ端子までの距離Ａはエミッタ端子までの距離Ｂより大きい。半導体モジュール１０９のベース基板１０７の底面を含む平面から最も近い外部接続端子は、エミッタ主端子１０２ａ，１０２ｂ、エミッタ補助端子１０３及びゲート端子１０４であり、これらを含む平面までの距離Ｂは６０mmである。冷却フィンに取り付けるボルトの頭（図示せず）からコレクタ端子１０１ａや１０１ｂを含む平面までの高さは、ＩＥＣ規格及びＥＮ規格で定められている空間距離を満足している。距離Ａに対する距離Ｂの割合は８０％である。
【００４１】
図１３（ａ）（ｂ）は本発明による半導体モジュールを用いたインバータ装置の実装図の側面図及び上面図である。半導体モジュール１０９は並列接続され、隣接する半導体モジュール同士のコレクタ主端子１０１ａ，１０１ｂは隣接して設置され、一本のコレクタ主回路配線１３０１で接続されている。一方、エミッタ主回路配線１３０２は、コレクタ主回路配線１３０２と直交するように配線されている。コレクタ主回路配線１３０１の下をエミッタ主回路配線１３０２が交差する部分は絶縁樹脂板（図示せず）で電気的絶縁性は確保されている。このように、隣接する半導体モジュール間を最短距離で主回路配線を設置することが可能となる。このため、主回路配線のインダクタンスが２０％以上低減する。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明によれば、機械的特性及び電気絶縁特性に優れた半導体モジュール及びこれを用いたインバータ装置が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例の上面図及び側面図。
【図２】本発明の第１実施例の主端子配線形状。
【図３】本発明の第１実施例の一部を示す斜視図。
【図４】本発明の第１実施例の一部を示す断面図。
【図５】本発明の他の実施例を示す斜視図。
【図６】本発明の他の実施例を示す斜視図。
【図７】本発明の他の実施例を示す斜視図。
【図８】本発明の他の実施例を示す斜視図。
【図９】本発明の第２実施例を示す平面図及び側面図。
【図１０】（ａ）（ｂ）は第２実施例を示す主端子上面斜視図及び側面図、（ｃ）は第２実施例を示す概略断面図。
【図１１】本発明の半導体モジュールを用いたインバータの実装図。
【図１２】本発明の第３実施例を示す平面図及び側面図。
【図１３】本発明の半導体モジュールを用いたインバータ実装図。
【符号の説明】
１０１ａ，１０１ｂ，２１０，５１０，６１０，８０２…コレクタ端子、102a，１０２ｂ，２０１，５０１，６０１，８０１…エミッタ端子、１０３…エミッタ補助端子、１０４…ゲート端子、１０５…ボルト穴、１０６…主端子ボルト、１０７…ベース基板、１０８…カラー、１０９…半導体モジュール、２０２…エミッタ端子露出部、２０３…エミッタ端子ボルト穴、２０４…エミッタ端子垂直部、２０５，Ｅ…エミッタ端子垂直幅広部、２０６…エミッタ端子水平幅広部、２０７…エミッタ端子ベンド部、２０８…エミッタ端子接合部、２０９…エミッタ電流向き、２１１…コレクタ端子露出部、２１２…コレクタ端子ボルト穴、２１３…コレクタ端子垂直部、２１４，Ｆ…コレクタ端子垂直幅広部、２１５…コレクタ端子水平幅広部、２１６…コレクタ端子ベンド部、２１７…コレクタ端子接続部、２１８…コレクタ電流方向、３０１…エミッタ端子湾曲部、３０２…コレクタ端子湾曲部、３０３…エミッタ端子電流方向、３０４…コレクタ端子電流方向、４０１…ワッシャ、４０２…ボルト、４０３…キャップ、９０１…アノード端子、９０２…カソード端子、９０９…ダイオードモジュール、１００１…コレクタ端子側面部、１００２…コレクタ端子回り込み部、１００３…コレクタ電流方向、１００４…エミッタ電流方向、１１０１，１３０２…エミッタ主回路配線、１１０２，１３０１…コレクタ主回路配線、１１０３…絶縁壁、１２０１…窪み部、Ａ…半導体モジュールのベース基板面から最も離れた外部接続端子までの距離、Ｂ…半導体モジュールのベース基板面から最も近い外部接続端子までの距離、Ｃ…半導体モジュールの短辺側面から主端子ボルト中心までの距離、Ｄ…半導体モジュールの長辺側面から主端子ボルト中心までの距離、Ｇ…半導体モジュールのベース基板面と同じ電位部分から最も近い外部接続端子までの基準面平行方向距離、Ｈ…半導体モジュールのベース基板面と同じ電位部分から最も近い外部接続端子までの基準面垂直方向距離、Ｌ１…半導体パッケージの短辺、Ｌ２…半導体パッケージの長辺。
【発明の属する技術分野】
本発明は、電力用半導体素子が内蔵される半導体モジュールの実装技術に係り、特に、半導体素子を多数搭載する大電力用半導体モジュール及びこれを用いたインバータ装置に関する。
【０００２】
【従来の技術】
電圧信号で大電流が制御できる使い易いＩＧＢＴ（Insulated gate bipolar transistor）構造の半導体素子が、従来のＧＴＯ(Gate turn off thyristor）に替り、大電力用のモータ制御用として、鉄道車両用などの分野で用いられるようになってきている。鉄道用架線電圧は、直流１５００Ｖ，交流２５ｋＶなどがあり、国によっては、直流３０００Ｖ架線等がある。これらの架線電圧に対応するため、ＩＧＢＴの高耐圧化が図られ、２０００Ｖ及び３３００Ｖ耐圧のＩＧＢＴ半導体素子が開発されている。
【０００３】
一方、半導体モジュールのパッケージ形状の絶縁耐圧に関しては、それぞれの国にある規格に準じて規定されてきた。例えば、日本は、高い電圧に関して規定したＪＥＭ規格がある。これらの規格によれば、対地から電極までの空間距離や沿面距離、及び、異なる電極間の空間距離や沿面距離の最小値が規定されている。
【０００４】
従来は、特開平8−111503 号公報で示されるように、エミッタ端子とコレクタ端子の間の沿面距離を確保するため、絶縁板を設けている。電極間に絶縁板を設けると、半導体モジュールの外表面に露出する外部接続端子間を近接することが可能なため、半導体モジュール内部の端子配線設計において、インダクタンス成分を小さくできる。
【０００５】
【発明が解決しようとする課題】
半導体モジュールの絶縁耐圧を高める場合、半導体モジュールとしての電気的特性及び機械的特性に関し、次のような課題がある。
【０００６】
絶縁耐圧を高めるためには、一般に、異なる電極間の距離を長くする必要がある。空気の絶縁耐圧距離は、通常、３ｋＶ／mm程度であり、そして、湿度や温度や環境状態の影響を受ける。このように、一般に、絶縁耐圧は距離に比例するため、絶縁耐圧距離を長くとれば、より高い絶縁耐圧が確保される。半導体モジュールにおいては、ベース基板がヒートシンクと電気的に接続されており、ヒートシンクはグランドに接続されているため、ベース基板が電気的にグランドとなっている。このため、対地からの絶縁耐圧のための空間距離を確保するためには、ベース基板と電極間の空間距離を所望の絶縁耐圧空間距離以上に設ける必要があり、絶縁耐圧が高いほど、半導体モジュールのパッケージ高さが高くなる。パッケージ高さは、低くすることが好ましい。これは、パッケージ内部において、半導体素子が搭載されている絶縁性基板上の電気配線回路からパッケージ表面に露出している外部接続端子までの電気配線の長さが長くなり、そのため、配線インダクタンスが増加し、スイッチング時にかかる電圧の変動が大きくなることを避けるためである。しかし、パッケージ設置面積に対して、パッケージ高さが低すぎると、ヒートシンクに取り付ける際、ボルトで対角線上に締めて行くため、パッケージに曲げ荷重がかかり、パッケージ内部の部材に不要な応力がかかることが懸念される。パッケージの内部の絶縁耐圧を高めて確保するためには、パッケージ内部に使用される絶縁基板の機械的強度を高めるか、部分放電による絶縁耐圧劣化を抑制する構造が必要となってくる。このように、パッケージを構成している部材の剛性等を高めるか、パッケージを高くする必要がある。このように、インダクタンスなどの電気的特性からすれば、パッケージ高さが低い方が好ましいが、機械的特性から考えるとパッケージは高い方が好ましい。
【０００７】
また、絶縁耐圧を確保するため、異なる電極間の沿面距離も所望の絶縁耐圧沿面距離以上に設ける必要があり、絶縁耐圧が高いほど、エミッタ端子とコレクタ端子間に絶縁板を設けて沿面距離を取る構造の場合、エミッタ端子とコレクタ端子間の絶縁板の高さが高くなり、半導体モジュールのパッケージ高さが高くなる。エミッタ端子とコレクタ端子間の絶縁板の高さが高くなると半導体モジュールを搭載するインバ−タ装置の体積が大きくなることから、絶縁板等を含めた半導体モジュールの高さはできるだけ低いことが望ましい。また、エミッタ端子とコレクタ端子間の絶縁板が高くなると、取り扱い時に不注意により、ぶつけて絶縁板が割れ易くなる。このように、半導体モジュールの高さは、ベース基板を含む平面からエミッタ端子やコレクタ端子を含む平面までの距離で表される構造であることが望ましい。しかしながら、絶縁板を設けずに、エミッタ端子とコレクタ端子間に溝を設けて空間距離を確保する場合、空間距離は、エミッタ端子とコレクタ端子間の直線距離で表されるため、絶縁耐圧が高くなるにつれて、エミッタ端子とコレクタ端子間の距離を離す必要が生じ、端子間距離が長くなる。このため、端子間距離が長くなると、半導体モジュールの配線長が長くなるため、前述したように、配線インダクタンスが増加し、スイッチング時にかかる電圧の変動が大きくなる。また、半導体モジュールの外部接続部に接続されるブスバー配線は、ブスバー配線の設計自由度を考慮すると、ベース基板を含む平面からエミッタ端子，コレクタ端子を含む平面までの直線距離が絶縁耐圧規格の空間距離を満たすことが望ましい。このため、絶縁耐圧が高くなるにつれ、ベース基板とエミッタ端子，コレクタ端子までの距離、即ち、半導体モジュール高さを高くする必要がある。
【０００８】
また、半導体モジュールの設置面積が大きくなると、取付穴に取り付けられるボルトにかかる負荷が大きくなるため、ボルトを長くする必要が生じ、ベース基板面からボルトの頭までの距離が増加し、対地と電気的に接続されているボルトの頭と半導体モジュールの外部接続端子までの距離を絶縁耐圧の規格に照らし合わせて確保しようとすると、半導体モジュールの高さをさらに高くする必要がある。
【０００９】
また、同じ電位に接続される外部接続端子がモジュール当り３端子ある場合は、その電極に接続されるインバータ装置の主回路配線において、奇数である３端子の各端子に等距離で配線を引き回し、各端子の電流バランス取ることが難しくなる。また、外部接続端子数が多くなると、半導体モジュールの側面と端子との距離が短くなり、隣接した半導体モジュールの最も近い外部接続端子と電位が異なる場合、絶縁耐圧距離を確保するため、絶縁壁を設けるなどの対応が必要になる場合があり、インバータ装置における半導体モジュールのレイアウトに制限が生じる。
【００１０】
【課題を解決するための手段】
本発明による半導体モジュールは、ベース基板と、ベース基板の一方の面に絶縁性基板を有する。絶縁性基板の一方の面に複数の電気配線回路を形成し、電気配線回路の内、少なくとも、１つの電気配線回路上に、複数の半導体素子を搭載する。電気配線回路は、外部接続端子と電気的に接続され、外部接続端子は、複数の電気系統からなり、ベース基板の反対側のモジュール表面に露出する。絶縁性基板の半導体素子が搭載されていない面はベース基板に接合される。ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が、基準平面に最も離れた外部端子接続部が位置する平面との直線距離の８０％以上である。且つ、基準平面に最も離れた外部端子接続部が位置する平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が５mm以上である。
【００１１】
本発明による半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と基準平面に最も近い外部端子接続部が位置する平面との直線距離が、基準平面に最も離れた外部端子接続部が位置する平面との直線距離の８０％以上であり、且つ、基準平面に最も近い外部端子接続部と基準平面までの沿面距離が５０mm以上である。
【００１２】
本発明の半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面と平行な半導体モジュール表面に露出している外部端子接続部を含む平面までの直線距離である該モジュール高さが４０mmより高く、且つ、基準平面から最も近い外部接続端子までの沿面距離が５０mm以上あり、且つ、該半導体モジュールを冷却器に設置するのに必要な面積に対する該モジュールの高さの比が、０.００２mm／mm2以上である。
【００１３】
本発明による半導体モジュールは、ベース基板の絶縁性基板の半導体素子が搭載されていない面を基準平面として、基準平面から最も近い外部接続端子までの沿面距離が５０mm以上あり、基準平面と平行な半導体モジュール表面に露出している外部端子接続部を含む平面までの直線距離である該モジュール高さと半導体モジュールの絶縁耐圧の比が０.１５ｋＶ／mm以上である。
【００１４】
本発明による半導体モジュールは、異電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離が、同電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離との差が平均±２０％以内である。
【００１５】
本発明によるインバータ装置は、半導体モジュールの電極が隣接する半導体モジュールの最も近い電極の電位と異なるように対向して、半導体モジュールの長辺方向に並列設置する。
【００１６】
上記の構成によれば、半導体モジュールの外部接続端子がモジュール高さの８０％以上にあるため、パッケージ内部更間を広くとることが可能になり、半導体モジュールの断面２次モーメントが大きくなって剛性を高めることができる。このため、半導体モジュールをヒートシンクに取り付けた際、ヒートシンク面と半導体モジュール底面の隙間を小さくできる。これにより、半導体モジュールとヒートシンク間の熱抵抗を低減できる。また、半導体モジュールの剛性が高いため、半導体モジュール内部の絶縁性基板にかかる応力を低減できる。
【００１７】
半導体モジュールの剛性を高めるためには、断面の底辺が同じ場合、断面積が大きい方が断面２次モーメントが大きくなるので、半導体モジュール高さが高い方が望ましい。また、絶縁特性を考慮すると、外部接続端子も底辺からなるべく離れた場所に設けることが望ましい。よって、モジュール剛性及び絶縁特性を考慮すると、外部接続端子は、底辺から最も離れた同一平面上にあることが望ましい。しかし、外部接続端子である主端子や補助端子が同一平面にあると、電位が異なることから、絶縁性を確保するためには間隔を開ける必要があり、主回路配線や補助回路配線の布線に制約が生じ、電気ノイズの原因であるインダクタンス成分の増加を招く恐れがある。主回路配線と補助回路配線の布線に制約を受けないためには、主回路配線に接続される主端子の位置する平面と補助回路配線に接続する補助端子の位置する平面が異なり、実用的には、絶縁性を考慮して５mm以上の段差を付けることが望ましい。しかし、補助端子の位置する平面がパッケージ底辺に近いほど、パッケージ内部空間が狭くなるため、配線の引き回しに制約が生じ、パッケージ内部のインダクタンスの増加を招く。インダクタンスの値は、一般に、配線形状、すなわち、配線幅，厚さ，長さに依存する。このため、通常、内部配線長の増加に比例して、内部インダクタンスも増大する。パッケージ内部の総合インダクタンスは、配線形状で決まる自己インダクタンスの和から配線相互の位置関係から決まる相互インダクタンスを引いた値である。本発明による半導体モジュールにおいて、パッケージの底辺から最も近い外部接続端子までの占める割合をモジュール高さの８０％以上とすることで、パッケージ内部空間が広くなり、パッケージ高さ方向の対向する配線を平行に配線する部分を増やすことで相互インダクタンスが増加し、総合インダクタンスの増加が抑制される。よって、実用的には、半導体モジュールの外部接続端子がモジュール高さの８０％以上であり、且つ、外部接続の主端子と補助端子との高さ方向の距離を５mm以上にすることによって、機械的信頼性と電気的信頼性の両者が満足される。
【００１８】
さらに、同電位の外部接続端子数が偶数とすることにより、各外部接続端子に接続される主回路配線の配線の長さを等距離にすることができる。これにより、半導体素子にかかる電気的負荷、具体的には、配線のインダクタンス成分や抵抗成分が等しくなるため、主回路配線の長さの違いによる電気的ノイズや電流のアンバランスが抑制される。
【００１９】
また、絶縁沿面距離を５０mm以上とすることで、カミナリ等の異常高電圧にも耐えられる構造となり、８０００Ｖ以上の絶縁耐圧を有する半導体モジュールが得られる。これにより、半導体モジュールの外部接続端子がモジュール高さの８０％以上であり、且つ、絶縁沿面距離を５０mm以上とすることで、モジュールの剛性を高め、モジュール取り付け時の曲げ荷重に対して、モジュール内部の絶縁部材の機械的信頼性を確保するとともに、外部の絶縁耐圧をも確保され、機械的及び電気的特性が両立する。
【００２０】
また、ヒートシンクへ半導体モジュールをボルト締めするとき、対角線上に順次締結していくため、モジュール高さが４０mm未満では剛性が小さいため、変形しやすい。このため、モジュール内部の絶縁性基板にまで応力がかかり割れる恐れがある。本発明者の得た新規な知見によれば、半導体モジュールを冷却器に設置するのに必要な面積に対するモジュールの高さの比が０.００２mm／mm2以上の場合、絶縁性基板が割れにくく、０.２mm／mm2未満の場合、割れ易くなる。例えば、底面積が２００平方ミリメートル以上の半導体モジュールの剛性を確保するためには、モジュール高さが４０mm以上あることが好ましい。これより、半導体モジュールを冷却器に設置するのに必要な面積に対するモジュールの高さの比が、０.００２mm／mm2以上であり、且つ、絶縁沿面距離を５０mm以上とすることで、モジュール設置面積が増大しても、モジュール剛性が確保される。従って、モジュール内部の絶縁部材の機械的信頼性が確保されるとともに、外部の絶縁耐圧をも確保される。従って、機械的及び電気的特性が両立する。
【００２１】
また、機械的信頼性からは、モジュール高さが高い方が好ましい。しかし、モジュール高さと絶縁耐圧比が０.１５ｋＶ／mm 未満では、所望の絶縁耐圧を得る場合、モジュール剛性の必要以上にモジュール高さを高くしなければならない。モジュール高さと絶縁耐圧比を０.１５ｋＶ／mm 以上とし、且つ、絶縁沿面距離が５０mm以上とすることで、モジュール剛性と絶縁耐圧とがバランスする。
【００２２】
また、異電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離が、同電位の電極の中心を結んだ直線と半導体モジュール端部との間の最も短い距離との差が平均±２０％以内とすることで、半導体モジュールの各側面から外部接続端子までの距離が実質的にほぼ等しくなる。従って、隣接する半導体モジュールの電極位置による制約を受けることがなくなり、モジュール配置の制約がなくなる。
【００２３】
また、半導体モジュールの電極が隣接する半導体モジュールの最も近い電極の電位と異なるように対向して、半導体モジュールの長辺に並列設置することにより、半導体モジュール間の配線間隔を最短距離で接続され、インバータ装置の主回路配線のインダクタンスが低減する。
【００２４】
【発明の実施の形態】
（実施例１）
図１（ａ）に本実施例の上面図を示す。半導体モジュール１０９の外部接続端子として、コレクタ端子１０１ａ及び１０１ｂが直線上に２端子並んで設置されている。また、コレクタ端子とは異なる電位の外部接続端子として、エミッタ端子１０２ａ及び１０２ｂが直線上に２端子並んで設置されている。コレクタ端子１０１ａ，１０１ｂとエミッタ端子１０２ａ，１０２ｂは同一平面上に設置され、ボルト１０６を介して主回路配線（図示せず）と電気的接続が行われる。このように同電位の外部接続端子数が偶数であるため、各外部接続端子に接続される主回路配線の配線の長さが等距離になる。これにより、半導体素子にかかる電気的負荷、具体的には、配線のインダクタンス成分や抵抗成分が等しくなるので、主回路配線の長さの違いによる電気的ノイズや電流のアンバランスが抑制される。エミッタ端子１０２ａ，１０２ｂと並行に、補助端子として、エミッタ補助端子１０３，ゲート端子１０４が設置されている。エミッタ補助端子１０３，ゲート端子１０４は同一平面上に設置されている。エミッタ補助端子１０３，ゲート端子１０４が設置されている同一平面に、コレクタ補助端子（図示せず）等のその他の補助端子を設けることも可能である。冷却フィン（図示せず）へ取り付けるためのボルト穴１０５が外部接続端子の配置と並行に３ヶずつ合計６ヶ設置されている。このボルト穴１０５を介してボルト（図示せず）で所定のトルクで冷却フィンに固定される。
【００２５】
半導体モジュール１０９の短辺側面から主端子ボルト１０６の中心位置までの距離Ｃは４１mmである。半導体モジュール１０９の長辺側面から主端子ボルト１０６の中心位置までの距離Ｄは４０mmである。距離Ｃと距離Ｄの差は、距離Ｃと距離Ｄとの平均の±２０％以下となっている。このように、半導体モジュール９０９の各側面から主端子ボルト１０６までの距離がほぼ等しいため、隣接するモジュールによらずモジュール配置が自由にできる。
【００２６】
図１(ｂ)に本実施例の側面図を示す。半導体モジュール１０９のベース１０７の底面を含む平面から最も離れた外部接続端子は、コレクタ端子１０１ａや101b及びエミッタ端子１０２ａや１０２ｂであり、これらを含む平面までの距離、すなわち、モジュール高さＡは、６０mmである。半導体モジュール１０９のベース１０７の底面を含む平面から最も近い外部接続端子は、エミッタ補助端子１０３及びゲート端子１０４であり、これらを含む平面までの距離Ｂは４９mmである。モジュール高さＡと距離Ｂの差は１１mmである。これにより、コレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂに接続されるブスバー（図示せず）とエミッタ補助端子１０３及びゲート端子１０４に接続される配線（図示せず）間の距離が５mm以上あり、絶縁性が確保され、且つ、平面方向に延びるエミッタ補助端子配線，ゲート配線の設置形態に制約を受けることなく、エミッタブスバー配線（図示せず）やコレクタブスバー配線（図示せず）を設置することができる。冷却フィンに取り付けるボルトの頭（図示せず）からコレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂを含む平面までの高さは、IEC規格及びＥＮ規格で定められている空間距離を満足している。距離Ａに対する距離Ｂの割合は８２％である。これより、半導体モジュール１０９の底面を含む平面からエミッタ補助端子１０３及びゲート端子１０４を含む平面までの距離を広くとることができるため、半導体モジュール１０９の内部のコレクタ端子101aや１０１ｂ及びエミッタ端子１０２ａや１０２ｂの配線経路の設定に余裕ができる。
【００２７】
また、図１の半導体モジュールを冷却器に設置するのに必要な面積、すなわち、モジュールの短辺距離Ｌ１と長辺距離Ｌ２をかけた面積であるモジュール設置面積Ｌ１Ｌ２に対するモジュール高さＡの比は０.００２mm／mm2以上とする。具体的には、図１のモジュール設置面積Ｌ１Ｌ２は、２６６００平方ミリメートルであり、モジュール高さＡは６０mmなので、モジュール設置面積に対するモジュール高さの比は、０.００２２６mm／mm2となっている。このため、モジュール外形形状において、絶縁沿面距離や絶縁空間距離をモジュール設置面積に対して長くとることが可能であるため、直流３０００Ｖの架線電圧等の高電圧が印加されるインバータ装置をコンパクトにできる。
【００２８】
【表１】
モジュール設置面積に対するモジュール高さの比が０.２ 未満であると、表１に示すように、モジュール設置面積に対してモジュール高さが小さいため、モジュールの剛性が小さく、冷却フィンへ取り付け時にたわみ、内部の絶縁基板が破損する。本実施例の半導体モジュールは電圧９５００Ｖrms を１分間印加しても破壊しない。これより、半導体モジュール高さと絶縁耐圧の比は、０.１５ ｋＶ／mm以上である。また、絶縁沿面距離を５０mm以上とすることで、カミナリ等の異常高電圧にも耐えられる構造となり、８０００Ｖ以上の絶縁耐圧を有する半導体モジュールが得られる。
【００３０】
図２（ａ）に本実施例の半導体モジュール１０９のエミッタ端子２０１の形状を、図２（ｂ）にコレクタ端子２１０の形状を示す。エミッタ端子２０１において、モジュール外表面に露出される部分２０２には、主端子穴２０３があいており、ボルト１０６が挿入される。すなわち、モジュール外表面に露出される部分２０２は、インバータ装置の主回路配線と電気的接続がなされる部分である。エミッタパターン接続部２０８は、半導体モジュール１０９内部において、ベース基板１０７に固着される銅接合セラミック基板（図示せず）のエミッタ銅パターン（図示せず）に電気的に接続される。銅接合セラミック基板は、導体として、銅以外にアルミニウムやモリブデンなどの電気導電体であればよい。ベンド部２０７は、半導体モジュール１０９が熱負荷を受けて変形した場合に、エミッタパターン接続部２０８に掛かる応力を緩和する。エミッタパターン接続部２０８は、合計４ヶ所ある。コレクタ端子２１０においては、エミッタ端子２０１と同様に、モジュール外表面に露出される部分２１１には、主端子穴２１２があいており、ボルト１０６が挿入される。すなわち、モジュール外表面に露出される部分２１１は、インバータ装置の主回路配線と電気的に接続される。コレクタパターン接続部２１７は、半導体モジュール１０９内部において、ベース基板１０７に固着される銅接合セラミック基板（図示せず）のコレクタ銅パターン（図示せず）に電気的に接続される。ベンド部２１６は、半導体モジュール１０９が熱負荷を受けて変形した場合に、コレクタパターン接続部２１７に掛かる応力を緩和する。コレクタパターン接続部２１７は、合計４ヶ所ある。エミッタ端子２０１とコレクタ端子２１０の１組で、銅接合セラミック基板（図示せず）が２枚接続される。一般に、並行して設置されている２端子における総合インダクタンスは、各端子の自己インダクタンス成分の和に、各端子に生じる端子間の相互インダクタンスを引いた値となる。これより、相互インダクタンス成分が大きい程、総合インダクタンスは小さくなる。相互インダクタンス成分は、隣接する端子において、電流が対向して流れる部分に生じる。コレクタ端子２１０とエミッタ端子２０１は、コレクタ端子２１０の垂直幅広部２１４とエミッタ端子２０１の垂直幅広部２０５の距離を２mm離して隣接して設置されている。コレクタ端子２１０の垂直幅広部２１４とエミッタ端子２１０の垂直幅広部２０５の距離は、なるべく、絶縁耐圧が確保される範囲内で小さいことが好ましい。なぜなら、垂直幅広部２１４と垂直幅広部２０５との距離が近い程、相互インダクタンス成分が大きくなることで、コレクタ端子２１０とエミッタ端子２０１との総合インダクタンス成分を小さくできるからである。
【００３１】
コレクタ端子２１０において、モジュール外表面に露出される部分２１１から流れ込んだ電流は、垂直部２１３を通り、垂直幅広部２１４を電流の向き２１８で表されるように通り、水平幅広部２１５で電流分岐され、ベンド部２１６を通り、コレクタパターン接続部２１７へ流れる。一方、エミッタ端子２０１を流れる電流は、エミッタパターン接続部２０８からベンド部２０７を通り、水平幅広部２０６を通り、垂直幅広部２０５を電流の向き２０９で表されるように通り、垂直部２０４を通り、モジュール外表面に露出される部分２０２へ流れる。一般に隣接する端子の面積が大きい程、相互インダクタンスは大きくなる。半導体モジュール１０９は、ベース基板１０７における絶縁性基板及び半導体素子が搭載されていない面を基準平面として、基準平面に最も近い外部端子接続部、すなわち、エミッタ補助端子１０３及びゲート端子１０４が位置する平面との直線距離が、基準平面から最も離れた外部接続端子、すなわち、コレクタ端子２１０の露出部２１１とエミッタ端子２０１の露出部２０２が位置する平面との直線距離の８０％以上であるため、コレクタ端子２１０の垂直幅広部２１４の長さＦとエミッタ端子２０１の垂直幅広部２０５の長さＥを２０mmと長く取ることができる。これにより、コレクタ端子２１０とエミッタ端子２０１の対向する電流通路の面積を広く設けることができるため、相互インダクタンス成分の効果で、垂直幅広部２１４及び２０５がない場合に比べ、総合インダクタンスが７０％に低減できる。さらにインダクタンスを下げるためには、図３に示すように、コレクタ端子２１０の垂直部２０４において、エミッタ端子２０１の露出部２０２に近い方の側面を湾曲などの形状にし、且つ、エミッタ端子２０１の垂直部２０４において、コレクタ端子２１０の露出部２１１に近い方の側面を湾曲などの形状にすることで、コレクタ端子２１０から流れた電流方向３０４と、エミッタ端子２０１へ流れる電流方向３０３が、角度を有して交差するため、同一方向に流れることによるインダクタンス成分の増加が抑制される。
【００３２】
図４は、半導体モジュール１０９の取付穴１０５付近の断面図である。取付穴１０５を有するカラー１０８にワッシャ４０１を介してボルト４０２が挿入され、半導体モジュール冷却フィン（図示せず）にネジ止めされている。対地の空間距離を確保するため、エミッタ端子２０１やコレクタ端子２１０に最も近いグランド電位を有するボルト４０１を電気的に絶縁するため、ボルト４０１を絶縁性樹脂から成るキャップ４０３を被せる。キャップ４０３を用いることにより、絶縁空間距離が長くなり、エミッタ端子２０１やコレクタ端子２１０に最も近いグランド電位を有する所は冷却フィン（図示せず）となる。
【００３３】
さらに、半導体モジュール１０９内部のインダクタンス成分を低減するためには、次のような配線を用いることが望ましい。すなわち、１組のエミッタ端子１０１ａとコレクタ端子１０２ａは、２組の内部配線から構成されている。図５に２組の内部配線の内、１組の内部配線形状を示す。エミッタ端子５０１は、露出部５０２，主端子穴５０３，垂直部５０４，垂直幅広部５０５，水平幅広部５０６，ベンド部５０７，エミッタパターン接続部５０８から構成されている。エミッタパターン接続部５０８は、２ヶ所あり、前記エミッタ端子２０１のエミッタパターン接続部２０８の４ヶ所の半分の数である。コレクタ端子５１０は、露出部５１１，主端子穴５１２，垂直部５１３，垂直幅広部５１４，ベンド部５１６，コレクタパターン接続部５１７から構成されている。コレクタパターン接続部５０８は、２ヶ所あり、前記コレクタ端子２１０のコレクタパターン接続部２１６の４ヶ所の半分の数である。エミッタ端子５０１とコレクタ端子５１０は、端子間間隔Ｊを２mmとして設置する。
【００３４】
図６に２組の内部配線の内、もう一方の１組の内部配線形状を示す。エミッタ端子６０１は、エミッタ端子５０１と同様に、露出部６０２，主端子穴６０３，垂直部６０４，垂直幅広部６０５，水平幅広部６０６，ベンド部６０７，エミッタパターン接続部６０８から構成されている。エミッタ端子６０１形状において、垂直幅広部６０５，水平幅広部６０６，ベンド部６０７，エミッタパターン接続部６０８の部分は、エミッタ端子５０１と同形状である。コレクタ端子６１０は、コレクタ端子５１０と同様に、露出部６１１,主端子穴６１２,垂直部６１３，垂直幅広部６１４，ベンド部６１６，コレクタパターン接続部６１７から構成されている。コレクタ端子６１０の形状において、垂直幅広部６１４，ベンド部６１６，コレクタパターン接続部６１７の部分は、コレクタ端子５１０と同形状である。エミッタ端子６０１とコレクタ端子６１０は、端子間間隔Ｊを２mmとして設置する。
【００３５】
図７に示すように、エミッタ端子の主端子穴５０３と主端子穴６０３とが重なり、同一のボルト（図示せず）で取り付けられるように配置する。同様に、コレクタ端子においても、主端子穴５１２と主端子穴６１２とが重なり、同一のボルト(図示せず)で取り付けられるように配置する。すなわち、図２のエミッタ端子２０１とコレクタ端子２１０からなる１組の主端子構成を、図７のエミッタ端子５０１とコレクタ端子５１０、及び、エミッタ端子６０１とコレクタ端子６１０からなる２組の主端子構成で、置き換えることができる。これにより、エミッタ端子２０１とコレクタ端子２１０からなる１組の主端子構成に比べ、配線インダクタンスが半減される。
【００３６】
（実施例２）
図９（ａ）に本発明の別の実施例の上面図を示す。図９（ｂ）に側面図を示す。アノード端子９０１及びカソード端子９０２が各１ケずつ設置されている。主端子ボルト１０６の中心位置は、長辺側面からの距離Ｃと短辺側面からの距離Ｄとの差が、距離Ｃと距離Ｄとの平均の±２０％以下となっている。このように、半導体モジュール９０９の各側面から主端子ボルト１０６の距離がほぼ等しいため、隣接するモジュールによらずモジュール配置が自由にできる。半導体モジュール９０９は、ダイオードチップを搭載したダイオード・モジュールである。３レベルインバータ装置において、ＩＧＢＴモジュールとともに用いられる。半導体モジュール９０９は、エミッタ補助端子やゲート端子を設けていないが、同じインバータ装置に設置され、主回路配線に、アノード端子９０１及びカソード端子９０２が接続される。このため、同じインバータ装置に設置されるＩＧＢＴモジュールのエミッタ補助端子及びゲート端子と同じベース面からの距離Ｂのところに、平面部を形成している。距離Ａ及びＢは、実施例１と共に同じインバータ装置に設置されるため、実施例１の半導体モジュール１０９と同じく、距離Ａは６０mmに、距離Ｂは４９mmになっている。
【００３７】
図１０（ａ)，(ｂ)，(ｃ）に半導体モジュール９０９の主端子内部配線を示す。図１０（ａ）は主端子上面斜視図、図１０（ｂ）は主端子側面図である。図１０（ｃ）は主端子の電流流れ方向を示す概略断面図である。図１０（ｂ）のコレクタ端子２１０において、モジュール外表面に露出される部分２１１から流れ込んだ電流は、コレクタ端子側面部１００１やコレクタ端子回り込み部１００２をコレクタ電流方向１００３で流れる。一方、エミッタ端子２０１を流れる電流は、エミッタパターン接続部２０８からベンド部２０７を通り、水平幅広部206を通り、垂直幅広部２０５をエミッタ電流方向１００４で表されるように通り、モジュール外表面に露出される部分２０２へ流れる。一般に隣接する端子の面積が大きい程、相互インダクタンスは大きくなる。
【００３８】
本実施例によれば、図１０（ｃ）に示すようにエミッタ端子垂直幅広部２０５を取り囲むようにコレクタ端子垂直幅広部２１４が形成されている。図１０(ｃ)に示すようにエミッタ端子垂直幅広部２０５を流れるエミッタ電流方向１００４は、下から上方向に流れ、一方、コレクタ端子垂直幅広部２１４を流れるコレクタ電流方向１００１〜１００３は、上から下方向に流れる。これにより、コレクタ端子２１０とエミッタ端子２０１の対向する電流通路の面積を広く設けることができるため、相互インダクタンス成分の効果で、コレクタ端子側面部１００１やコレクタ端子回り込み部１００２がない場合に比べ、総合インダクタンスが６０％に低減できる。
【００３９】
（実施例３）
図１１に本発明の実施例１の半導体モジュールを用いたインバータ装置の実装図を示す。半導体モジュール１０９は並列に設置され、各半導体モジュール109はエミッタ主回路配線１１０１及びコレクタ主回路配線１１０２と電気的に接続されている。半導体モジュール１０９のエミッタ主端子とコレクタ主端子の間には、絶縁壁１１０３が設けられ、エミッタ主回路配線１１０１とコレクタ主回路配線１１０２とが電気的に絶縁がとれている。隣接し合う異なった電位の配線間隔Ｋは、空間距離４０mm以上設けてあり、電気的絶縁性が確保されている。このように、半導体モジュール１０９の高さが高電圧に必要な絶縁空間距離を満たしているため、主回路配線を半導体モジュールを設置する面と平行に設けることが可能であり、インバータ装置をコンパクトにできる。もちろん、主回路配線を半導体モジュール１０９上部から垂直に下ろしてきて主端子に接続することも可能である。この場合、エミッタ主回路配線１１０１とコレクタ主回路配線１１０２は絶縁樹脂膜を介して平行に配線されるため、主回路配線のインダクタンスが低減できる。
【００４０】
（実施例４）
図１２（ａ）及び（ｂ）は本発明の別の実施例を示す平面図及び側面図である。半導体モジュール１０９には、一方の長辺に隣接してコレクタ端子１０１ａ及び１０１ｂが合計２ヶ設置され、窪み部１２０１を挟んでエミッタ端子１０２ａ及び１０２ｂが合計２ヶ設置されている。また、エミッタ端子と同一平面上に、エミッタ補助端子１０３及びゲート端子１０４が設置されている。ゲート端子周辺を広くとったため、この平面上に半導体モジュール１０９を駆動するためのゲートドライバ（図示せず）等の周辺部品を搭載することも可能である。図１２ （ｂ）で示すように、半導体モジュール１０９のベース基板１０７からコレクタ端子までの距離Ａはエミッタ端子までの距離Ｂより大きい。半導体モジュール１０９のベース基板１０７の底面を含む平面から最も近い外部接続端子は、エミッタ主端子１０２ａ，１０２ｂ、エミッタ補助端子１０３及びゲート端子１０４であり、これらを含む平面までの距離Ｂは６０mmである。冷却フィンに取り付けるボルトの頭（図示せず）からコレクタ端子１０１ａや１０１ｂを含む平面までの高さは、ＩＥＣ規格及びＥＮ規格で定められている空間距離を満足している。距離Ａに対する距離Ｂの割合は８０％である。
【００４１】
図１３（ａ）（ｂ）は本発明による半導体モジュールを用いたインバータ装置の実装図の側面図及び上面図である。半導体モジュール１０９は並列接続され、隣接する半導体モジュール同士のコレクタ主端子１０１ａ，１０１ｂは隣接して設置され、一本のコレクタ主回路配線１３０１で接続されている。一方、エミッタ主回路配線１３０２は、コレクタ主回路配線１３０２と直交するように配線されている。コレクタ主回路配線１３０１の下をエミッタ主回路配線１３０２が交差する部分は絶縁樹脂板（図示せず）で電気的絶縁性は確保されている。このように、隣接する半導体モジュール間を最短距離で主回路配線を設置することが可能となる。このため、主回路配線のインダクタンスが２０％以上低減する。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明によれば、機械的特性及び電気絶縁特性に優れた半導体モジュール及びこれを用いたインバータ装置が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例の上面図及び側面図。
【図２】本発明の第１実施例の主端子配線形状。
【図３】本発明の第１実施例の一部を示す斜視図。
【図４】本発明の第１実施例の一部を示す断面図。
【図５】本発明の他の実施例を示す斜視図。
【図６】本発明の他の実施例を示す斜視図。
【図７】本発明の他の実施例を示す斜視図。
【図８】本発明の他の実施例を示す斜視図。
【図９】本発明の第２実施例を示す平面図及び側面図。
【図１０】（ａ）（ｂ）は第２実施例を示す主端子上面斜視図及び側面図、（ｃ）は第２実施例を示す概略断面図。
【図１１】本発明の半導体モジュールを用いたインバータの実装図。
【図１２】本発明の第３実施例を示す平面図及び側面図。
【図１３】本発明の半導体モジュールを用いたインバータ実装図。
【符号の説明】
１０１ａ，１０１ｂ，２１０，５１０，６１０，８０２…コレクタ端子、102a，１０２ｂ，２０１，５０１，６０１，８０１…エミッタ端子、１０３…エミッタ補助端子、１０４…ゲート端子、１０５…ボルト穴、１０６…主端子ボルト、１０７…ベース基板、１０８…カラー、１０９…半導体モジュール、２０２…エミッタ端子露出部、２０３…エミッタ端子ボルト穴、２０４…エミッタ端子垂直部、２０５，Ｅ…エミッタ端子垂直幅広部、２０６…エミッタ端子水平幅広部、２０７…エミッタ端子ベンド部、２０８…エミッタ端子接合部、２０９…エミッタ電流向き、２１１…コレクタ端子露出部、２１２…コレクタ端子ボルト穴、２１３…コレクタ端子垂直部、２１４，Ｆ…コレクタ端子垂直幅広部、２１５…コレクタ端子水平幅広部、２１６…コレクタ端子ベンド部、２１７…コレクタ端子接続部、２１８…コレクタ電流方向、３０１…エミッタ端子湾曲部、３０２…コレクタ端子湾曲部、３０３…エミッタ端子電流方向、３０４…コレクタ端子電流方向、４０１…ワッシャ、４０２…ボルト、４０３…キャップ、９０１…アノード端子、９０２…カソード端子、９０９…ダイオードモジュール、１００１…コレクタ端子側面部、１００２…コレクタ端子回り込み部、１００３…コレクタ電流方向、１００４…エミッタ電流方向、１１０１，１３０２…エミッタ主回路配線、１１０２，１３０１…コレクタ主回路配線、１１０３…絶縁壁、１２０１…窪み部、Ａ…半導体モジュールのベース基板面から最も離れた外部接続端子までの距離、Ｂ…半導体モジュールのベース基板面から最も近い外部接続端子までの距離、Ｃ…半導体モジュールの短辺側面から主端子ボルト中心までの距離、Ｄ…半導体モジュールの長辺側面から主端子ボルト中心までの距離、Ｇ…半導体モジュールのベース基板面と同じ電位部分から最も近い外部接続端子までの基準面平行方向距離、Ｈ…半導体モジュールのベース基板面と同じ電位部分から最も近い外部接続端子までの基準面垂直方向距離、Ｌ１…半導体パッケージの短辺、Ｌ２…半導体パッケージの長辺。
Claims (3)
- ベース基板と、該ベース基板の一方の面に絶縁性基板を有し、該絶縁性基板の一方の面に複数の電気配線回路を形成し、該電気配線回路の内、少なくとも、１つの電気配線回路上に、複数の半導体素子を搭載し、該電気配線回路は、外部接続端子と電気的に接続され、該外部接続端子は、複数の電気系統からなり、ベース基板の反対側のモジュール表面に露出しており、該絶縁性基板の半導体素子が搭載されていない他方の面がベース基板に接合された半導体モジュールにおいて、
前記外部接続端子が、第１のコレクタ端子と第２のコレクタ端子と、第１のエミッタ端子と第２のエミッタ端子とを備え、
該第１のコレクタ端子と第２のコレクタ端子が、
モジュール表面に露出する板状の露出部と、該露出部に接続する板状の垂直部と、該垂直部に接続する板状の垂直幅広部と、該垂直幅広部に接続する板状の水平幅広部と、該水平幅広部に接続するベンド部とを有し、
前記第１のエミッタ端子と第２のエミッタ端子が、
モジュール表面に露出する板状の露出部と、該露出部に接続する板状の垂直部と、該垂直部に接続する板状の垂直幅広部と、該垂直幅広部に接続するベンド部とを有し、
前記第１のコレクタ端子の垂直幅広部と第１のエミッタ端子の垂直幅広部とが対向し、前記第１のコレクタ端子の露出部と、第２のコレクタ端子の露出部とを重ねて配置し、
前記第２のコレクタ端子の垂直幅広部と第２のエミッタ端子の垂直幅広部とが対向し、前記第１のエミッタ端子の露出部と第２のエミッタ端子の露出部とを重ねて配置し、
前記第１のコレクタ端子の露出部に配置した主端子穴と前記第２のコレクタ端子の露出部に配置した主端子穴とを重ねて第１のボルトで取り付け、
前記第１のエミッタ端子の露出部に配置した主端子穴と前記第２のエミッタ端子の露出部に配置した主端子穴とを重ねて第２のボルトで取り付けた
ことを特徴とする半導体モジュール。 - ベース基板と、該ベース基板の一方の面に絶縁性基板を有し、該絶縁性基板の一方の面に複数の電気配線回路を形成し、該電気配線回路の内、少なくとも、１つの電気配線回路上に、複数の半導体素子を搭載し、該電気配線回路は、外部接続端子と電気的に接続され、該外部接続端子は、複数の電気系統からなり、ベース基板の反対側のモジュール表面に露出しており、該絶縁性基板の半導体素子が搭載されていない他方の面がベース基板に接合された半導体モジュールにおいて、
前記外部接続端子が、コレクタ端子とエミッタ端子とを備え、
該コレクタ端子が、
モジュール表面に露出する板状の露出部と、該露出部に接続する板状の垂直部と、該垂直部に接続する板状の垂直幅広部と、該垂直幅広部に接続する板状の水平幅広部と、該水平幅広部に接続するベンド部とを有し、前記垂直幅広部は側面部と回り込み部とを備えており、
該エミッタ端子が、
モジュール表面に露出する板状の露出部と、該露出部に接続する板状の垂直部と、該垂直部に接続する板状の垂直幅広部と、
該垂直幅広部に接続するベンド部とを有し、
前記コレクタ端子の垂直幅広部の側面部と回り込み部とが、前記エミッタ端子の垂直幅広部を取り囲むように形成されていることを特徴とする半導体モジュール。 - 請求項１または請求項２のいずれかに記載の半導体モジュールにおいて、
前記ベース基板の前記絶縁性基板の半導体素子が搭載されていない他方の面を基準平面として、前記基準面から最も近い外部接続端子までの沿面距離が５０mm以上あり、
且つ、前記基準平面と平行な半導体モジュール表面に露出している外部端子接続部を含む平面までの直線距離であるモジュール高さと該半導体モジュールの絶縁耐圧の比が０.１５ｋＶ／mm 以上であることを特徴とする半導体モジュール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31333199A JP3695260B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体モジュール |
| US09/654,085 US6441317B1 (en) | 1999-11-04 | 2000-09-01 | Semiconductor module and inverter device |
| EP00307629A EP1098369A3 (en) | 1999-11-04 | 2000-09-04 | Semiconductor module and inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31333199A JP3695260B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135788A JP2001135788A (ja) | 2001-05-18 |
| JP3695260B2 true JP3695260B2 (ja) | 2005-09-14 |
Family
ID=18039963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31333199A Expired - Fee Related JP3695260B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体モジュール |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6441317B1 (ja) |
| EP (1) | EP1098369A3 (ja) |
| JP (1) | JP3695260B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601874B2 (ja) * | 2001-07-30 | 2010-12-22 | 三菱電機株式会社 | 半導体装置 |
| JP2003060157A (ja) * | 2001-08-08 | 2003-02-28 | Mitsubishi Electric Corp | パワーモジュール |
| JP4066644B2 (ja) * | 2001-11-26 | 2008-03-26 | 株式会社豊田自動織機 | 半導体装置、半導体装置の配線方法 |
| DE60129146T2 (de) * | 2001-12-24 | 2007-12-13 | Abb Research Ltd. | Modulgehäuse und Leistungshalbleitermodul |
| JP4081611B2 (ja) * | 2003-11-19 | 2008-04-30 | 株式会社豊田自動織機 | 半導体装置 |
| JP4496896B2 (ja) * | 2004-09-02 | 2010-07-07 | トヨタ自動車株式会社 | 電力変換装置 |
| JP4609075B2 (ja) * | 2005-01-18 | 2011-01-12 | 富士電機システムズ株式会社 | 電力変換装置の配線構造 |
| JP4735270B2 (ja) * | 2005-01-21 | 2011-07-27 | 株式会社日立製作所 | 電源装置およびこれを用いた電源システム、電子装置 |
| DE102006014582B4 (de) * | 2006-03-29 | 2011-09-15 | Infineon Technologies Ag | Halbleitermodul |
| EP2071626A1 (en) * | 2007-12-11 | 2009-06-17 | ABB Research Ltd. | Semiconductor module and connection terminal device |
| US8076696B2 (en) | 2009-10-30 | 2011-12-13 | General Electric Company | Power module assembly with reduced inductance |
| JP5561380B2 (ja) | 2011-02-17 | 2014-07-30 | 富士電機株式会社 | 半導体装置の内部配線構造 |
| JP5555206B2 (ja) * | 2011-07-11 | 2014-07-23 | 株式会社 日立パワーデバイス | 半導体パワーモジュール |
| JP5475722B2 (ja) * | 2011-07-25 | 2014-04-16 | 株式会社日立製作所 | 電力変換装置 |
| JP5785119B2 (ja) * | 2012-03-14 | 2015-09-24 | トヨタ自動車株式会社 | 電力供給装置 |
| KR102034717B1 (ko) * | 2013-02-07 | 2019-10-21 | 삼성전자주식회사 | 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈 |
| JP6166701B2 (ja) * | 2014-08-22 | 2017-07-19 | 株式会社東芝 | 半導体装置 |
| JP6326038B2 (ja) * | 2015-12-24 | 2018-05-16 | 太陽誘電株式会社 | 電気回路装置 |
| CN107546214B (zh) * | 2016-06-23 | 2020-02-07 | 台达电子工业股份有限公司 | 功率模块封装结构 |
| US10770376B2 (en) | 2016-11-11 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device, inverter unit and automobile |
| US11107761B2 (en) * | 2018-02-06 | 2021-08-31 | Denso Corporation | Semiconductor device |
| JP6493612B1 (ja) | 2018-08-13 | 2019-04-03 | 富士電機株式会社 | パワー半導体モジュールおよび車両 |
| JP7156105B2 (ja) * | 2019-03-11 | 2022-10-19 | 株式会社デンソー | 半導体モジュール |
| EP3748674A1 (de) * | 2019-06-04 | 2020-12-09 | Siemens Aktiengesellschaft | Leistungshalbleitermodul mit minimaler induktiver kopplung von anschlusselementen |
| CN112750803B (zh) * | 2019-10-31 | 2023-05-16 | 株洲中车时代电气股份有限公司 | 一种母排端子及igbt功率模块 |
| DE102022207848A1 (de) | 2022-07-29 | 2023-11-16 | Vitesco Technologies Germany Gmbh | Kontaktierungselement für Leistungshalbleitermodule, Leistungshalbleitermodul und Inverter mit einem Kontaktierungselement |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172759A (ja) * | 1983-03-22 | 1984-09-29 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタモジユ−ル |
| US4819042A (en) * | 1983-10-31 | 1989-04-04 | Kaufman Lance R | Isolated package for multiple semiconductor power components |
| JPH04172774A (ja) | 1990-11-07 | 1992-06-19 | Hitachi Ltd | 波形等化装置 |
| JP3053298B2 (ja) * | 1992-08-19 | 2000-06-19 | 株式会社東芝 | 半導体装置 |
| JPH06233554A (ja) * | 1993-01-28 | 1994-08-19 | Fuji Electric Co Ltd | インバータ装置 |
| US5293511A (en) * | 1993-03-16 | 1994-03-08 | Texas Instruments Incorporated | Package for a semiconductor device |
| EP0706221B8 (en) * | 1994-10-07 | 2008-09-03 | Hitachi, Ltd. | Semiconductor device comprising a plurality of semiconductor elements |
| JP3269745B2 (ja) * | 1995-01-17 | 2002-04-02 | 株式会社日立製作所 | モジュール型半導体装置 |
| JP3168901B2 (ja) * | 1996-02-22 | 2001-05-21 | 株式会社日立製作所 | パワー半導体モジュール |
| DE69726518T2 (de) * | 1996-09-06 | 2004-10-07 | Hitachi Ltd | Leistungshalbleiteranordnung in modularer Bauart |
| JPH10335579A (ja) * | 1997-05-27 | 1998-12-18 | Toshiba Corp | 大電力半導体モジュール装置 |
| US6078501A (en) * | 1997-12-22 | 2000-06-20 | Omnirel Llc | Power semiconductor module |
-
1999
- 1999-11-04 JP JP31333199A patent/JP3695260B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-01 US US09/654,085 patent/US6441317B1/en not_active Expired - Fee Related
- 2000-09-04 EP EP00307629A patent/EP1098369A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6441317B1 (en) | 2002-08-27 |
| JP2001135788A (ja) | 2001-05-18 |
| EP1098369A3 (en) | 2003-09-10 |
| EP1098369A2 (en) | 2001-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3695260B2 (ja) | 半導体モジュール | |
| US7859103B2 (en) | Semiconductor module and inverter device | |
| US6522544B1 (en) | Power module | |
| US6181590B1 (en) | Power inverter | |
| EP0828341B1 (en) | Modular type power semiconductor apparatus | |
| US7760503B2 (en) | Semiconductor module and inverter device | |
| US5705848A (en) | Power semiconductor module having a plurality of submodules | |
| US8040707B2 (en) | Power converter | |
| KR102664547B1 (ko) | 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법 | |
| JP6836201B2 (ja) | 電力変換装置 | |
| JP4209421B2 (ja) | 電力変換器の主回路構造 | |
| US10652997B2 (en) | Switching power supply device | |
| EP2034602A1 (en) | Power converter | |
| US20110024896A1 (en) | Power semiconductor device | |
| JP3673776B2 (ja) | 半導体モジュール及び電力変換装置 | |
| US6795324B2 (en) | Power converter | |
| US20200211954A1 (en) | Semiconductor module | |
| JP3811878B2 (ja) | 電力変換器の主回路構造 | |
| US11450647B2 (en) | Semiconductor module and semiconductor device including the same | |
| JP2013045847A (ja) | 半導体モジュール | |
| JPH1084077A (ja) | 半導体モジュール及びこれを用いたインバータ装置 | |
| JP3629222B2 (ja) | 半導体装置 | |
| CN219497779U (zh) | 半导体功率模块、电机控制器和车辆 | |
| CN1161572A (zh) | 带有多个子模件的功率半导体模件 | |
| CN118355493A (zh) | 半导体模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |