JP7156105B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP7156105B2 JP7156105B2 JP2019043885A JP2019043885A JP7156105B2 JP 7156105 B2 JP7156105 B2 JP 7156105B2 JP 2019043885 A JP2019043885 A JP 2019043885A JP 2019043885 A JP2019043885 A JP 2019043885A JP 7156105 B2 JP7156105 B2 JP 7156105B2
- Authority
- JP
- Japan
- Prior art keywords
- main terminal
- main
- facing
- terminal
- facing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
一面側に第1主電極(31E)を有し、一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
半導体素子を挟むように配置された導電部材(40)であって、一面側に配置され、第1主電極と接続された第1導電部材(40E)、及び、裏面側に配置され、第2主電極と接続された第2導電部材(40C)と、
導電部材から延設された主端子(60)であって、第1導電部材に連なる第1主端子(60E)、及び、第2導電部材に連なる第2主端子(60C)と、を備えている。
そして、主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第1主端子と第2主端子との板面同士が離間して対向する部分である対向部(61)と、第1導電部材側とは反対で、第1主端子の対向部に連なる非対向部(62E)と、主端子の板面に形成された外部との接続部(63)であって、第1主端子の非対向部に形成された第1接続部(63E)、及び、第1主端子の対向部と非対向部との並び方向に直交する幅方向において形成位置が第1接続部と重複するように、第1主端子との対向面とは反対の板面であって第2主端子の少なくとも対向部に形成された第2接続部(63C)と、を有している。
封止樹脂体は、対向部を構成する第1主端子と第2主端子との間に介在し、
第2主端子は、幅方向において第1主端子を跨ぐように配置され、
主端子は、第1主端子に設けられた非対向部としての第1非対向部とは別に、幅方向において第2主端子の対向部の両側にそれぞれ連なる第2非対向部(62C)をさらに有し、
接続部は、外部との接続領域として、主端子の板面が封止樹脂体から露出された部分である。
本開示の他のひとつにおいて、主端子の接続部に接続されたバスバー(90)であって、第1主端子に接続された第1バスバー(90E)、及び、第2主端子に接続された第2バスバー(90C)をさらに備え、
バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第1バスバーと第2バスバーとが離間して対向する部分である対向部(91)と、第2バスバーの対向部に連なり、第2接続部に接続された非対向部(92C)と、を有し、
バスバーは、絶縁被膜(95)によって覆われており、
絶縁被膜は、バスバーにおける主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している。
先ず、図1に基づき、半導体モジュールが適用される電力変換装置について説明する。
図1に示す電力変換装置1は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置1は、車両に搭載された直流電源2から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ3に出力する。モータ3は、車両の走行駆動源として機能する。電力変換装置1は、モータ3により発電された電力を、直流に変換して直流電源2に充電することもできる。電力変換装置1は、双方向の電力変換が可能となっている。
次に、図2~図6に基づき、半導体モジュールの概略構成について説明する。
次に、図2~図8に基づき、主端子60及び端子被覆部22について、詳細に説明する。図7は、露出部を含む主端子の位置関係を示す模式的な平面図である。図7では、素子的中心と露出部との位置関係を示すために、便宜上、半導体素子30も図示している。
本実施形態では、主端子60が対向部61を有している。対向部61では、主端子60C,60Eの板面同士が離間しつつ対向している。離間配置、すなわち所定のギャップを有した配置としているため、主端子60C,60E間の絶縁を確保することができる。板面同士が対向するため、主電流が流れたときに生じる磁束を互いに打ち消す効果が高い。これにより、インダクタンスを低減することができる。
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、第2主端子が、幅をほぼ一定として延設されている。これに代えて、第2非対向部に切り欠きを設けてもよい。
スイッチング時に流れる電流、すなわちAC電流は、表皮効果の影響により、主端子60の表面、たとえば幅方向の表面に集中しやすい。周波数が高くなるほど、電流が表面に集中する。幅方向の端部に非対向部62Cを有する構成では、非対向部62Cにおいて電流が集中するため、磁束打ち消しの効果が弱まる虞がある。
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、半導体モジュール10が、主端子60の接続対象を備えていない。これに代えて、半導体モジュール10が、接続対象であるバスバーを備えてもよい。
本実施形態では、バスバー90が、対向部91を有しつつ、非対向部92Cを有している。したがって、先行実施形態に示した構造の主端子60の効果を損なうことなく、バスバー90を接続することができる。また、対向部91を有することで、バスバー90C,90Eに主電流が流れたときに生じる磁束を互いに打ち消すことができる。これにより、バスバー90を含めた主回路配線のインダクタンスを低減することができる。
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品及び/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
Claims (12)
- 一面側に第1主電極(31E)を有し、前記一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
前記半導体素子を挟むように配置された導電部材(40)であって、前記一面側に配置され、前記第1主電極と接続された第1導電部材(40E)、及び、前記裏面側に配置され、前記第2主電極と接続された第2導電部材(40C)と、
前記導電部材から延設された主端子(60)であって、前記第1導電部材に連なる第1主端子(60E)、及び、前記第2導電部材に連なる第2主端子(60C)と、を備え、
前記主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1主端子と前記第2主端子との板面同士が離間して対向する部分である対向部(61)と、前記第1導電部材側とは反対で、前記第1主端子の前記対向部に連なる非対向部(62E)と、前記主端子の板面に形成された外部との接続部(63)であって、前記第1主端子の前記非対向部に形成された第1接続部(63E)、及び、前記第1主端子の前記対向部と前記非対向部との並び方向に直交する幅方向において、形成位置が前記第1接続部と重複するように、前記第1主端子との対向面とは反対の板面であって前記第2主端子の少なくとも前記対向部に形成された第2接続部(63C)と、を有し、
前記導電部材それぞれの少なくとも一部、前記主端子それぞれの一部、及び前記半導体素子を一体的に封止する封止樹脂体(20)をさらに備え、
前記封止樹脂体は、前記対向部を構成する前記第1主端子と前記第2主端子との間に介在し、
前記第2主端子は、前記幅方向において前記第1主端子を跨ぐように配置され、
前記主端子は、前記第1主端子に設けられた前記非対向部としての第1非対向部とは別に、前記幅方向において前記第2主端子の前記対向部の両側にそれぞれ連なる第2非対向部(62C)をさらに有し、
前記接続部は、前記外部との接続領域として、前記主端子の板面が前記封止樹脂体から露出された部分である半導体モジュール。 - 前記封止樹脂体は、前記接続部側の面とは反対の面に開口する凹部(23)であって、前記第1非対向部上に設けられた第1凹部(23E)、及び、前記第2非対向部上に設けられた第2凹部(23C)を有している請求項1に記載の半導体モジュール。
- 前記第2主端子は、前記第2非対向部に切り欠き(65C)を有している請求項1又は請求項2に記載の半導体モジュール。
- 前記主端子の前記接続部に接続されたバスバー(90)であって、前記第1主端子に接続された第1バスバー(90E)、及び、前記第2主端子に接続された第2バスバー(90C)をさらに備え、
前記バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1バスバーと前記第2バスバーとが離間して対向する部分である対向部(91)と、前記第2バスバーの前記対向部に連なり、前記第2接続部に接続された非対向部(92C)と、を有している請求項1~3いずれか1項に記載の半導体モジュール。 - 前記第2バスバーにおいて、前記非対向部、及び、前記対向部における前記非対向部側の端部から少なくとも一部が、前記並び方向に沿って延設されており、
前記並び方向及び前記幅方向に直交する方向からの投影視において、前記第2バスバーは、前記第1主端子の前記非対向部と重なっている請求項4に記載の半導体モジュール。 - 前記主端子と前記バスバーとの接続部の周辺を封止する封止部材(94)をさらに備える請求項4又は請求項5に記載の半導体モジュール。
- 前記バスバーは、絶縁被膜(95)によって覆われており、
前記絶縁被膜は、前記バスバーにおける前記主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している請求項4又は請求項5に記載の半導体モジュール。 - 一面側に第1主電極(31E)を有し、前記一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
前記半導体素子を挟むように配置された導電部材(40)であって、前記一面側に配置され、前記第1主電極と接続された第1導電部材(40E)、及び、前記裏面側に配置され、前記第2主電極と接続された第2導電部材(40C)と、
前記導電部材から延設された主端子(60)であって、前記第1導電部材に連なる第1主端子(60E)、及び、前記第2導電部材に連なる第2主端子(60C)と、を備え、
前記主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1主端子と前記第2主端子との板面同士が離間して対向する部分である対向部(61)と、前記第1導電部材側とは反対で、前記第1主端子の前記対向部に連なる非対向部(62E)と、前記主端子の板面に形成された外部との接続部(63)であって、前記第1主端子の前記非対向部に形成された第1接続部(63E)、及び、前記第1主端子の前記対向部と前記非対向部との並び方向に直交する幅方向において、形成位置が前記第1接続部と重複するように、前記第1主端子との対向面とは反対の板面であって前記第2主端子の少なくとも前記対向部に形成された第2接続部(63C)と、を有し、
前記主端子の前記接続部に接続されたバスバー(90)であって、前記第1主端子に接続された第1バスバー(90E)、及び、前記第2主端子に接続された第2バスバー(90C)をさらに備え、
前記バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1バスバーと前記第2バスバーとが離間して対向する部分である対向部(91)と、前記第2バスバーの前記対向部に連なり、前記第2接続部に接続された非対向部(92C)と、を有し、
前記バスバーは、絶縁被膜(95)によって覆われており、
前記絶縁被膜は、前記バスバーにおける前記主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している半導体モジュール。 - 前記第2バスバーにおいて、前記非対向部、及び、前記対向部における前記非対向部側の端部から少なくとも一部が、前記並び方向に沿って延設されており、
前記並び方向及び前記幅方向に直交する方向からの投影視において、前記第2バスバーは、前記第1主端子の前記非対向部と重なっている請求項8に記載の半導体モジュール。 - 前記導電部材それぞれの少なくとも一部、前記主端子それぞれの一部、及び前記半導体素子を一体的に封止する封止樹脂体(20)をさらに備え、
前記封止樹脂体は、前記対向部を構成する前記第1主端子と前記第2主端子との間に介在している請求項8又は請求項9に記載の半導体モジュール。 - 前記幅方向において、前記第1接続部の中心と前記第2接続部の中心とが一致している請求項1~10いずれか1項に記載の半導体モジュール。
- 前記第1接続部と前記第2接続部とは、同じ側の前記板面に形成されている請求項1~11いずれか1項に記載の半導体モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043885A JP7156105B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体モジュール |
CN202080027804.4A CN113678245B (zh) | 2019-03-11 | 2020-02-13 | 半导体模组 |
PCT/JP2020/005570 WO2020184052A1 (ja) | 2019-03-11 | 2020-02-13 | 半導体モジュール |
US17/469,303 US11908778B2 (en) | 2019-03-11 | 2021-09-08 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043885A JP7156105B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150019A JP2020150019A (ja) | 2020-09-17 |
JP7156105B2 true JP7156105B2 (ja) | 2022-10-19 |
Family
ID=72427873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019043885A Active JP7156105B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US11908778B2 (ja) |
JP (1) | JP7156105B2 (ja) |
CN (1) | CN113678245B (ja) |
WO (1) | WO2020184052A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7334750B2 (ja) * | 2021-01-28 | 2023-08-29 | 株式会社デンソー | 電気機器 |
DE102022119564A1 (de) | 2022-08-04 | 2024-02-15 | Infineon Technologies Ag | Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben |
WO2024062633A1 (ja) * | 2022-09-22 | 2024-03-28 | 株式会社レゾナック | 積層体及び積層体の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009005512A (ja) | 2007-06-22 | 2009-01-08 | Hitachi Ltd | 電力変換装置 |
JP2015015301A (ja) | 2013-07-03 | 2015-01-22 | 株式会社デンソー | 半導体装置 |
WO2015145711A1 (ja) | 2014-03-28 | 2015-10-01 | 株式会社日立製作所 | 電力変換装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4209421B2 (ja) | 1998-04-28 | 2009-01-14 | 株式会社日立製作所 | 電力変換器の主回路構造 |
JP3695260B2 (ja) * | 1999-11-04 | 2005-09-14 | 株式会社日立製作所 | 半導体モジュール |
JP5469932B2 (ja) | 2009-06-30 | 2014-04-16 | 株式会社 日立パワーデバイス | パワーモジュール及びそれを用いた車両用インバータ |
JP5646830B2 (ja) * | 2009-09-02 | 2014-12-24 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及びリードフレーム |
JP5771136B2 (ja) * | 2011-12-21 | 2015-08-26 | 日本インター株式会社 | 樹脂封止型パワー半導体モジュール及びその製造方法 |
JP6344215B2 (ja) * | 2014-11-21 | 2018-06-20 | 株式会社デンソー | 半導体装置及びパワーモジュール |
JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
JP6922450B2 (ja) * | 2017-06-08 | 2021-08-18 | 株式会社デンソー | 半導体モジュール |
JP6969501B2 (ja) | 2018-05-28 | 2021-11-24 | 株式会社デンソー | 半導体装置 |
JP7095632B2 (ja) | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
JP7103279B2 (ja) | 2019-03-11 | 2022-07-20 | 株式会社デンソー | 半導体装置 |
-
2019
- 2019-03-11 JP JP2019043885A patent/JP7156105B2/ja active Active
-
2020
- 2020-02-13 WO PCT/JP2020/005570 patent/WO2020184052A1/ja active Application Filing
- 2020-02-13 CN CN202080027804.4A patent/CN113678245B/zh active Active
-
2021
- 2021-09-08 US US17/469,303 patent/US11908778B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009005512A (ja) | 2007-06-22 | 2009-01-08 | Hitachi Ltd | 電力変換装置 |
JP2015015301A (ja) | 2013-07-03 | 2015-01-22 | 株式会社デンソー | 半導体装置 |
WO2015145711A1 (ja) | 2014-03-28 | 2015-10-01 | 株式会社日立製作所 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210407892A1 (en) | 2021-12-30 |
US11908778B2 (en) | 2024-02-20 |
CN113678245B (zh) | 2024-01-02 |
CN113678245A (zh) | 2021-11-19 |
JP2020150019A (ja) | 2020-09-17 |
WO2020184052A1 (ja) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6969501B2 (ja) | 半導体装置 | |
US11908778B2 (en) | Semiconductor module | |
WO2019021731A1 (ja) | 半導体モジュール | |
US11456238B2 (en) | Semiconductor device including a semiconductor chip connected with a plurality of main terminals | |
JP6354674B2 (ja) | 半導体装置 | |
WO2022024567A1 (ja) | 半導体装置 | |
JP3673776B2 (ja) | 半導体モジュール及び電力変換装置 | |
CN112992845A (zh) | 功率模块及其制造方法 | |
WO2020184051A1 (ja) | 半導体装置 | |
JP2022152703A (ja) | 半導体装置 | |
US11996344B2 (en) | Semiconductor device | |
CN113366634A (zh) | 半导体装置 | |
JP7059970B2 (ja) | 半導体装置 | |
JP6493751B2 (ja) | 電力変換装置 | |
WO2023166952A1 (ja) | 半導体装置 | |
WO2023047881A1 (ja) | 半導体装置およびその製造方法 | |
JP2013098343A (ja) | 半導体装置とその製造方法 | |
JP2022123611A (ja) | 半導体装置 | |
CN117199011A (zh) | 半导体模块以及半导体模块的制造方法 | |
JP2012169349A (ja) | 回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220919 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7156105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |