JP7156105B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7156105B2
JP7156105B2 JP2019043885A JP2019043885A JP7156105B2 JP 7156105 B2 JP7156105 B2 JP 7156105B2 JP 2019043885 A JP2019043885 A JP 2019043885A JP 2019043885 A JP2019043885 A JP 2019043885A JP 7156105 B2 JP7156105 B2 JP 7156105B2
Authority
JP
Japan
Prior art keywords
main terminal
main
facing
terminal
facing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019043885A
Other languages
English (en)
Other versions
JP2020150019A (ja
Inventor
寛 石野
亮太 三輪
翔一朗 大前
拓生 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019043885A priority Critical patent/JP7156105B2/ja
Priority to CN202080027804.4A priority patent/CN113678245B/zh
Priority to PCT/JP2020/005570 priority patent/WO2020184052A1/ja
Publication of JP2020150019A publication Critical patent/JP2020150019A/ja
Priority to US17/469,303 priority patent/US11908778B2/en
Application granted granted Critical
Publication of JP7156105B2 publication Critical patent/JP7156105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この明細書における開示は、半導体モジュールに関する。
特許文献1には、両面に主電極が形成された半導体素子、導電部材、及び主端子を備える半導体モジュールが開示されている。半導体モジュールは、導電部材として第1導電部材及び第2導電部材を備えている。第1導電部材及び第2導電部材は、半導体素子を挟むように配置されている。主端子は、導電部材から延設されている。第1導電部材に第1主端子が連なり、第2導電部材に第2主端子が連なっている。
特開2015-82614号公報
上記した半導体モジュールでは、第1主端子及び第2主端子が、幅方向において横並びで配置されている。第1主端子と第2主端子とは、板面同士ではなく、側面同士が対向するように配置されている。インダクタンスのさらなる低減が望まれている。
本開示はこのような課題に鑑みてなされたものであり、インダクタンスを低減できる半導体モジュールを提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示の半導体モジュールは、
一面側に第1主電極(31E)を有し、一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
半導体素子を挟むように配置された導電部材(40)であって、一面側に配置され、第1主電極と接続された第1導電部材(40E)、及び、裏面側に配置され、第2主電極と接続された第2導電部材(40C)と、
導電部材から延設された主端子(60)であって、第1導電部材に連なる第1主端子(60E)、及び、第2導電部材に連なる第2主端子(60C)と、を備えている。
そして、主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第1主端子と第2主端子との板面同士が離間して対向する部分である対向部(61)と、第1導電部材側とは反対で、第1主端子の対向部に連なる非対向部(62E)と、主端子の板面に形成された外部との接続部(63)であって、第1主端子の非対向部に形成された第1接続部(63E)、及び、第1主端子の対向部と非対向部との並び方向に直交する幅方向において形成位置が第1接続部と重複するように、第1主端子との対向面とは反対の板面であって第2主端子の少なくとも対向部に形成された第2接続部(63C)と、を有している。
本開示のひとつにおいて、導電部材それぞれの少なくとも一部、主端子それぞれの一部、及び半導体素子を一体的に封止する封止樹脂体(20)をさらに備え、
封止樹脂体は、対向部を構成する第1主端子と第2主端子との間に介在し、
第2主端子は、幅方向において第1主端子を跨ぐように配置され、
主端子は、第1主端子に設けられた非対向部としての第1非対向部とは別に、幅方向において第2主端子の対向部の両側にそれぞれ連なる第2非対向部(62C)をさらに有し、
接続部は、外部との接続領域として、主端子の板面が封止樹脂体から露出された部分である。
本開示の他のひとつにおいて、主端子の接続部に接続されたバスバー(90)であって、第1主端子に接続された第1バスバー(90E)、及び、第2主端子に接続された第2バスバー(90C)をさらに備え、
バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第1バスバーと第2バスバーとが離間して対向する部分である対向部(91)と、第2バスバーの対向部に連なり、第2接続部に接続された非対向部(92C)と、を有し、
バスバーは、絶縁被膜(95)によって覆われており、
絶縁被膜は、バスバーにおける主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している。
この半導体モジュールによれば、対向部において、第1主端子及び第2主端子の板面同士が離間しつつ対向している。板面同士の対向により、インダクタンスを低減することができる。
また、第1主端子に非対向部が設けられ、非対向部に第1接続部が形成されている。これにより、上記した対向部を確保しつつ、幅方向において接続部の形成位置を、第1接続部と第2接続部とで重複させることができる。第1接続部と第2接続部との重複により、重複しない構成に較べてインダクタンスを低減することができる。
第1実施形態に係る半導体モジュールが適用される電力変換装置の概略構成を示す図である。 半導体モジュールを示す斜視図である。 半導体モジュールを示す斜視図である。 半導体モジュールを主端子側から見た平面図である。 半導体モジュールの側面図である。 図2のVI-VI線に沿う断面図である。 主端子及び露出部の位置関係を示す平面図である。 封止樹脂体を成形する型を示す斜視図である。 電流経路角θとインダクタンスとの関係を示す図である。 変形例を示す平面図である。 変形例を示す断面図である。 変形例を示す平面図である。 変形例を示す平面図である。 第2実施形態に係る半導体モジュールにおいて、主端子の形状及び位置関係を示す平面図である。 第3実施形態に係る半導体モジュールを示す断面図であり、図6に対応している。 主端子とバスバーとの接続部周辺を示す平面図である。 電流経路を示す模式図である。 変形例を示す断面図である。 変形例を示す断面図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体素子の厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を平面形状とする。
(第1実施形態)
先ず、図1に基づき、半導体モジュールが適用される電力変換装置について説明する。
<電力変換装置の概略構成>
図1に示す電力変換装置1は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置1は、車両に搭載された直流電源2から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ3に出力する。モータ3は、車両の走行駆動源として機能する。電力変換装置1は、モータ3により発電された電力を、直流に変換して直流電源2に充電することもできる。電力変換装置1は、双方向の電力変換が可能となっている。
電力変換装置1は、平滑コンデンサ4と、電力変換器であるインバータ5を有している。平滑コンデンサ4の正極側端子は、直流電源2の高電位側の電極である正極に接続され、負極側端子は、直流電源2の低電位側の電極である負極に接続されている。インバータ5は、入力された直流電力を所定周波数の三相交流に変換し、モータ3に出力する。インバータ5は、モータ3により発電された交流電力を、直流電力に変換する。インバータ5は、DC-AC変換部である。
インバータ5は、三相分の上下アーム回路6を備えて構成されている。各相の上下アーム回路6は、正極側の電源ラインである高電位電源ライン7と、負極側の電源ラインである低電位電源ライン8の間で、2つのアームが直列に接続されてなる。各相の上下アーム回路6において、上アームと下アームの接続点は、モータ3への出力ライン9に接続されている。
本実施形態では、各アームを構成するスイッチング素子として、nチャネル型の絶縁ゲートバイポーラトランジスタ6i(以下、IGBT6iと示す)を採用している。IGBT6iのそれぞれには、還流用のダイオードであるFWD6dが逆並列に接続されている。一相分の上下アーム回路6は、2つのIGBT6iを有して構成されている。上アームにおいて、IGBT6iのコレクタ電極が、高電位電源ライン7に接続されている。下アームにおいて、IGBT6iのエミッタ電極が、低電位電源ライン8に接続されている。そして、上アームにおけるIGBT6iのエミッタ電極と、下アームにおけるIGBT6iのコレクタ電極が相互に接続されている。
電力変換装置1は、上記した平滑コンデンサ4及びインバータ5に加えて、インバータ5とは別の電力変換器であるコンバータ、インバータ5やコンバータを構成するスイッチング素子の駆動回路などを備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換部である。
<半導体モジュールの概略構成>
次に、図2~図6に基づき、半導体モジュールの概略構成について説明する。
図2~図6に示すように、半導体モジュール10は、封止樹脂体20、半導体素子30、ヒートシンク40、ターミナル50、主端子60、及び信号端子70を備えている。図4では、封止樹脂体20を簡素化して図示している。
封止樹脂体20は、本体部21と、本体部21に連なる端子被覆部22を有している。本体部21は、半導体素子30を封止している。本体部21は、ヒートシンク40それぞれの少なくとも一部を封止している。端子被覆部22は、主端子60の一部を封止している。本体部21と端子被覆部22とは、一体的に成形されてもよい。本体部21を一次成形体とし、端子被覆部22を本体部21に対する二次成形体としてもよい。
本実施形態では、本体部21と端子被覆部22とが、同じ材料を用いて一体的に成形されている。封止樹脂体20は、たとえばエポキシ系樹脂からなる。封止樹脂体20は、たとえばトランスファモールド法により成形されている。
本体部21は、平面略矩形状をなしている。本体部21は、Z方向において、一面21aと、一面21aと反対の裏面21bを有している。一面21a及び裏面21bは、たとえば平坦面となっている。本体部21は、一面21aと裏面21bとをつなぐ側面を有している。本体部21は、主端子60が外部に突出する側面21cと、信号端子70が外部に突出する側面21dを有している。側面21dは、側面21cとは反対の面である。端子被覆部22は、側面21cに連なっている。端子被覆部22の詳細については後述する。
半導体素子30は、Si、SiC、GaNなどの半導体基板に、素子が形成されてなる。半導体素子30は、一対のヒートシンク40の間に配置される。半導体モジュール10は、少なくともひとつの半導体素子30を備えている。本実施形態では、IGBT6i及びFWD6dが、同じ半導体基板に形成されている。このように、半導体素子30として、RC(Reverse Conducting)-IGBTを採用している。半導体素子30は、上記したアームのひとつを構成する。半導体素子30は、半導体チップと称されることがある。
半導体素子30は、Z方向に主電流が流れるように縦型構造をなしている。図示を省略するが、半導体素子30は、ゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。また、半導体素子30は、自身の厚み方向、すなわちZ方向における両面に主電極31を有している。具体的には、主電極31として、一面側にエミッタ電極31Eを有し、一面と反対の裏面側にコレクタ電極31Cを有している。エミッタ電極31Eは、FWD6dのアノード電極も兼ねている。コレクタ電極31Cは、FWD6dのカソード電極も兼ねている。エミッタ電極31Eが第1主電極に相当し、コレクタ電極31Cが第2主電極に相当する。
半導体素子30は、平面略矩形状をなしている。半導体素子30において、エミッタ電極31Eの形成面には、信号用の電極であるパッド32が形成されている。パッド32は、エミッタ電極31Eとは別の位置に形成されている。パッド32は、エミッタ電極31Eと電気的に分離されている。パッド32は、Y方向において、エミッタ電極31Eの形成領域とは反対側の端部に形成されている。
半導体素子30は、たとえば5つのパッド32を有している。具体的には、5つのパッド32として、ゲート電極用、エミッタ電極31Eの電位を検出するケルビンエミッタ用、電流センス用、半導体素子30の温度を検出する温度センサ(感温ダイオード)のアノード電位用、同じくカソード電位用を有している。5つのパッド32は、平面略矩形状の半導体素子30において、Y方向の一端側にまとめて形成されるとともに、X方向に並んで形成されている。
ヒートシンク40は、Z方向において半導体素子30を挟むように配置された導電部材である。ヒートシンク40は、半導体素子30の熱を半導体モジュール10の外部に放熱する機能を果たす。ヒートシンク40は、主電極31の配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ヒートシンク40としては、たとえば金属板、DBC(Direct Bonded Copper)基板などを採用することができる。ヒートシンク40は、Z方向からの投影視において、半導体素子30を内包するように設けられている。ヒートシンク40は、平面略矩形状をなしている。ヒートシンク40の厚みはほぼ一定とされ、その板厚方向はZ方向に略平行とされている。
ヒートシンク40は、半導体素子30を挟むように対をなして設けられている。半導体モジュール10は、一対のヒートシンク40として、エミッタ電極31E側に配置されたヒートシンク40Eと、コレクタ電極31C側に配置されたヒートシンク40Cを有している。ヒートシンク40Eが第1導電部材に相当し、ヒートシンク40Cが第2導電部材に相当する。ヒートシンク40C,40Eは、Z方向からの投影視において、互いにほぼ一致している。
ヒートシンク40Eは、Z方向において、半導体素子30側の接続面41Eと、接続面41Eとは反対の放熱面42Eを有している。ヒートシンク40Cは、Z方向において、半導体素子30側の接続面41Cと、接続面41Cとは反対の放熱面42Cを有している。
ヒートシンク40Eの接続面41Eには、はんだ80を介してターミナル50が接続されている。ターミナル50は、半導体素子30とヒートシンク40Eとの間に介在している。ターミナル50は、半導体素子30のエミッタ電極31Eとヒートシンク40Eとの熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ターミナル50は、エミッタ電極31Eに対向配置されている。ターミナル50は、平面略矩形状をなしている。ターミナル50におけるヒートシンク40E側の面とは反対の面に、はんだ81を介してエミッタ電極31Eが接続されている。ヒートシンク40Cの接続面41Cには、はんだ82を介して半導体素子30のコレクタ電極31Cが接続されている。
ヒートシンク40C,40Eそれぞれの少なくとも一部は、封止樹脂体20の本体部21によって封止されている。本実施形態では、ヒートシンク40Eの放熱面42Eが、封止樹脂体20から露出されている。放熱面42Eは、一面21aと略面一となっている。ヒートシンク40Eの表面のうち、はんだ80との接続部と、放熱面42Eと、主端子60の連なる部分と、を除く部分が、封止樹脂体20によって覆われている。同様に、ヒートシンク40Cの放熱面42Cが、封止樹脂体20から露出されている。放熱面42Cは、裏面21bと略面一となっている。ヒートシンク40Cの表面のうち、はんだ82との接続部と、放熱面42Cと、主端子60の連なる部分と、を除く部分が、封止樹脂体20によって覆われている。
主端子60は、半導体モジュール10と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。主端子60は、対応するヒートシンク40に連なっている。本実施形態では、主端子60が、封止樹脂体20の本体部21の内部でヒートシンク40に連なっている。主端子60は、対応するヒートシンク40から延設され、本体部21の外へ突出している。
主端子60は、半導体素子30の主電極31と電気的に接続された端子である。半導体モジュール10は、主端子60として、エミッタ電極31Eと電気的に接続された主端子60Eと、コレクタ電極31Cと電気的に接続された主端子60Cを有している。主端子60Eが第1主端子に相当し、主端子60Cが第2主端子に相当する。主端子60Eはエミッタ端子、主端子60Cはコレクタ端子と称されることがある。
主端子60Eは、ヒートシンク40Eに連なっている。主端子60Eは、ヒートシンク40EからY方向に延設され、側面21cから本体部21の外へ突出している。主端子60Cは、ヒートシンク40Cに連なっている。主端子60Cは、ヒートシンク40CからY方向であって主端子60Eと同じ方向に延設され、主端子60Eと同じ側面21cから本体部21の外へ突出している。
本実施形態では、主端子60C,60Eが、対応するヒートシンク40C,40Eの側面43C,43Eにそれぞれ連なっている。側面43C,43Eは、Y方向において側面21c側の面である。主端子60C,60Eは、Y方向において互いに同じ側で、ヒートシンク40C,40Eに連なっている。主端子60C,60Eは、その全長においてほぼ同じ方向に延設されている。
主端子60は、たとえば、同一の金属板を加工することで対応するヒートシンク40と一体的に設けられている。主端子60は、接合によって、対応するヒートシンク40に連なってもよい。主端子60Eは、ヒートシンク40Eよりも厚みが薄くされている。主端子60Cは、ヒートシンク40Cよりも厚みが薄くされている。主端子60C,60Eの板厚は全域でほぼ一定とされており、主端子60C,60Eでほぼ同じ板厚とされている。主端子60の詳細については後述する。
信号端子70は、外部接続端子のうち、半導体素子30のパッド32と電気的に接続された端子である。本実施形態の信号端子70は、ボンディングワイヤ83を介して、パッド32に接続されている。信号端子70は、本体部21の内部でボンディングワイヤ83と接続されている。信号端子70は、側面21dから本体部21(封止樹脂体20)の外へ突出している。信号端子70は、半導体素子30に対し、Y方向であって主端子60とは反対方向に延設されている。なお、符号71は、吊りリードである。タイバー除去前のリードフレームにおいて、信号端子70は、図示しないタイバーを介して、吊りリード71に固定されている。
以上のように構成される半導体モジュール10では、封止樹脂体20により、半導体素子30、ヒートシンク40それぞれの一部、ターミナル50、主端子60それぞれの一部、及び信号端子70の一部が、一体的に封止されている。すなわち、ひとつのアームを構成する要素が封止されている。このため、半導体モジュール10は、1in1パッケージと称されることがある。
また、ヒートシンク40Eの放熱面42Eが、封止樹脂体20の本体部21の一面21aと略面一とされている。ヒートシンク40Cの放熱面42Cが、本体部21の裏面21bと略面一とされている。半導体モジュール10は、放熱面42C,42Eがともに封止樹脂体20から露出された両面放熱構造をなしている。このような半導体モジュール10は、たとえば、ヒートシンク40を、封止樹脂体20とともに切削加工することで形成することができる。また、封止樹脂体20を成形する型のキャビティ壁面に放熱面42C,42Eを接触させた状態で、封止樹脂体20を成形してもよい。
<主端子及び端子被覆部>
次に、図2~図8に基づき、主端子60及び端子被覆部22について、詳細に説明する。図7は、露出部を含む主端子の位置関係を示す模式的な平面図である。図7では、素子的中心と露出部との位置関係を示すために、便宜上、半導体素子30も図示している。
図3、図4、図6、及び図7に示すように、主端子60C,60Eは、Z方向において互いに異なる位置に配置されている。主端子60Eは、主端子60Cよりも本体部21の一面21aに近い位置に配置され、主端子60Cは本体部21の裏面21bに近い位置に配置されている。主端子60は、対向部61と、非対向部62と、露出部63を有している。
対向部61は、主端子60C,60Eの板面同士が離間して対向する部分である。図7において、二点鎖線で囲まれた部分が、対向部61である。以下において、対向部61を構成する主端子60C,60Eの部分を、対向部61C,61Eと示すことがある。対向部61C,61Eは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置されている。磁束打ち消しの効果を高めるには、主電流の向きが略逆向きとなるように配置するとよい。すなわち、主端子60C,60Eの延設の向きを、対向部61において略一致させるとよい。板面とは、主端子60それぞれの板厚方向の面である。対向部61は、Z方向の投影視において主端子60C,60Eが互いにオーバーラップする部分である。対向部61は、重なり部(オーバーラップ部)、積層部と称されることがある。
本実施形態では、対向部61C,61Eにおける主端子60C,60Eの延設方向が、いずれもY方向に略平行とされている。主端子60C,60Eと対応するヒートシンク40C,40Eとの境界は、Y方向において互いにほぼ同じ位置とされている。対向部61C,61Eは対応するヒートシンク40C,40Eに連なっており、対向部61C,61Eとヒートシンク40C,40Eと間に、非対向部が存在していない。すなわち、ヒートシンク40に隣接して対向部61が設けられている。
主端子60は屈曲部を有している。対向部61の主たる部分において、対向部61C,61EのZ方向に沿う対向距離は、ヒートシンク40C,40Eの対向距離、すなわち接続面41C,41E間の距離より短くされている。本実施形態では、主端子60C,60Eが、2つの屈曲部をそれぞれ有している。屈曲部は、いずれも本体部21内に配置されている。互いにオーバーラップする部分であって、ヒートシンク40に対して遠い側の屈曲部64C,64Eより突出先端側の部分が、対向部61の主たる部分とされている。屈曲部64C,64Eより突出先端側において、主端子60C,60Eの板厚方向はZ方向に略平行とされており、主端子60C,60E間のギャップは、ほぼ一定とされている。
屈曲部の他のひとつは、ヒートシンク40側の端部に設けられている。主端子60C,60Eは、接続面41C,41Eと略面一で、対応するヒートシンク40C,40Eに連なっている。これにより、互いにオーバーラップする部分であって、ヒートシンク40C,40Eから屈曲部64C,64Eまでの部分も、対向部61C,61Eの対向距離がヒートシンク40C,40Eの対向距離以下とされている。
非対向部62は、主端子60において、板面同士が対向しない部分である。非対向部62は、Z方向の平面視において、主端子60C,60Eの一方のみが配置された部分である。非対向部62は、非重なり部、非積層部と称されることがある。非対向部62は、対向部61に連なっている。
主端子60は、非対向部62として、対向部61Eに連なる非対向部62Eを少なくとも有している。非対向部62Eは、ヒートシンク40E側とは反対で、対向部61Eに連なっている。非対向部62Eが、第1主端子の非対向部、第1非対向部に相当する。図7では、主端子60E上であって一点鎖線で囲まれた部分が、非対向部62Eである。
Z方向において、非対向部62Eの直上には、主端子60Cが配置されていない。主端子60Eは、主端子60Cと対向しない領域まで延びている。非対向部62Eは、対向部61EからY方向に延設されている。対向部61Eと非対向部62Eとの並び方向は、Y方向に略平行とされている。対向部61Eと非対向部62Eとの並び方向は、主端子60Eの延設方向に一致している。非対向部62Eの板厚方向は、Z方向に略平行とされている。主端子60Eは、幅がほぼ一定で延設されている。主端子60Eは、平面略矩形状をなしている。主端子60Eにおいて、ヒートシンク40E側の部分は対向部61Eを構成し、残りの部分である突出先端側の部分は非対向部62Eを構成している。図7に示すように、主端子60Eの延設長さLeは、主端子60Cの延設長さLcよりも長くされている。
本実施形態では、主端子60が、対向部61Cに連なる非対向部62Cを有している。非対向部62Cは、対向部61を挟むように、幅方向において対向部61Cの両側に連なっている。幅方向とは、対向部61Eと非対向部62Eとの並び方向に直交する方向である。本実施形態では、幅方向がX方向に略平行とされている。非対向部62Cのひとつは、X方向において対向部61Cの一端側に連なっており、非対向部62Cの他のひとつは、対向部61Cの他端側に連なっている。図7では、主端子60C上であって一点鎖線で囲まれた部分が、非対向部62Cである。
Z方向において、非対向部62Cの直上には、主端子60Eが配置されていない。非対向部62Cは、対向部61Cの両端からX方向に延びている。非対向部62Cの板厚方向は、Z方向に略平行とされている。Y方向において、非対向部62Cの一端は、ヒートシンク40Cに連なっている。Y方向において、非対向部62Cの延設長さは、対向部61Cと延設長さと略等しくされている。主端子60Cは、幅がほぼ一定で延設されている。主端子60Cは、平面略矩形状をなしている。主端子60Cにおいて、X方向の中央部分が対向部61Cを構成し、残りの部分である両端部分が非対向部62Cを構成している。図7に示すように、主端子60Cの幅Wcは、主端子60Eの幅Weよりも長くされている。
露出部63は、主端子60の板面に形成された外部との接続部分である。露出部63は、主端子60のうち、封止樹脂体20の端子被覆部22から局所的に露出され、外部との接続領域とされている。主端子60は、露出部63として、主端子60Eに形成された露出部63Eと、主端子60Cに形成された露出部63Cを有している。半導体素子30が上アームを構成する場合、露出部63Cに高電位電源ライン7を構成するバスバーが接続され、露出部63Eに出力ライン9に対応するバスバーが接続される。半導体素子30が下アームを構成する場合、露出部63Cに出力ライン9を構成するバスバーが接続され、露出部63Eに低電位電源ライン8に対応するバスバーが接続される。露出部63が接続部に相当する。露出部63Eが第1接続部に相当し、露出部63Cが第2接続部に相当する。
露出部63Eは、非対向部62Eの板面に形成されている。露出部63Eは、主端子60Cと重ならない位置に形成されている。Y方向において、露出部63Eは、露出部63Cよりも半導体素子30に対して離れた位置に形成されている。本実施形態では、非対向部62Eのうち、主端子60Eの突出先端から所定範囲の部分が露出部63Eとされ、対向部61E側の残りの部分が、端子被覆部22によって覆われている。露出部63Eは、裏面21b側の板面に形成されている。露出部63Eの幅は、非対向部62Eの幅、すなわち主端子60Eの幅と略一致している。
露出部63Cは、主端子60Cにおいて、少なくとも対向部61Cの板面に形成されている。露出部63Cは、対向部61Cの板面のうち、主端子60Eとの対向面とは反対の板面に形成されている。Y方向において、露出部63Cは、露出部63Eよりも半導体素子30に近い位置に形成されている。露出部63Cは、幅方向であるX方向の形成位置、換言すればX座標が、露出部63Eと重複するように形成されている。
本実施形態では、露出部63Cが、露出部63E同様、裏面21b側の板面に形成されている。主端子60Cのうち、突出先端から所定範囲の部分が露出部63Cとされ、ヒートシンク40C側の残りの部分が、端子被覆部22によって覆われている。露出部63Cは、対向部61Cだけでなく、両端の非対向部62Cにわたって一体的に形成されている。露出部63Cの幅は、主端子60Cの幅と略一致している。
Z方向からの投影視において、露出部63Cは、X方向に対向部61Eを跨いでいる。すなわち、露出部63CのX方向の形成位置は、露出部63EのX方向の形成位置と重複している。特に本実施形態では、X方向において、露出部63Eの幅の中心位置と、露出部63Cの幅の中心位置とが略一致している。さらには、露出部63Eの幅の中心位置と、露出部63Cの幅の中心位置とが、半導体素子30の素子的中心を通る中心線CL上に位置している。素子的中心とは、本実施形態のように半導体素子30がひとつの場合、半導体素子30の中心である。半導体素子30がたとえば2つの場合、2つの半導体素子30の並び方向において中心間の中央位置である。中心線CLは、幅方向に直交し、素子的中心を通る仮想線である。
端子被覆部22は、上記したように、主端子60の一部を覆っている。端子被覆部22を含む封止樹脂体20は、少なくとも対向部61C,61Eの間に介在している。封止樹脂体20は、対向部61C,61Eの対向領域全域に配置されている。対向部61は、対向部61C,61Eと封止樹脂体20との積層体とされている。主端子60のうち、突出先端側の部分が端子被覆部22によって覆われ、ヒートシンク40側の根元部分が本体部21によって覆われている。
露出部63C,63Eは、端子被覆部22から露出されている。端子被覆部22は、一面22aと、Z方向において一面22aと反対の裏面22bを有している。一面22aは、Z方向において放熱面42E側の面であり、裏面22bは放熱面42C側の面である。端子被覆部22は裏面22b側に開口しており、この開口部を介して露出部63C,63Eが外部と接続可能に露出されている。露出部63C,63Eは、裏面22bに対して略面一で露出されている。
端子被覆部22は、上記した開口部とは別に、凹部23を有している。凹部23は、露出部63が開口する裏面22bとは反対の一面22aに開口し、一面22aに対して凹んでいる。凹部23は、封止樹脂体20を成形する際に、型のクランプによって生じるクランプ痕である。本実施形態の凹部23は、主端子60における露出部63が形成された面と反対の板面が底部をなすように形成されている。底部をなす板面の部分は、凹部23を介して外部に露出されている。凹部23は、孔、又は、切り欠きである。
図2及び図5に示すように、端子被覆部22は、凹部23として、主端子60Eの非対向部62E上に設けられた凹部23Eと、主端子60Cの非対向部62C上に設けられた凹部23Cを有している。凹部23Eが第1凹部に相当し、凹部23Cが第2凹部に相当する。凹部23Eは、一面22aに開口し、非対向部62Eが底部をなすように形成されている。凹部23Eは、幅方向であるX方向において、非対向部62Eの両端付近にそれぞれ設けられている。凹部23Eは、切り欠きとして提供されており、端子被覆部22の側面にも開口している。
凹部23Cは、一面22aに開口し、非対向部62Cが底部をなすように形成されている。凹部23Cは、幅方向であるX方向において、非対向部62Eのそれぞれに設けられている。凹部23Cは、X方向において、主端子60Cの両端付近にそれぞれ設けられている。凹部23Cは、切り欠きとして提供されており、端子被覆部22の側面にも開口している。
端子被覆部22は、Z方向において段差を有している。端子被覆部22は、主端子60Eを保持する第1保持部24と、主端子60Cを保持する第2保持部25を有している。第1保持部24は、本体部21の側面21cに連なっている。第1保持部24は、側面21cからY方向に延設されている。第1保持部24は、半導体素子30を基準として第2保持部25よりも遠い位置まで延設されている。第1保持部24は、幅がほぼ一定で延設されている。第1保持部24の厚みは、ほぼ一定とされている。第1保持部24は、平面略矩形状をなしている。第1保持部24の幅は、主端子60Eの幅よりも広く、且つ、主端子60Cの幅よりも細くされている。非対向部62Cのそれぞれの一部が、第1保持部24よりもX方向において外側に位置している。第1保持部24は、主端子60Eの露出部63Eとは反対側の板面と、側面とを覆っている。
第1保持部24において、一面22aは、本体部21の一面21aと略面一とされている。第1保持部24において、裏面22bは、本体部21の裏面21bよりもZ方向において一面21aに近い位置とされている。第1保持部24の裏面22bは、主端子60Eの露出部63E側の板面と略面一とされている。露出部63Eは、第1保持部24の裏面22bに対して略面一で露出されている。
第2保持部25も、本体部21の側面21cに連なっている。第2保持部25は、裏面21b側において第1保持部24上に設けられている。第2保持部25は、側面21cからY方向に延設されている。第2保持部25は、幅がほぼ一定で延設されている。第2保持部25の厚みは、ほぼ一定とされている。第2保持部25は、平面略矩形状をなしている。第2保持部25の延設長さは、第1保持部24の延設長さよりも短くされている。第2保持部25の突出先端位置は、露出部63Eのヒートシンク40E側の端部と一致している。第2保持部25によって、主端子60Eの露出部63E側の板面の一部が覆われている。
第2保持部25の幅は、第1保持部24及び主端子60Cの幅よりも広くされている。第2保持部25は、主端子60Cの露出部63Cとは反対側の板面と、側面とを覆っている。第2保持部25において、一面22aは、第1保持部24の裏面22bと略面一とされている。第2保持部25において、裏面22bは、Z方向において本体部21の裏面21bと第1保持部24の裏面22bとの間に設けられている。第2保持部25の裏面22bは、主端子60Cの露出部63C側の板面と略面一とされている。露出部63Cは、第2保持部25の裏面22bに対して略面一で露出されている。露出部63Cは、Z方向において露出部63Eとは異なる位置に設けられている。
図8は、封止樹脂体20を成形する型の一例である。図8(a)はヒートシンク40C側の下型100、図8(b)はヒートシンク40E側の上型110を示している。下型100及び上型110を用いて、端子被覆部22を含む封止樹脂体20が成形される。
下型100は、凹部101と、支持部102~104を有している。凹部101には、ヒートシンク40Cが配置される。ヒートシンク40Cの放熱面42Cを凹部111の底面に接触させてもよいし、底面に対して離れた状態としてもよい。離れた状態の場合、成形後にたとえば切削することで放熱面42Cを露出させればよい。支持部102は、信号端子70、吊りリード71の一部、及び図示しないタイバーを支持する。
支持部103は、凹部101の底面から突出した部分である。支持部103は、凹部101のうち、段差によって底面が高い部分である。支持部103は、凹部101の周辺部分よりも低い位置とされている。支持部103は、端子被覆部22の第2保持部25に対応して設けられている。支持部103に対して、主端子60Cの露出部63Cが接触配置される。支持部103は、露出部63C(主端子60C)よりも広い幅とされている。支持部104は、凹部101の周辺であって、延設方向において支持部103に隣接する部分である。支持部104に対して、主端子60Eの露出部63Eが接触配置される。
上型110は、凹部111,112と、凸部113,114を有している。凹部111には、ヒートシンク40Eが配置される。ヒートシンク40Eの放熱面42Eを凹部111の底面に接触させてもよいし、底面に対して離れた状態としてもよい。離れた状態の場合、成形後にたとえば切削することで放熱面42Eを露出させればよい。凹部112は、凹部111に連なっている。凹部112は、端子被覆部22の第1保持部24に対応して設けられている。凹部112の深さは、凹部111とほぼ同じである。凹部112の底面は、凹部111の底面と略面一で連なっている。凹部112の幅は、凹部111の幅よりも狭くされている。
凸部113は、凹部112の底面から突出している。凸部113は、端子被覆部22の凹部23Eに対応して設けられている。上型110は、2つの凸部113を有している。凸部113は、主端子60Eの非対向部62Eを、露出部63Eと反対の板面側から押さえる部分である。型締め状態において、凸部113は、Z方向からの投影視で支持部104と重なる位置に設けられている。成形時において、支持部104と凸部113とにより、板厚方向の両側から主端子60Eがクランプされる。
凸部114は、凹部111,112の周辺部分から突出している。凸部114は、幅方向において凹部112の両サイドにそれぞれ設けられている。上型110は、2つの凸部114を有している。凸部114は、主端子60Cの非対向部62Cを、露出部63Cと反対の板面側から押さえる部分である。型締め状態において、凸部114は、Z方向からの投影視で支持部103の両端付近と重なる位置に設けられている。成形時において、支持部103と凸部114とにより、板厚方向の両側から主端子60Cがクランプされる。
なお、成形時において主端子60を押さえる(クランプする)ために、固定式の凸部113,114に代えて、可動式のピンを用いてもよい。
<第1実施形態のまとめ>
本実施形態では、主端子60が対向部61を有している。対向部61では、主端子60C,60Eの板面同士が離間しつつ対向している。離間配置、すなわち所定のギャップを有した配置としているため、主端子60C,60E間の絶縁を確保することができる。板面同士が対向するため、主電流が流れたときに生じる磁束を互いに打ち消す効果が高い。これにより、インダクタンスを低減することができる。
図9は、上下アーム回路6を構成するひとつのアームのインダクタンス、具体的には、主端子60C,60E間のインダクタンスの磁場解析結果である。図9は、主端子60C,60Eを対向配置させたときの磁場解析結果である。この磁場解析では、電流経路角θを3水準設けた。電流経路角θとは、Z方向からの平面視において、露出部63C、半導体素子30、露出部63Eの間で形成される電流経路の角度である。
図9に示すように、電流経路角θが小さいほど、インダクタンスを低減できることが明らかとなった。対向配置によりインダクタンスを低減できるものの、電流経路角θが大きいほど低減の効果が弱まることが明らかとなった。
本実施形態では、主端子60Eが、ヒートシンク40Eとは反対側で対向部61Eに連なる非対向部62Eを有している。すなわち、主端子60Eを、主端子60Cよりも遠くまで延設している。そして、非対向部62Eに、外部との接続部である露出部63Eが形成されている。主端子60Cの露出部63Cは、対向部61Cに形成されている。露出部63C,63Eの位置を、主端子60の延設方向においてずらしたため、対向部61を確保しつつ、露出部63C,63Eの幅方向の形成位置を、露出部63C,63Eとで重複させることができる。露出部63C,63Eの重複により、重複しない構成に較べて、上記した電流経路角θを小さくすることができる。
以上により、本実施形態に係る半導体モジュール10によれば、インダクタンスを低減することができる。
図10に示す変形例のように、露出部63C,63Eを、幅方向であるX方向にずらしてもよい。図10は、図7をさらに簡素化しており、露出部63C,63Eと半導体素子30のみを示している。図10に示す破線矢印が、幅方向において露出部63C,63Eが重複している領域である。重複により、電流経路角θを小さくすることができる。図10では、幅方向において、露出部63Eの中心位置と、露出部63Cの中心位置とがずれている。また、一例として、露出部63Cの中心位置が中心線CLから外れた位置とされている。
これに対し、本実施形態では、幅方向において、露出部63Eの中心位置と、露出部63Cの中心位置とが略一致している。これにより、中心位置がずれて設けられる構成に較べて、電流経路角θを小さくすることができる。したがって、インダクタンスを効果的に低減することができる。
特に、本実施形態では、露出部63Eの幅の中心位置と、露出部63Cの幅の中心位置とが、半導体素子30の素子的中心を通る中心線CL上に位置している。これにより、電流経路角θが理想的には、ほぼ0(°)となる。したがって、インダクタンスをより効果的に低減することができる。
図11に示す変形例のように、露出部63C,63Eを、主端子60C,60Eにおいて互いに異なる側の板面に設けてもよい。第2主端子に相当する主端子60Cにおいて、露出部63Cは、主端子60Eとの対向面とは反対の板面に形成されている。図11では、露出部63Eについても、主端子60Cとの対向面とは反対の板面に形成されている。露出部63Eは、非対向部62Eにおいて、放熱面42E側の板面に形成されている。露出部63C,63Eを互いに異なる側の板面に設けた場合にも、露出部63C,63Eの形成位置の重複により、インダクタンスを低減することができる。
これに対し、本実施形態では、露出部63C,63Eが、主端子60C,60Eにおいて互いに同じ側の板面、具体的には放熱面42C側の板面にそれぞれ形成されている。たとえば、露出部63C,63Eのそれぞれについて、Z方向の同じ側からたとえばバスバーを接続することができる。したがって、主端子60と外部との接続性を向上することができる。また、封止樹脂体20を備える構成において、封止樹脂体20を成形する型の構造を簡素化することができる。
図示を省略するが、たとえば端子被覆部22を設けず、対向部61において、主端子60C,60Eの対向面間に空気(気体)が介在する構成としてもよい。この場合、主端子60C,60E間の絶縁のために、対向面間に所定のギャップ(空間距離)を確保することとなる。使用する電圧領域によっては適用が可能である。
これに対し、本実施形態では、半導体モジュール10が、封止樹脂体20を備えている。そして、対向部61を構成する主端子60C,60Eの間に、封止樹脂体20が介在している。このように、対向面間に樹脂が充填されている、空間絶縁ではなく、層間絶縁となるため、樹脂の絶縁能力により、主端子60C,60Eの対向面を近づけることができる。したがって、インダクタンスをさらに低減することができる。
図12に示す変形例のように、第2主端子である主端子60Cが、非対向部62Cを備えない構成としてもよい。図12では、主端子60Cの幅が、主端子60Eの幅と略等しくされている。そして、露出部63Cの幅も、露出部63Eの幅と略等しくされている。幅方向において、露出部63C,63Eの形成位置がほぼ一致している。電流経路角θが小さくなり、インダクタンスを低減することができる。端子被覆部22を含む封止樹脂体20を成形する際、主端子60Cを両面側からクランプするには、主端子60Eの対向部61Eに貫通孔を設ければよい。
これに対し、本実施形態では、主端子60Cが、対向部61Cを挟むように、幅方向において対向部61Cの両側にそれぞれ連なる非対向部62Cを有している。成形時において、露出部63Cの形成面とは反対の板面を、非対向部62において押さえることができる。したがって、主端子60Eだけでなく、主端子60Cについても両面側からクランプすることができる。これにより、樹脂漏れなどが生じるのを抑制することができる。すなわち、封止樹脂体20の成形性を向上することができる。
本実施形態では、成形時に露出部63の形成面とは反対の板面を押さえている痕跡として、端子被覆部22が、一面22a側に開口する凹部23C,23Eを有している。これに代えて、凹部23(23C,23E)の少なくともひとつを、二次的に封止してもよい。また、主端子60の板面が底をなすように凹部23が形成されている例を示したが、これに限定されない。凹部23の底を樹脂がなし、板面が露出しない構成としてもよい。たとえば可動式のピンを引き抜いた後に、完全に硬化する前の樹脂が流れ込み、板面におけるピンの接触部分が覆われると、凹部23を有しつつ、板面が露出されない構成となる。
本実施形態では、露出部63C,63Eが、Z方向において互いに異なる位置に設けられる例を示したが、これに限定されない。たとえば図13に示す変形例のように、露出部63C,63Eが略面一とされてもよい。図13では、非対向部62Eが、露出部63Eと対向部61Eとの間に屈曲部を有している。この屈曲部により、露出部63EのZ方向の位置が、露出部63CのZ方向の位置と略等しくされている。
本実施形態では、主端子60Eが主端子60Cよりも遠くまで延設される例を示したが、これに限定されない。図示を省略するが、逆の構成としてもよい。この場合、主端子60Cが主端子60Eよりも遠くまで延設される。主端子60Cは、ヒートシンク40Cとは反対側で対向部61Cに連なる非対向部62Cを有する。露出部63Cは、非対向部62Cの板面に形成される。主端子60Eは、幅方向の両側で対向部61Eに連なる非対向部62Eを有する。露出部63Eは、幅方向の形成位置が露出部63Cと重複するように、少なくとも対向部61Eにおいて主端子60Cとの対向面とは反対の板面に形成される。
この構成では、コレクタ電極31Cが第1主電極に相当し、エミッタ電極31Eが第2主電極に相当する。ヒートシンク40Cが第1導電部材に相当し、ヒートシンク40Eが第2導電部材に相当する。主端子60Cが第1端子、主端子60Eが第2端子に相当する。非対向部62Cが第1主端子の非対向部、第1非対向部に相当し、非対向部62Eが第2非対向部に相当する。露出部63Cが第1接続部に相当し、露出部63Eが第2接続部に相当する。
はんだ80,81,82を用いる例を示したが、接合部材としてはこれに限定されない。たとえばAgペーストを用いてもよい。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、第2主端子が、幅をほぼ一定として延設されている。これに代えて、第2非対向部に切り欠きを設けてもよい。
図14は、本実施形態の半導体モジュール10のうち、主端子60を示している。先行実施形態同様、主端子60Eは、ヒートシンク40Eとは反対側で、対向部61Eに連なる非対向部62Eを有している。主端子60Cは、幅方向において対向部61Cの両側にそれぞれ連なる非対向部62Cを有している。すなわち、主端子60Eが第1主端子に相当し、主端子60Cが第2主端子に相当する。
そして、第2非対向部に相当する非対向部62Cに、切り欠き65Cが形成されている。図14では、非対向部62Cのそれぞれに、切り欠き65Cが形成されている。切り欠き65Cは、主端子60Cの幅方向の端部に形成されている。切り欠き65Cは、Y方向において、半導体素子30に近い位置に形成されている。切り欠き65Cは、平面略円弧状とされている。
<第2実施形態のまとめ>
スイッチング時に流れる電流、すなわちAC電流は、表皮効果の影響により、主端子60の表面、たとえば幅方向の表面に集中しやすい。周波数が高くなるほど、電流が表面に集中する。幅方向の端部に非対向部62Cを有する構成では、非対向部62Cにおいて電流が集中するため、磁束打ち消しの効果が弱まる虞がある。
これに対し、本実施形態では、非対向部62Cに切り欠き65Cが形成されている。これにより、切り欠き65Cが形成された部分において、主端子60Cの端部は、主端子60E(対向部61E)の端部に近づいている。これにより、切り欠き65Cを有さない構成に較べて、表皮効果の影響を低減することができる。すなわち、磁束打ち消しの効果を高めることができる。
特に本実施形態では、半導体素子30寄りに、切り欠き65Cが形成されている。これにより、半導体素子30の電流経路において、表皮効果の影響をより低減することができる。
本実施形態では、幅方向の両端に切り欠き65Cが形成される例を示したが、これに限定されない。非対向部62Cの一方のみに、切り欠き65Cが形成されてもよい。
切り欠き65Cの形状は、上記した例に限定されるものではない。切り欠きが主端子60Cに形成される例を示したが、これに限定されない。主端子60Eを第2主端子とする構成では、主端子60Eに切り欠きが形成されることとなる。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、半導体モジュール10が、主端子60の接続対象を備えていない。これに代えて、半導体モジュール10が、接続対象であるバスバーを備えてもよい。
図15及び図16に示すように、本実施形態の半導体モジュール10は、バスバー90をさらに備えている。半導体モジュール10は、バスバー90として、主端子60Eに接続されたバスバー90Eと、主端子60Cに接続されたバスバー90Cを備えている。半導体モジュール10のうち、バスバー90を除く部分について、半導体装置と称されることがある。バスバー90Eが第1バスバーに相当し、バスバー90Cが第2バスバーに相当する。バスバー90と対応する主端子60との接続には、溶接、はんだなどの接合部材を用いた接合、超音波接合、摩擦撹拌接合などを用いることができる。
バスバー90は、対向部91と、非対向部92Cを有している。対向部91は、バスバー90C,90Eが離間して対向する部分である。バスバー90C,90Eは、板面同士が対向している。以下において、対向部91を構成するバスバー90C,90Eの部分を、対向部91C,91Eと示すことがある。対向部91C,91Eは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置されている。非対向部92Cは、バスバー90Cの対向部91Cに連なっている。非対向部92Cは、主端子60Cの露出部63Cに接続されている。
本実施形態では、バスバー90のそれぞれが、主端子60側の端部から所定の範囲において、Y方向に延設されている。バスバー90の板厚方向は、Z方向に略平行とされている。バスバー90は、Z方向からの投影視において、半導体装置の外側までY方向に沿って延びている。対向部91C,91Eの間には、バスバー90C,90E間を電気的絶縁する絶縁部材93が介在している。絶縁部材93としては、絶縁紙、PEEKなどの樹脂シートなどを用いることができる。対向部91において、バスバー90E、絶縁部材93、バスバー90Cの順に積層されている。
バスバー90Eは、対向部91を有している。バスバー90Eの主端子60E側の端部は、対向部91Eとされている。Z方向からの投影視において、対向部91Eの端部は、主端子60Eの露出部63Eと重なっている。主端子60Eとバスバー90Eは、板面同士が対向している。バスバー90Eは、対向部91Eにて、露出部63Eに接続されている。対向部91Eは、露出部63Eとの接続部位から、Y方向であって半導体素子30から離反する方向に延びている。このように、バスバー90Eは、露出部63Eに接続される非対向部を有していない。
バスバー90Cは、上記したように、対向部91Cと、非対向部92Cを有している。Z方向からの投影視において、対向部91Cは、バスバー90Eと対向している。対向部91Cも、Z方向からの投影視において、露出部63Eと重なっている。対向部91Cは、対向部91E同様、露出部63Eと重なる部位から、Y方向であって半導体素子30から離反する方向に延びている。
非対向部62Cは、Z方向においてバスバー90Eと対向していない部分である。バスバー90Cの主端子60C側の端部は、非対向部62Cとされている。非対向部62Cは、Y方向において、対向部91Cにおける主端子60C側の端部に連なっている。非対向部92Cは、主端子60Cの露出部63Cと重なっている。主端子60Cとバスバー90Cは、板面同士が対向している。バスバー90Cは、非対向部92Cにて、露出部63Cに接続されている。バスバー90Cは、露出部63Cとの接続部位から、Y方向であって半導体素子30から離反する方向に延びている。バスバー90Cは、Z方向からの投影視において、主端子60Eの非対向部62Cと重なっている。
<第3実施形態のまとめ>
本実施形態では、バスバー90が、対向部91を有しつつ、非対向部92Cを有している。したがって、先行実施形態に示した構造の主端子60の効果を損なうことなく、バスバー90を接続することができる。また、対向部91を有することで、バスバー90C,90Eに主電流が流れたときに生じる磁束を互いに打ち消すことができる。これにより、バスバー90を含めた主回路配線のインダクタンスを低減することができる。
図示を省略するが、バスバー90において、主端子60の露出部63からの引き出し方向は、特に限定されない。たとえば、露出部63Eとの接続部からX方向に引き出してもよい。
これに対し、本実施形態では、バスバー90Cにおいて、非対向部92C、及び、対向部91Cにおける非対向部92C側の端部から少なくとも一部が、Y方向に沿って延設されている。そして、Z方向からの投影視において、バスバー90Cは、主端子60Eの非対向部62Cと重なっている。すなわち、主端子60Cが対向していない非対向部62Cに対して、バスバー90Cを対向させている。したがって、図17に示すように、主端子60Eの非対向部62Cとバスバー90Cとの間に逆向きの主電流が流れ、主電流が流れたときに生じる磁束を互いに打ち消すことができる。これにより、主回路配線のインダクタンスを効果的に低減することができる。
図18に示す変形例のように、半導体モジュール10に、二次封止体94を設けてもよい。二次封止体94は、主端子60とバスバー90との接続部の周辺を封止している。二次封止体94が、封止部材に相当する。二次封止体94としては、封止樹脂体20を成形した後に、形成されている。二次封止体94は、封止樹脂体20の端子被覆部22に連なっている。このような構成では、封止樹脂体20が一次封止体と称されることがある。
二次封止体94としては、エポキシ系やシリコーン系などの樹脂、ゲルを用いることができる。二次封止体94として、封止樹脂体20と異なる材料を用いてもよい。主端子60、バスバー90に対する剥離を抑制するには、封止樹脂体20よりも弾性率の低い材料を用いるとよい。剥離抑制のために、主端子60、バスバー90における接続部の周辺に、粗化処理やプライマー処理を施してもよい。粗化処理としては、レーザー照射、ショットブラストなどがある。プライマー処理としては、ポリアミド、ポリイミドなどの被膜形成がある。
上記では、絶縁紙などの絶縁部材93を、バスバー90C,90Eの対向面間に配置する例を示したが、これに限定されない。図19に示す変形例のように、エナメルなどの絶縁被膜95によって覆われたバスバー90を用いてもよい。絶縁被膜95の厚みは、たとえば数μm~数百μmの範囲内とされている。
絶縁被膜95は、バスバー90における主端子60との接続部位及びその裏面部位を露出させる開口部を有している。バスバー90Eを覆う絶縁被膜95は、開口部95Eを有している。バスバー90Cを覆う絶縁被膜95は、開口部95Cを有している。図19に示す符号96Eは、バスバー90Eと主端子60Eとの接合部を示し、符号96Cは、バスバー90Eと主端子60Eとの接合部を示している。接合部96C,96Eは、主端子60とバスバー90の金属接合によって形成されている。
図19に示す構造では、開口部95C,95Eの周りに絶縁被膜95が存在している。これにより、E(エミッタ)電位とC(コレクタ)電位との間の沿面距離が、厚みTmと、長さLmとの和によって決定される。厚みTmは、主端子60Eの露出部63Eから、バスバー90Cを覆う絶縁被膜95までの、Z方向に沿う長さである。換言すれば、第2保持部25の厚みである。長さLmは、主端子60Cの露出部63Cから、第2保持部25の先端位置までの長さである。開口部95C,95Eは、Y方向においてずれて設けられ、Z方向からの投影視において互いに重ならない位置とされている。よって、主端子60側の距離で、バスバー90を含めた半導体モジュール10全体の沿面距離を決定することができる。沿面距離を確保したい場合には、たとえば長さLmを長くすればよい。これによれば、インダクタンス低減の効果が弱まるのを抑制することができる。
第3実施形態及びその変形例として示した構成を、先行実施形態及びその変形例として示した構成とを組み合わせることができる。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品及び/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
半導体モジュール10をインバータ5に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ5及びコンバータの両方に適用することもできる。
半導体素子30に、IGBT6iとFWD6dとが一体的に形成される例を示したが、これに限定されない。IGBT6iとFWD6dとを別チップとしてもよい。
半導体素子30に形成されたスイッチング素子としてIGBT6iの例を示したが、これに限定されない。たとえばMOSFETを採用することもできる。
両面放熱構造の半導体モジュール10として、ターミナル50を備える例を示したが、これに限定されない。ターミナル50を備えない構成としてもよい。たとえば、ターミナル50の代わりに、ヒートシンク40Eに、エミッタ電極31Eに向けて突出する凸部を設けてもよい。
また、放熱面42C,42Eが、封止樹脂体20から露出される例を示したが、封止樹脂体20から露出されない構成としてもよい。
ヒートシンク40C,40E間に配置される半導体素子30がひとつの例を示したが、これに限定されない。複数の半導体素子30が配置されてもよい。たとえば、複数のIGBT6iが並列接続されてひとつのアームが構成されてもよい。
1…電力変換装置、2…直流電源、3…モータ、4…平滑コンデンサ、5…インバータ、6…上下アーム回路、6d…ダイオード、6i…IGBT、7…高電位電源ライン、8…低電位電源ライン、9…出力ライン、10…半導体モジュール、20…封止樹脂体、21…本体部、21a…一面、21b…裏面、21c,21d…側面、22…端子被覆部、22a…一面、22b…裏面、23,23C,23E…凹部、24…第1保持部、25…第2保持部、30…半導体素子、31…主電極、31C…コレクタ電極、31E…エミッタ電極、32…パッド、40,40C,40E…ヒートシンク、41C,41E…接続面、42C,42E…放熱面、43C,43E…側面、50…ターミナル、60,60C,60E…主端子、61,61C,61E…対向部、62C,62E…非対向部、63C,63E…露出部、64C,64E…屈曲部、65C…切り欠き、70…信号端子、71…吊りリード、80,81,82…はんだ、83…ボンディングワイヤ、90,90C,90E…バスバー、91,91C,91E…対向部、92C…非対向部、93…絶縁部材、94…二次封止体、95…絶縁被膜、95C,95E…開口部、96C,96E…接続部、100…下型、101…凹部、102,103,104…支持部、110…上型、111,112…凹部、113,114…凸部

Claims (12)

  1. 一面側に第1主電極(31E)を有し、前記一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
    前記半導体素子を挟むように配置された導電部材(40)であって、前記一面側に配置され、前記第1主電極と接続された第1導電部材(40E)、及び、前記裏面側に配置され、前記第2主電極と接続された第2導電部材(40C)と、
    前記導電部材から延設された主端子(60)であって、前記第1導電部材に連なる第1主端子(60E)、及び、前記第2導電部材に連なる第2主端子(60C)と、を備え、
    前記主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1主端子と前記第2主端子との板面同士が離間して対向する部分である対向部(61)と、前記第1導電部材側とは反対で、前記第1主端子の前記対向部に連なる非対向部(62E)と、前記主端子の板面に形成された外部との接続部(63)であって、前記第1主端子の前記非対向部に形成された第1接続部(63E)、及び、前記第1主端子の前記対向部と前記非対向部との並び方向に直交する幅方向において、形成位置が前記第1接続部と重複するように、前記第1主端子との対向面とは反対の板面であって前記第2主端子の少なくとも前記対向部に形成された第2接続部(63C)と、を有し、
    前記導電部材それぞれの少なくとも一部、前記主端子それぞれの一部、及び前記半導体素子を一体的に封止する封止樹脂体(20)をさらに備え、
    前記封止樹脂体は、前記対向部を構成する前記第1主端子と前記第2主端子との間に介在し、
    前記第2主端子は、前記幅方向において前記第1主端子を跨ぐように配置され、
    前記主端子は、前記第1主端子に設けられた前記非対向部としての第1非対向部とは別に、前記幅方向において前記第2主端子の前記対向部の両側にそれぞれ連なる第2非対向部(62C)をさらに有し、
    前記接続部は、前記外部との接続領域として、前記主端子の板面が前記封止樹脂体から露出された部分である半導体モジュール。
  2. 前記封止樹脂体は、前記接続部側の面とは反対の面に開口する凹部(23)であって、前記第1非対向部上に設けられた第1凹部(23E)、及び、前記第2非対向部上に設けられた第2凹部(23C)を有している請求項1に記載の半導体モジュール。
  3. 前記第2主端子は、前記第2非対向部に切り欠き(65C)を有している請求項1又は請求項2に記載の半導体モジュール。
  4. 前記主端子の前記接続部に接続されたバスバー(90)であって、前記第1主端子に接続された第1バスバー(90E)、及び、前記第2主端子に接続された第2バスバー(90C)をさらに備え、
    前記バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1バスバーと前記第2バスバーとが離間して対向する部分である対向部(91)と、前記第2バスバーの前記対向部に連なり、前記第2接続部に接続された非対向部(92C)と、を有している請求項1~3いずれか1項に記載の半導体モジュール。
  5. 前記第2バスバーにおいて、前記非対向部、及び、前記対向部における前記非対向部側の端部から少なくとも一部が、前記並び方向に沿って延設されており、
    前記並び方向及び前記幅方向に直交する方向からの投影視において、前記第2バスバーは、前記第1主端子の前記非対向部と重なっている請求項4に記載の半導体モジュール。
  6. 前記主端子と前記バスバーとの接続部の周辺を封止する封止部材(94)をさらに備える請求項4又は請求項5に記載の半導体モジュール。
  7. 前記バスバーは、絶縁被膜(95)によって覆われており、
    前記絶縁被膜は、前記バスバーにおける前記主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している請求項4又は請求項5に記載の半導体モジュール。
  8. 一面側に第1主電極(31E)を有し、前記一面とは反対の裏面側に第2主電極(31C)を有する少なくともひとつの半導体素子(30)と、
    前記半導体素子を挟むように配置された導電部材(40)であって、前記一面側に配置され、前記第1主電極と接続された第1導電部材(40E)、及び、前記裏面側に配置され、前記第2主電極と接続された第2導電部材(40C)と、
    前記導電部材から延設された主端子(60)であって、前記第1導電部材に連なる第1主端子(60E)、及び、前記第2導電部材に連なる第2主端子(60C)と、を備え、
    前記主端子は、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1主端子と前記第2主端子との板面同士が離間して対向する部分である対向部(61)と、前記第1導電部材側とは反対で、前記第1主端子の前記対向部に連なる非対向部(62E)と、前記主端子の板面に形成された外部との接続部(63)であって、前記第1主端子の前記非対向部に形成された第1接続部(63E)、及び、前記第1主端子の前記対向部と前記非対向部との並び方向に直交する幅方向において、形成位置が前記第1接続部と重複するように、前記第1主端子との対向面とは反対の板面であって前記第2主端子の少なくとも前記対向部に形成された第2接続部(63C)と、を有し、
    前記主端子の前記接続部に接続されたバスバー(90)であって、前記第1主端子に接続された第1バスバー(90E)、及び、前記第2主端子に接続された第2バスバー(90C)をさらに備え、
    前記バスバーは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第1バスバーと前記第2バスバーとが離間して対向する部分である対向部(91)と、前記第2バスバーの前記対向部に連なり、前記第2接続部に接続された非対向部(92C)と、を有し、
    前記バスバーは、絶縁被膜(95)によって覆われており、
    前記絶縁被膜は、前記バスバーにおける前記主端子との接続部位及び該接続部位の裏面部位を露出させる開口部(95C,95E)を有している半導体モジュール。
  9. 前記第2バスバーにおいて、前記非対向部、及び、前記対向部における前記非対向部側の端部から少なくとも一部が、前記並び方向に沿って延設されており、
    前記並び方向及び前記幅方向に直交する方向からの投影視において、前記第2バスバーは、前記第1主端子の前記非対向部と重なっている請求項8に記載の半導体モジュール。
  10. 前記導電部材それぞれの少なくとも一部、前記主端子それぞれの一部、及び前記半導体素子を一体的に封止する封止樹脂体(20)をさらに備え、
    前記封止樹脂体は、前記対向部を構成する前記第1主端子と前記第2主端子との間に介在している請求項8又は請求項9に記載の半導体モジュール。
  11. 前記幅方向において、前記第1接続部の中心と前記第2接続部の中心とが一致している請求項1~10いずれか1項に記載の半導体モジュール。
  12. 前記第1接続部と前記第2接続部とは、同じ側の前記板面に形成されている請求項1~11いずれか1項に記載の半導体モジュール。
JP2019043885A 2019-03-11 2019-03-11 半導体モジュール Active JP7156105B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019043885A JP7156105B2 (ja) 2019-03-11 2019-03-11 半導体モジュール
CN202080027804.4A CN113678245B (zh) 2019-03-11 2020-02-13 半导体模组
PCT/JP2020/005570 WO2020184052A1 (ja) 2019-03-11 2020-02-13 半導体モジュール
US17/469,303 US11908778B2 (en) 2019-03-11 2021-09-08 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043885A JP7156105B2 (ja) 2019-03-11 2019-03-11 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2020150019A JP2020150019A (ja) 2020-09-17
JP7156105B2 true JP7156105B2 (ja) 2022-10-19

Family

ID=72427873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043885A Active JP7156105B2 (ja) 2019-03-11 2019-03-11 半導体モジュール

Country Status (4)

Country Link
US (1) US11908778B2 (ja)
JP (1) JP7156105B2 (ja)
CN (1) CN113678245B (ja)
WO (1) WO2020184052A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7334750B2 (ja) * 2021-01-28 2023-08-29 株式会社デンソー 電気機器
DE102022119564A1 (de) 2022-08-04 2024-02-15 Infineon Technologies Ag Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben
WO2024062633A1 (ja) * 2022-09-22 2024-03-28 株式会社レゾナック 積層体及び積層体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005512A (ja) 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
JP2015015301A (ja) 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
WO2015145711A1 (ja) 2014-03-28 2015-10-01 株式会社日立製作所 電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4209421B2 (ja) 1998-04-28 2009-01-14 株式会社日立製作所 電力変換器の主回路構造
JP3695260B2 (ja) * 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP5469932B2 (ja) 2009-06-30 2014-04-16 株式会社 日立パワーデバイス パワーモジュール及びそれを用いた車両用インバータ
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5771136B2 (ja) * 2011-12-21 2015-08-26 日本インター株式会社 樹脂封止型パワー半導体モジュール及びその製造方法
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
JP6922450B2 (ja) * 2017-06-08 2021-08-18 株式会社デンソー 半導体モジュール
JP6969501B2 (ja) 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
JP7095632B2 (ja) 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7103279B2 (ja) 2019-03-11 2022-07-20 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005512A (ja) 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
JP2015015301A (ja) 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
WO2015145711A1 (ja) 2014-03-28 2015-10-01 株式会社日立製作所 電力変換装置

Also Published As

Publication number Publication date
US20210407892A1 (en) 2021-12-30
US11908778B2 (en) 2024-02-20
CN113678245B (zh) 2024-01-02
CN113678245A (zh) 2021-11-19
JP2020150019A (ja) 2020-09-17
WO2020184052A1 (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
JP6969501B2 (ja) 半導体装置
US11908778B2 (en) Semiconductor module
WO2019021731A1 (ja) 半導体モジュール
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
JP6354674B2 (ja) 半導体装置
WO2022024567A1 (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
CN112992845A (zh) 功率模块及其制造方法
WO2020184051A1 (ja) 半導体装置
JP2022152703A (ja) 半導体装置
US11996344B2 (en) Semiconductor device
CN113366634A (zh) 半导体装置
JP7059970B2 (ja) 半導体装置
JP6493751B2 (ja) 電力変換装置
WO2023166952A1 (ja) 半導体装置
WO2023047881A1 (ja) 半導体装置およびその製造方法
JP2013098343A (ja) 半導体装置とその製造方法
JP2022123611A (ja) 半導体装置
CN117199011A (zh) 半导体模块以及半导体模块的制造方法
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R151 Written notification of patent or utility model registration

Ref document number: 7156105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151