JP2012169349A - 回路装置 - Google Patents

Abstract

【課題】パワー系の半導体素子を接続する構造が簡素化された回路装置を提供する。
【解決手段】本発明では、リードを経由してトランジスタ同士を接続している。具体的には、リード１６に設けられたランド部１６Ｂに、トランジスタＱ１−Ｑ３の下面電極が接続され、リード１７−１９に設けられたランド部１７Ｂ−１９Ｂの各々に、トランジスタＱ４−Ｑ６の下面電極が接続されている。そして、リード１７−１９に設けられた接続部１７Ｃ−１９ＣがトランジスタＱ１−Ｑ３の上面電極に接続することで、トランジスタＱ１−Ｑ３と、トランジスタＱ４−Ｑ６とが、相互に接続される。
【選択図】図１

Description

本発明は回路装置に関し、特に、半導体素子を接続する構造が簡素化された回路装置に関するものである。

図４を参照して、従来型の回路装置の一例として混成集積回路装置１００の構成を説明する（特許文献１）。先ず、アルミニウム等の金属からなる基板１０１の表面には、樹脂から成る絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａとチップ素子１０５Ｂが採用されている。半導体素子１０５Ａは、例えばトランジスタまたはダイオードであり、上面の電極が金属細線１０７を経由して所定の導電パターン１０３と接続され、裏面の電極は導電パターン１０３に接続されている。一方、コンデンサまたは抵抗器であるチップ素子１０５Ｂは、両端の電極が半田等の接合材１０６を介して接合されている。また、封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。更に、リード１０９は装置全体の外部接続端子として機能し、内側の端部はパッド状に形成された導電パターン１０３に固着され、外側の端部は封止樹脂１０８から外部に導出する。

特開２００７−０３６０１４号公報

しかしながら、図４を参照して、基板１０１の上面に実装される半導体素子１０５Ａとして大電流のスイッチングを行うＭＯＳＦＥＴ等を採用した場合、抵抗値を低くするために複数の金属細線１０７が必要とされ、このことが製造コストを高くすると共に、製造工程が複雑になる問題があった。更には、同様の理由により、半導体素子１０５Ａの下面電極と接続される導電パターン１０３の幅を広くする必要があり、これにより装置全体の小型化が困難と成る問題もあった。

本発明はこの様な問題点を鑑みてなされたものであり、本発明の目的は、大電流が通過する半導体素子を接続する構造が簡素化された回路装置を提供することにある。

本発明の回路装置は、第１ランド部が設けられた第１リードと、前記第１ランド部の上面に下面電極が固着された第１半導体素子と、第２ランド部と、前記第２ランド部と連続する第１接続部が設けられた第２リードと、前記第２ランド部の上面に固着された第２半導体素子と、を備え、前記第１ランド部と重畳する位置で、前記第２リードの前記第１接続部の下面が、前記第１半導体素子の上面電極に接続することを特徴とする。

本発明では、第１リードの第１ランド部に第１半導体素子の下面電極を固着し、第２リードの第２ランド部に第２半導体素子の下面電極を固着している。更に、第２リードの第１接続部を第１半導体素子の上面電極に接続している。このようにすることで、回路基板上の導電パターンや金属細線を経由せずに、リードにより半導体素子どうしが接続される。従って、半導体素子を接続する構造が簡素化される。

本発明の回路装置としての混成集積回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。 本発明の回路装置としての混成集積回路装置を示す図であり、リードの関連構成を示す斜視図である。 本発明の回路装置としての混成集積回路装置を示す図であり、（Ａ）は組み込まれる回路を示す回路図であり、（Ｂ）は平面図である。 背景技術の混成集積回路装置を示す断面図である。

図１を参照して、本発明の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を示す斜視図であり、図１（Ｂ）は平面図であり、図１（Ｃ）は図１（Ｂ）で矢印Ｃの方向から装置を見た側面図である。

図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、導電パターン２２および回路素子が上面に組み込まれた回路基板１２と、回路素子と接続されて外部に導出するリード１４−２０と、回路基板１２および回路素子を一体的に樹脂封止する封止樹脂３４とを主要に具備している。

回路基板１２は、回路素子を相互に接続するための導電パターン２２が上面に形成された基板である。回路基板１２の材料としては、アルミニウム等の金属基板、セラミック基板または、ガラスエポキシ樹脂等の樹脂から成る基板が採用される。金属基板が回路基板１２として採用される場合は、アルミナ等のフィラーが充填された樹脂からなる絶縁層により回路基板１２の上面が被覆され、この絶縁層の上面に導電パターン２２が形成される。回路基板１２の具体的な大きさは、例えば、縦×横＝６０ｍｍ×８０ｍｍ程度であり、厚みは１．０ｍｍ〜２．０ｍｍ程度である。また、後述するリード１６等は、回路基板１２を被覆する絶縁層の上面または、導電パターンの上面に配置される。

導電パターン２２は厚みが３５μｍ〜７０μｍ程度の銅等の金属から成り、所定の電気回路が形成されるように回路基板１２の上面に形成される。導電パターン２２は、回路素子が固着されるアイランド、金属細線が接続されるパッド、リード１４が固着されるパッド２２Ａおよび、これらを相互に接続する配線部２２Ｂ等を備える。

導電パターン２２に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンスなどを回路素子として採用することができる。図１（Ｂ）を参照すると、回路基板１２の上面には、制御素子２４（ＬＳＩ）、チップ素子等が回路基板１２の上面に固着されている。一方、ＩＧＢＴ等のトランジスタやダイオード等の大電流が通過する半導体素子は、リード１６−１９のランド部１６Ｂ−１９Ｂに固着されている。ここで、リードに固着されるトランジスタとしては、ＭＯＳＦＥＴやバイポーラ・トランジスタも採用可能である。

封止樹脂３４は、回路基板１２およびその上面に固着された回路素子を封止するように形成されている。封止樹脂３４は、フィラーが混入されたエポキシ樹脂等の熱硬化性樹脂から成り、トランスファーモールドにより形成される。

リード１４−２０は、混成集積回路装置１０の入出力端子として機能する。図１（Ｂ）を参照して、リード１４は、回路基板１２の端部にて側辺に沿って配置されたパッド２２Ａに固着され、内蔵されたインバータ回路を動作させるための制御信号が通過する。

一方、リード１６−２０は、例えば１アンペア以上の大電流が通過するリードであり、リード１４よりも幅が広く形成される。

リード１６は、一端が外部に導出するリード部１６Ａと、リード部１６Ａと連続してランド状に形成されたランド部１６Ｂとを有する。ランド部１６Ｂの上面には、半導体素子の下面電極が半田等の導電性固着材を介して固着されている。ここでは、トランジスタＱ１−Ｑ３の下面電極（例えばＩＧＢＴのコレクタ電極）および、ダイオードＤ１−Ｄ３の下面電極（例えばカソード電極）が、ランド部１６Ｂの上面に固着されている。この構成により、トランジスタＱ１−Ｑ３およびダイオードＤ１−Ｄ３がリード１６を経由して外部と接続される。

リード１７は、紙面上にて下方から、外部に導出するリード部１７Ａ、ランド部１７Ｂおよび、接続部１９Ｃを有している。ランド部１７Ｂの上面には、トランジスタＱ４の下面電極（ＩＧＢＴのコレクタ電極）およびダイオードＤ４の下面電極（カソード電極）が半田を介して固着される。接続部１７Ｃは、トランジスタＱ１の上面電極（ＩＧＢＴのエミッタ電極）およびダイオードＤ１の上面電極（カソード電極）を覆うように配置され、これらの電極に導電性固着材を介して接続される。また、リード１７のランド部１７Ｂと接続部１７Ｃとの間には、厚み方向に曲折する曲折部が設けられ、これにより接続部１７Ｃはランド部１７Ｂよりも上方に配置される。この様な構成により、リード１６のランド部１６Ｂに固着されたトランジスタＱ１と、リード１７のランド部１９Ｂに固着されたトランジスタＱ４とが直列に接続される。また、リード１７の接続部１７Ｃを経由して、トランジスタＱ１に対してダイオードＤ１が逆並列に接続される。

リード１８の構成は、上記したリード１７と同様であり、リード部１８Ａ、ランド部１８Ｂおよび接続部１８Ｃから成る。ランド部１８Ｂの上面にはトランジスタＱ５およびダイオードＤ５の下面電極が固着され、接続部１８ＣはトランジスタＱ２およびダイオードＤ２の上面電極に接続される。この様な構成により、トランジスタＱ２とトランジスタＱ５とが直接に接続され、接続部１８Ｃを経由してトランジスタＱ２にダイオードＤ２が逆並列に接続される。

リード１９の構成も、リード１７、１８と同様であり、リード部１９Ａ、ランド部１９Ｂおよび接続部１９Ｃから成る。また、ランド部１９Ｂの上面には、トランジスタＱ６およびダイオードＤ６の下面電極が固着され、接続部１９ＣはトランジスタＱ３およびダイオードＤ３の上面電極に接続される。この構成により、トランジスタＱ３とトランジスタＱ６とが直列に接続され、トランジスタＱ３とダイオードＤ３とが接続部１９Ｃを経由して逆並列に接続される。

リード２０は、外部に導出するリード部２０Ａと、リード２０と曲折部を経由して連続する接続部２０Ｂとを含む。接続部２０Ｂは、リード１７−１９のランド部１７Ｂ−１９Ｂと重畳するように配置されている。接続部２０Ｂの下面は、導電性固着材を介して、トランジスタＱ４−Ｑ６、ダイオードＤ４−Ｄ６の上面電極に固着される。この構成により、トランジスタＱ４−Ｑ６の上面電極がリード２０を経由して外部と接続される。更に、接続部２０Ｂを介して、トランジスタＱ４−Ｑ６の夫々に、ダイオードＤ４−Ｄ６が逆並列に接続される。

図１（Ｃ）を参照して、リード１６のランド部１６Ｂは、リード１６の他の部分よりも厚く形成されて下方に突出している。例えば、ランド部１６Ｂの厚みは０．５ｍｍ以上１．０ｍｍ以下であり、リード１６の他の部分の厚みは０．２ｍｍ以上０．５ｍｍ以下である。ランド部１６Ｂの下面は、回路基板１２を被覆する絶縁層に直に固着されても良いし、回路基板１２の上面に形成されたランド形状の導電パターンに半田等の固着材を介して固着されても良い。このように、動作時に発熱するトランジスタＱ３やダイオードＤ３が実装されるランド部１６Ｂを厚くすることで、ランド部１６Ｂがヒートシンクとして機能し、これら素子が動作時に発する熱を効率的に回路基板１２に伝導させることができる。結果として、トランジスタＱ３およびダイオードＤ３の過熱による特性劣化が抑止される。

更に本形態では、上記したリード１６−２０にトランジスタを固着することにより、トランジスタから発生した熱の一部が、リード１６−２０を経由して外部に良好に放熱される結果、トランジスタの過熱が抑制される。

リード１６の上面に実装されたトランジスタＤ３およびダイオードＤ３の上面電極は、リード１９の接続部１９Ｃの下面に、半田等の導電固着材を介して接続される。ここで、トランジスタＱ３およびダイオードＤ３に接続する接続部１９Ｃの下面には、突起部２８が設けられても良い。これにより、これらの素子と接続部１９Ｃとが確実に接続される。また、突起部２８が下方に突起する長さは、接続される素子の厚さにより調整されても良い。例えば、オン抵抗を低減するためにトランジスタＱ３がダイオードＤ３よりも薄く形成されたら、トランジスタＤ３と接続される突起部２８を、ダイオードＤ３と接続される突起部２８よりも下方に突起させても良い。また、突起部２８は、接続部１９Ｃに対してプレス加工を行うことで一体的に突起状とされた部位でも良いし、突起状の金属材料を別体で接続部１９Ｃの下面に溶着させても良い。

リード１６と同様に、リード１９のランド部１９Ｂも、リード１９の他の部分よりも厚く形成されている。これにより、ランド部１９Ｂの上面に実装されたトランジスタＱ６およびダイオードＤ６から発生する熱は、ランド部１９Ｂを経由して良好に外部に放出される。更に、ランド部１９Ｂに実装されたトランジスタＱ６およびダイオードＤ６の上面電極は、接続部２０Ｂの下面に接続されている。接続部２０Ｂには、上記した接続部１９Ｃと同様に突起部２８が設けられても良い。

また、上記したリードに固着された半導体素子（パワー素子）のスイッチングは、回路基板１２の上面に配置された制御素子により制御される。具体的には、回路基板１２の上面にＬＳＩである制御素子２４が配置さている。そして、リードに実装されたトランジスタＱ１−Ｑ６の上面に配置された制御電極（例えばＩＧＢＴのゲート電極）は、回路基板１２の上面に実装された導電パターン２２から成る配線部２２Ｂおよび金属細線を経由して、制御素子２４と接続される。この様な構成により、制御素子２４から発生する制御信号に基づいて、トランジスタＱ１−Ｑ６がスイッチング動作を行う。配線部２２Ｂは、リード１６−２０の下方に配置されている。配線部２２Ｂを含めて回路基板１２の上面は、ソルダーレジストにより被覆されている。このソルダーレジストにより、配線部２２Ｂとリード１６−２０とが平面視で交差する位置で、両者は絶縁されている。

図２は、図１に示した混成集積回路装置１０に組み込まれるリード１６−２０を抜き出して示す斜視図である。この図を参照して、先ず、トランジスタＱ１−Ｑ３およびダイオードＤ１−Ｄ３が、ランド部１６Ｂに固着されたリード１６が、回路基板の上面に配置される。

リード１７−１９は、紙面上にて横方向に等間隔に離間しており、各々のランド部１７Ｂ−１９Ｂの上面には、トランジスタＱ４−Ｑ６およびダイオードＤ４−Ｄ６の下面電極が固着されている。そして、リード１７は、ランド部１６Ｂに固着されたトランジスタＱ１およびダイオードＤ１の上面電極に、接続部１７Ｃが固着されるように配置される。同様に、リード１８は、トランジスタＱ２およびダイオードＤ２の上面電極に、接続部１８Ｃが固着されるように配置される。また、リード１９は、トランジスタＱ３およびダイオードＤ３の上面電極に、接続部１９Ｃが固着されるように配置される。

リード２０は、接続部２０Ｂの下面が、トランジスタＱ１−Ｑ３およびダイオードＤ１−Ｄ３の上面電極に固着するように配置されている。

図３を参照して、上記した構成の混成集積回路装置１０に組み込まれるインバータ回路を説明する。図３（Ａ）はインバータ回路を示す回路図であり、図３（Ｂ）はこの回路が組み込まれた回路基板１２を示す平面図である。

図３（Ａ）には、外部から入力される交流電力を直流電力に変換する整流回路３６と、直流電力を所定の周波数の交流電圧に変換するインバータ回路３８とが示されている。本形態の混成集積回路装置１０には、整流回路３６およびインバータ回路３８の両方が組み込まれてもよいし、インバータ回路３８のみが組み込まれても良い。

整流回路３６は、ブリッジ接続された４つのダイオードから成り、外部から入力された交流電力を直流電力に変換する。また、コンデンサＣは、変換後の直流電力を安定化させるためのものである。整流回路３６にて変換された直流電力は、インバータ回路３８に出力される。

インバータ回路３８は、６個のトランジスタ（Ｑ１−Ｑ６）と６個のダイオード（Ｄ１−Ｄ６）から構成され、Ｑ１−Ｑ３がハイサイド側のトランジスタであり、Ｑ４−Ｑ６がローサイド側のトランジスタである。ここでは、トランジスタとしてＩＧＢＴが採用される。そして、各トランジスタ（Ｑ１−Ｑ６）のコレクタ電極およびエミッタ電極には、逆並列にフライホイールダイオード（Ｄ１−Ｄ６）が接続されている。この様に、フライホイールダイオードをトランジスタに対して逆並列に接続することで、誘導性負荷に発生する逆起電力からトランジスタが過電圧破壊されないように保護することができる。ここで、フライホイールダイオードは、フリーホイールダイオードまたはＦＷＤ（Free Wheeling Diode）とも称される。

また、トランジスタ（Ｑ１）とトランジスタ（Ｑ４）とは直列に接続されており、排他的にオン／オフ制御されて両素子の中間点からＵ相の交流電力がリード部１７Ａ（図３（Ｂ）参照）を経由して外部に出力される。また、トランジスタ（Ｑ２）とトランジスタ（Ｑ５）とは直列に接続されており、排他的にオン／オフする両素子の中間点からＶ相の交流電力が、リード部１８Ａを経由して外部に出力される。更に、直列接続されるトランジスタ（Ｑ３）とトランジスタ（Ｑ６）は排他的にオン／オフし、両者の中間点からＷ相の交流電力が、リード部１９Ａを経由して外部に出力される。そして、各相の出力は、モータＭ（図３（Ａ）参照）の励磁巻線へ供給されて、モータＭが駆動される。また、各トランジスタのスイッチングは、図３（Ｂ）に示す制御素子２４により制御されている。

本形態の特徴は、大電流が通過する経路をリードで構成したことにある。具体的には、図１（Ｂ）参照すると、例えば１アンペア以上の大電流が通過するトランジスタＱ１−Ｑ６およびダイオードＤ１−Ｄ６の下面電極は、リード１６−１９のアイランド部１６Ｂ−１９Ｂに接続されている。更に、トランジスタＱ１−Ｑ３およびダイオードＤ１−Ｄ３の上面電極は、リード１７−１９の接続部１７Ｃ−１９Ｃに接続されている。また、トランジスタＱ４−Ｑ６およびダイオードＤ４−Ｄ６の上面電極は、リード２０の接続部２０Ｂに接続されている。これにより、リード１６およびリード２０から入力された直流電力は、トランジスタＱ１−Ｑ６により所定のタイミングにてスイッチングされ、リード１７−１９を経由して交流電極に変換されて出力される。一例として、Ｕ相の出力の経路は、リード部１６Ａ、ランド部１６Ｂ、トランジスタＱ１、接続部１７Ｃ、リード部１７Ａである。従って、本形態では、変換前の直流電流および変換後の交流電流は、厚みが０．５ｍｍ程度の厚いリードのみを経由し、導電パターン２２や金属細線を経由せずに外部に出力される。このことから、大電流を流すための多数の金属細線や、幅の広い導電パターンが不要と成るので、パワー素子が内蔵される混成集積回路装置１０の構成が簡素化される。

更に本形態では、金属からなる回路基板１２の上面に、この様な構成のリードを配置したので、トランジスタＱ１−Ｑ６から発生した熱を、リード１６−２０および回路基板１２を経由して良好に外部に放出させることができる。

更に本形態では、図１（Ｃ）を参照して、リード１６を部分的に幅広に形成したランド部１６Ｂを、リード１９の他の部分よりも厚く形成している。これにより、厚いランド部１６Ｂがヒートシンクとして機能するので、トランジスタＱ６およびダイオードＤ６から発せられた熱は、ランド部１６Ｂおよび回路基板１２を経由して良好に外部に放出される。

１０ 混成集積回路装置
１２ 回路基板
１４ リード
１６、１７、１８、１９、２０リード
１６Ａ、１７Ａ、１８Ａ、１９Ａ、２０Ａ リード部
１６Ｂ、１７Ｂ、１８Ｂ、１９Ｂ ランド部
１７Ｃ、１８Ｃ、１９Ｃ、２０Ｂ 接続部
２２ 導電パターン
２２Ａ パッド
２２Ｂ 配線部
２４ 制御素子
２８ 突起部
３４ 封止樹脂
３６ 整流回路
３８ インバータ回路

Claims (12)

1. 第１ランド部が設けられた第１リードと、
   前記第１ランド部の上面に下面電極が固着された第１半導体素子と、
   第２ランド部と、前記第２ランド部と連続する第１接続部が設けられた第２リードと、
   前記第２ランド部の上面に固着された第２半導体素子と、を備え、
   前記第１ランド部と重畳する位置で、前記第２リードの前記第１接続部の下面が、前記第１半導体素子の上面電極に接続することを特徴とする回路装置。
2. 第２接続部を有する第３リードを更に備え、
   前記第２リードの前記第２ランド部と重畳する位置で、前記第２半導体素子の上面電極に、前記第３リードの前記第２接続部の下面が接続することを特徴とする請求項１に記載の回路装置。
3. 前記第１ランド部には複数の前記第１半導体素子が配置され、
   複数の前記第２リードに設けられた前記第１接続部が、個別に前記第１半導体素子の前記上面電極に接続することを特徴とする請求項１または請求項２に記載の回路装置。
4. 前記第３リードの前記第２接続部は、複数の前記第２リードの前記第２ランド部に固着された前記第２半導体素子の上面電極に共通に接続することを特徴とする請求項２または請求項３に記載の回路装置。
5. 前記第１半導体素子および前記第２半導体素子は、直列に接続されたトランジスタであることを特徴とする請求項１から請求項４の何れかに記載の回路装置。
6. 前記第１リードの前記第１ランド部は、前記第１リードの他の部分よりも厚く形成され、
   前記第２リードの前記第２ランド部は、前記第２リードの他の部分よりも厚く形成されることを特徴とする請求項１から請求項５の何れかに記載の回路装置。
7. 前記第２リードの前記第２ランド部と第１接続部との間には、前記第２リードを厚み方向に曲折させた曲折部が設けられ、
   前記第１接続部は、前記第２ランド部よりも上方に配置されることを特徴とする請求項１から請求項６の何れかに記載の回路装置。
8. 前記第１半導体素子は、第１トランジスタおよび第１ダイオードを含み、
   第１トランジスタおよび第１ダイオードの下面電極が、前記第１リードの前記第１ランドに接続し、
   第１トランジスタおよび第１ダイオードの上面電極が、前記第２リードの前記第１接続部に接続することを特徴とする請求項１から請求項７の何れかに記載の回路装置。
9. 前記第２半導体素子は、第２トランジスタおよび第２ダイオードを含み、
   第２トランジスタおよび第２ダイオードの下面電極が、前記第２リードの前記第２ランドに接続し、
   第２トランジスタおよび第２ダイオードの上面電極が、前記第３リードの前記第２接続部に接続することを特徴とする請求項２から請求項８の何れかに記載の回路装置。
10. 前記第１リードおよび前記第２リードは回路基板の上面に配置されることを特徴とする請求項１から請求項９の何れかに記載の回路装置。
11. 前記回路基板の上面には前記第１半導体素子および前記第２半導体素子のスイッチングを制御する制御素子が配置され、
    前記制御素子と前記第１半導体素子または前記第２半導体素子とは、前記回路基板の上面に形成された導電パターンを経由して接続されることを特徴とする請求項１０に記載の回路装置。
12. 前記第１半導体素子および前記第２半導体素子は、インバータ回路を構成する素子であることを特徴とする請求項１から請求項１１の何れかに記載の回路装置。

Images