CN116325135A - 半导体封装、半导体装置以及电力变换装置 - Google Patents

半导体封装、半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN116325135A
CN116325135A CN202080106393.8A CN202080106393A CN116325135A CN 116325135 A CN116325135 A CN 116325135A CN 202080106393 A CN202080106393 A CN 202080106393A CN 116325135 A CN116325135 A CN 116325135A
Authority
CN
China
Prior art keywords
layer
wiring
heat sink
semiconductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080106393.8A
Other languages
English (en)
Inventor
原田耕三
六分一穗隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116325135A publication Critical patent/CN116325135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

半导体封装(100)具备半导体元件(1)、第1绝缘层(5)、第1布线层(6)、第2绝缘层(7)以及第2布线层(8)。第1绝缘层(5)覆盖半导体元件(1)。第1布线层(6)包括第1层部(61)。第1层部(61)覆盖第1绝缘层(5)。第2绝缘层(7)覆盖第1绝缘层(5)以及第1布线层(6)。第2布线层(8)通过第2贯通孔(TH2)以及第3贯通孔(TH3)与半导体元件(1)电连接。第2布线层(8)包括第2层部(81)。第2层部(81)覆盖第2绝缘层(7)。第2布线层(8)的第2层部(81)具有在夹着第2绝缘层(7)的状态下叠加于第1布线层(6)的第1层部(61)的部分。

Description

半导体封装、半导体装置以及电力变换装置
技术领域
本公开涉及半导体封装、半导体装置以及电力变换装置。
背景技术
以往，有被称为功率半导体元件的半导体元件。功率半导体元件是应对高电压以及大电流的半导体元件。在功率半导体元件中，有通电路径沿着功率半导体元件的纵向的元件。将功率半导体元件安装到电路基板上并且利用密封树脂封装而成的功率半导体封装与被称为散热器(heat sink)的冷却器、控制零件等连接。与散热器连接的功率半导体封装作为半导体装置用于工业机器、汽车、铁路等广泛的领域。
近年来，伴随搭载有半导体装置的机器的小型化以及轻量化，还要求功率半导体封装的小型化以及轻量化。例如，日本特开2014-179612号公报(专利文献1)记载的半导体器件模块(半导体封装)具备半导体器件(半导体元件)、电介体层(第1绝缘层)以及金属化层(第1布线层)。半导体器件模块能够用作功率半导体封装。电介体层叠加于半导体器件。在电介体层设置有与半导体器件重叠的贯通孔。金属化层通过贯通孔与半导体器件的电极电连接。由此，金属化层的布线被抽出到电介体层的表面。因此，金属化层的布线叠加于电介体层。因此，能够实现半导体器件模块的沿着宽度方向的小型化。
另外，功率半导体封装的功率半导体元件在高电压以及大电流下开关动作。在开关动作中功率半导体元件从截止状态成为导通状态时，对功率半导体元件施加浪涌电压。浪涌电压的大小与电流的时间变化率以及功率半导体封装的布线的电感成比例。在浪涌电压大的情况下，功率半导体元件可能劣化。因此，在功率半导体封装中，与小型化一起，还要求降低电感。
现有技术文献
专利文献
专利文献1：日本特开2014-179612号公报
发明内容
然而，在上述文献记载的半导体封装(半导体器件模块)中，在以确保相邻的布线的绝缘距离的方式对第1布线层(金属化层)进行布线的情况下，布线复杂化。在布线复杂化的情况下，难以考虑在相邻的布线中流过的电流的朝向，所以有时在相邻的布线中流过相同朝向的电流。由此，在第1布线层中，产生由于电流引起的磁通的影响。因此，难以降低半导体封装的电感。
本公开是鉴于上述课题完成的，其目的在于提供能够降低电感的半导体封装、半导体装置以及电力变换装置。
本公开的半导体封装具备半导体元件、第1绝缘层、第1布线层、第2绝缘层以及第2布线层。第1绝缘层覆盖半导体元件。在第1绝缘层设置有第1贯通孔以及第2贯通孔。第1布线层包括第1层部。第1层部覆盖第1绝缘层。第1布线层通过第1贯通孔与半导体元件电连接。第2绝缘层覆盖第1绝缘层以及第1布线层。在第2绝缘层设置有第3贯通孔。第3贯通孔与第2贯通孔连通。第2布线层通过第2贯通孔以及第3贯通孔与半导体元件电连接。第2布线层包括第2层部。第2层部覆盖第2绝缘层。第2布线层的第2层部具有在夹着第2绝缘层的状态下叠加于第1布线层的第1层部的部分。
根据本公开的半导体封装，第2布线层的第2层部具有叠加于第1布线层的第1层部的部分。因此，能够使在第2层部的叠加于第1布线层的第1层部的部分中流过的电流的朝向与在第1层部中流过的电流的朝向相反。由此，能够相互抵消由于在第1层部中流过的电流以及在第2层部中流过的电流分别引起的磁通的影响。因此，能够降低半导体封装的电感。
附图说明
图1是概略地示出实施方式1所涉及的半导体封装的结构的剖面图。
图2是概略地示出实施方式1所涉及的半导体封装的结构的顶视图。
图3是概略地示出实施方式1所涉及的半导体封装的半导体元件、导电板以及散热装置(heat spreader)的结构的顶视图。
图4是概略地示出实施方式1所涉及的半导体封装的半导体元件、导电板、散热装置、第1绝缘层以及第1布线层的结构的顶视图。
图5是概略地示出实施方式1所涉及的半导体封装的半导体元件、导电板、散热装置、第1绝缘层、第1布线层、第2绝缘层以及第2布线层的结构的顶视图。
图6是概略地示出第1比较例所涉及的半导体封装的结构的剖面图。
图7是概略地示出第1比较例所涉及的半导体封装的结构的顶视图。
图8是概略地示出实施方式2所涉及的半导体封装的结构的剖面图。
图9是概略地示出实施方式3所涉及的半导体封装的结构的剖面图。
图10是概略地示出实施方式4所涉及的半导体封装的结构的剖面图。
图11是概略地示出第2比较例所涉及的半导体封装的结构的剖面图。
图12是概略地示出实施方式5所涉及的半导体封装的结构的剖面图。
图13是概略地示出实施方式6所涉及的半导体封装的结构的剖面图。
图14是概略地示出实施方式7所涉及的半导体装置的结构的剖面图。
图15是概略地示出实施方式7所涉及的半导体装置的半导体封装的层叠第1绝缘层、第1布线层、第2绝缘层、第2布线层以及有机层的状态的剖面图。
图16是概略地示出实施方式7所涉及的半导体装置的半导体封装的半导体元件以及导电板被接合到散热装置的状态的剖面图。
图17是概略地示出实施方式8所涉及的半导体装置的结构的剖面图。
图18是概略地示出实施方式9所涉及的半导体装置的结构的剖面图。
图19是概略地示出实施方式9所涉及的半导体装置的半导体封装和散热器被接合的状态的剖面图。
图20是概略地示出实施方式10所涉及的电力变换装置的结构的框图。
(符号说明)
1：半导体元件；2：导电板；3：接合材料；4：散热装置；5：第1绝缘层；6：第1布线层；7：第2绝缘层；8：第2布线层；9：密封部；46：第1金属板；47：绝缘基板；48：第2金属板；61：第1层部；62：第2层部；100：半导体封装；110：电源；200：半导体装置；201：主变换电路；203：控制电路；300：电力变换装置；400：负载；HS：散热器；ML：导电性金属接合材料；OL：有机层；OP1：第1开口部；OP2：第2开口部；RL：绝缘树脂层；TH1：第1贯通孔；TH1a：第1贯通部分；TH1b：第2贯通部分；TH2：第2贯通孔；TH3：第3贯通孔；SB：控制基板；SP：控制零件；SP1：第1控制部件；SP2：第2控制部件。
具体实施方式
以下，根据附图，说明实施方式。此外，以下，对同一或者相当的部分附加同一符号，不反复重复的说明。
实施方式1.
使用图1～图5，说明实施方式1所涉及的半导体封装100的结构。图1是沿着图2的I-I线的剖面图。如图1所示，半导体封装100包括半导体元件1、第1绝缘层5、第1布线层6、第2绝缘层7以及第2布线层8。本实施方式所涉及的半导体封装100还包括导电板2、接合材料3、散热装置4、密封部9以及有机层OL。半导体封装100是功率半导体封装。功率半导体封装是包括后述的功率半导体元件的半导体封装100。
本实施方式所涉及的半导体元件1是功率半导体元件。在本实施方式中，功率半导体元件是指，用于应对高电压或者大电流的半导体元件。功率半导体元件例如是电力用的半导体元件。具体而言，功率半导体元件是金属氧化物半导体场效应晶体管(MOSFET：MetalOxide Semiconductor Field Effect Transistor)以及绝缘栅极型双极性晶体管(IGBT：Insulated Gate Bipolar Transistor)等电力控制用的半导体元件、续流二极管等。
本实施方式所涉及的半导体元件1是所谓纵型半导体元件。因此，电流沿着从半导体元件1的表面朝向背面的方向流过。半导体元件1的表面构成为电极。
半导体元件1通过接合材料3接合到散热装置4。接合材料3例如是焊料、烧结银(Ag)以及导电性粘接剂等。此外，半导体元件1和散热装置4的接合不限于利用接合材料3。半导体元件1例如也可以通过液相扩散接合接合到散热装置4。
导电板2通过接合材料3接合到散热装置4。因此，通过了半导体元件1以及散热装置4的电流通过导电板2被引导到第1布线层6。导电板2的材料是具有导电性的金属。导电板2的材料例如是铜(Cu)以及铝(Al)等。导电板2的厚度是与半导体元件1相同的程度。此外，导电板2和散热装置4的接合不限于利用接合材料3。导电板2例如也可以通过液相扩散接合接合到散热装置4。
散热装置4包括第1面41、第2面42以及侧面43。对第1面41接合了半导体元件1以及导电板2。第2面42与第1面41对置。侧面43连接第1面41以及第2面42。散热装置4的材料例如是铜(Cu)以及铝(Al)等散热性优良的金属。
第1绝缘层5覆盖半导体元件1。第1绝缘层5覆盖导电板2。第1绝缘层5例如是使用液晶聚合物以及聚酰亚胺等聚合物材料的聚合物系的绝缘膜。第1绝缘层5通过未图示的树脂粘接剂等粘接到半导体元件1以及导电板2各自的表面。
在第1绝缘层5设置有第1贯通孔TH1以及第2贯通孔TH2。第1贯通孔TH1以及第2贯通孔TH2贯通第1绝缘层5。第1贯通孔TH1以及第2贯通孔TH2构成为过孔。在第1绝缘层5，例如通过激光加工等形成第1贯通孔TH1以及第2贯通孔TH2。第1贯通孔TH1包括第1贯通部分TH1a和第2贯通部分TH1b。第1贯通部分TH1a与半导体元件1重叠。第2贯通部分TH1b与导电板2重叠。第2贯通孔TH2与半导体元件1重叠。
第1布线层6通过第1贯通孔TH1与半导体元件1电连接。第1布线层6构成为金属布线层。第1布线层6通过进行构图形成而形成。
第1布线层6通过以下的工艺形成。在将第1绝缘层5粘接到半导体元件1以及导电板2之后，在第1绝缘层5形成第1贯通孔TH1以及第2贯通孔TH2。之后，在第1绝缘层5上蒸镀金属溅射膜。另外，金属溅射膜还蒸镀到第1贯通孔TH1以及第2贯通孔TH2内。接下来，在金属溅射膜上形成镀层。在直至镀层具有充分的厚度使镀层生长之后，对金属溅射膜以及镀层实施蚀刻。由此，形成第1布线层6的布线图案。此外，形成第1布线层6的布线图案的方法不限于上述方法。例如，也可以在第1绝缘层5上粘接金属箔之后，对金属箔实施蚀刻，从而形成第1布线层6的布线图案。
第1布线层6包括第1层部61、第1连接部62以及第1端子部63。第1层部61覆盖第1绝缘层5。第1层部61通过第1连接部62与半导体元件1电连接。第1层部61的形状是平板。第1连接部62配置于第1贯通孔TH1的内部。第1端子部63从第2绝缘层7露出。因此，第1端子部63构成为用于与外部的布线连接的端子。
第1布线层6包括第1布线部分6a和第2布线部分6b。此外，在本实施方式中，第1布线层6如后所述包括多个第1布线部分6a。第1布线部分6a通过第1贯通部分TH1a与半导体元件1电连接。第2布线部分6b通过第2贯通部分TH1b与导电板2电连接。在图1中，第1层部61包含于第2布线部分6b。第1布线部分6a以及第2布线部分6b通过半导体元件1、导电板2以及散热装置4连接。
第2绝缘层7覆盖第1绝缘层5以及第1布线层6。在第2绝缘层7设置有第3贯通孔TH3。第3贯通孔TH3贯通第2绝缘层7。第3贯通孔TH3构成为过孔。第3贯通孔TH3与第2贯通孔TH2连通。
第2绝缘层7例如是使用液晶聚合物以及聚酰亚胺等聚合物材料的聚合物系的绝缘膜。第2绝缘层7通过未图示的树脂粘接剂等粘接到第1绝缘层5以及第1布线层6各自的表面。
第2布线层8通过第2贯通孔TH2以及第3贯通孔TH3与半导体元件1电连接。第2布线层8通过与第1布线层6同样的方法形成。因此，在第2布线层8，通过蚀刻形成有布线图案。另外，在本实施方式中，例如，第1布线层6构成为P端子，第2布线层8构成为N端子。
第2布线层8包括第2层部81、第2连接部82以及第2端子部83(参照图2)。第2层部81覆盖第2绝缘层7。第2层部81的形状是平板。第2层部81相对第1层部61平行地叠加。即，第1层部61以及第2层部81构成为平行平板。第2层部81通过第2连接部82与半导体元件1电连接。第2连接部82配置于第2贯通孔TH2以及第3贯通孔TH3的内部。第2端子部83的结构后述。
第2布线层8的第2层部81具有在夹着第2绝缘层7的状态下叠加于第1布线层6的第1层部61的部分。第2布线层8构成为在第2层部81的在夹着第2绝缘层7的状态下叠加于第1层部61的部分中流过与在第1层部61中流过的电流相反的朝向的电流。
密封部9在第1面41与第1绝缘层5之间密封半导体元件1以及导电板2。密封部9密封散热装置4的第1面41以及侧面43。半导体元件1的表面、导电板2的表面以及散热装置4的第2面42从密封部9露出。密封部9的材料例如是环氧树脂等。密封部9例如通过使用模具的传递模密封形成。
有机层OL叠加于第2布线层8。有机层OL的材料例如是抗蚀剂。例如，通过在第2布线层8的表面涂敷抗蚀剂，形成有机层OL。第2布线层8的表面被有机层OL保护。
如图2所示，第1布线层6以及第2布线层8从有机层OL部分性地露出。此外，在图2中，通过虚线表示半导体元件1、导电板2以及散热装置4的叠加了其他部件的部分的外形。另外，通过单点划线表示第1绝缘层5以及第1布线层6的叠加了其他部件的部分的外形。通过双点划线表示第2绝缘层7以及第2布线层8的叠加了其他部件的部分的外形。第1布线层6以及第2布线层8从有机层OL的外周露出。第2布线层8的第2端子部83从有机层OL露出。因此，第2端子部83构成为用于与外部连接的端子。
虽然未图示，半导体封装100也可以还包括第3绝缘层以及第3布线层。第3绝缘层覆盖第2绝缘层7以及第2布线层8。第3布线层与第2布线层8电连接。第3布线层包括第3层部。第3层部覆盖第2布线层8。第3层部具有在夹着第3绝缘层的状态下叠加于第2布线层8的第2层部81的部分。有机层OL也可以覆盖第3布线层。
接下来，使用图3～图5，详细说明实施方式1所涉及的半导体封装100。
如图3所示，半导体元件1包括多个第1半导体部1a和多个第2半导体部1b。此外，在图3中，为便于说明，未图示密封部9。
导电板2包括多个第1导电部2a、第2导电部2b以及多个第3导电部2c。第2导电部2b配置于第1半导体部1a与第2半导体部1b之间。多个第3导电部2c相对第1半导体部1a，配置于与第2导电部2b相反的一侧。
散热装置4包括第1散热装置部4a和第2散热装置部4b。第1散热装置部4a与第1散热装置部4a隔开间隔配置。对第1散热装置部4a接合了多个第1半导体部1a、多个第1导电部2a以及第2导电部2b。对第2散热装置部4b接合了多个第2半导体部1b和多个第3导电部2c。
如图4所示，第1布线层6包括多个第1布线部分6a、第2布线部分6b、多个第3布线部分6c、多个第4布线部分6d以及多个第5布线部分6e。此外，在图4中，通过虚线表示半导体元件1、导电板2以及散热装置4的叠加了其他部件的部分的外形。多个第1布线部分6a的各个第1布线部分接合到多个第1半导体部1a的各个第1半导体部。第2布线部分6b接合到第2导电部2b以及多个第2半导体部1b的各个第2半导体部。多个第3布线部分6c的各个第3布线部分分别接合到多个第1导电部2a的各个第1导电部。多个第4布线部分6d的各个第4布线部分分别接合到多个第2半导体部1b的各个第2半导体部。多个第5布线部分6e的各个第5布线部分分别接合到多个第3导电部2c的各个第3导电部。
第1布线层6具有半导体元件1以上的面积。具体而言，第2布线部分6b具有半导体元件1以上的面积。第1层部61具有半导体元件1以上的面积。
如图5所示，多个第1布线部分6a、多个第3布线部分6c、多个第4布线部分6d以及多个第5布线部分6e各自从第2绝缘层7部分性地露出。此外，在图5中，通过单点划线表示第1绝缘层5以及第1布线层6的叠加了其他部件的部分的外形。多个第1布线部分6a、多个第2布线部分6b、多个第4布线部分6d以及多个第5布线部分6e各自能够与外部的端子连接。多个第1布线部分6a、多个第3布线部分6c、多个第4布线部分6d以及多个第5布线部分6e各自包括第1端子部63。第2布线部分6b被第2绝缘层7覆盖。第2布线层8与第2布线部分6b重叠。第2布线层8具有半导体元件1以上的面积。
接下来，说明在实施方式1所涉及的半导体封装100中流过的电流。
本实施方式所涉及的半导体封装100在大电流以及高电压下进行开关动作。如图1所示，在开关动作中半导体元件1从导通状态成为截止状态时，对半导体元件1施加浪涌电压ΔV。根据半导体元件1从导通状态成为截止状态时的电流的时间变化率di/dt以及包含于半导体装置200的布线的电感L，计算浪涌电压ΔV。具体而言，浪涌电压ΔV如以下的公式所示。
ΔV＝L·di/dt
在电感L以及电流的时间变化率di/dt大的情况下，存在产生超过半导体元件1的耐电压的浪涌电压ΔV的可能性。由此，半导体元件1有时劣化。因此，要求降低电感。
接下来，说明本实施方式的作用效果。
根据实施方式1所涉及的半导体封装100，如图1所示，第2布线层8的第2层部81具有在夹着第2绝缘层7的状态下叠加于第1布线层6的第1层部61的部分。因此，能够使在第1布线层6的第1层部61中流过的电流的朝向和在第2层部81的在夹着第2绝缘层7的状态下叠加于第1布线层6的第1层部61的部分中流过的电流的朝向相反。由此，在第1布线层6的第1层部61中流过的电流的时间变化和在第2布线层8的第2层部81的在夹着第2绝缘层7的状态下叠加于第1层部61的部分中流过的电流的时间变化的正负反过来。因此，由于电流的时间变化率di/dt产生的磁通被抵消。由此，能够降低由于在第1层部61以及第2层部81中流过的换流环引起的布线电感。此外，在本实施方式中，换流环是在半导体元件1开关动作时产生的电流。因此，能够降低半导体封装100的电感。
能够降低半导体封装100的电感，所以能够抑制产生超过半导体元件1的耐压的浪涌电压。因此，能够抑制半导体元件1的劣化。
如图1所示，第1布线层6的第1层部61覆盖第1绝缘层5。因此，能够抑制第1布线层6沿着第1绝缘层5的面内方向突出。因此，能够使半导体封装100小型化。
相比于图6以及图7所示的第1比较例所涉及的半导体封装101，详细说明通过本实施方式所涉及的半导体封装100得到的作用效果。图6是沿着图7的VI-VI线的剖面图。如图6以及图7所示，在第1比较例所涉及的半导体封装101中，半导体元件1经由焊料等与绝缘基板47连接。另外，引线框架LF被用作向外部的布线的连接端子。引线框架LF和半导体元件1通过键合线69等连接。键合线69例如通过铜(Cu)或者铝(Al)等形成。一般而言，通过对铜(Cu)或者铁(Fe)等的金属板进行穿孔，制造引线框架LF。因此，引线框架LF中的成为与键合线69的接合部位的内引线IL配置于同一平面上。另外，内引线IL从绝缘基板47的外周突出。因此，通过引线框架LF，半导体封装100的沿着绝缘基板47的面内方向的尺寸变大。
相对于此，根据本实施方式，第1布线层6的第1层部61覆盖第1绝缘层5，所以能够使半导体封装100沿着第1绝缘层5的面内方向小型化。
如图4以及图5所示，第1布线层6以及第2布线层8具有半导体元件1以上的面积。因此，第1布线层6以及第2布线层8的容许电流(容量)大。第1布线层6以及第2布线层8的容许电流例如大于第1布线层6以及第2布线层8为细线的情况。因此，能够经由第1布线层6以及第2布线层8对半导体元件1施加大电流。
如图1所示，有机层OL叠加于第2布线层8。因此，能够抑制由于异物附着到第2布线层8而产生放电。另外，在外部的布线通过焊料接合到第1布线层6的情况下，能够抑制焊料在第2布线层8上流动。即，能够将有机层OL用作阻焊剂。另外，例如，第1布线层6、第2布线层8以及半导体元件1等配置于未图示的壳体的内部空间，相比于内部空间被硅胶等密封的情况，能够在使半导体封装100小型化的状态下使半导体封装100绝缘。
如图1所示，第1布线部分6a以及第2布线部分6b通过半导体元件1、导电板2以及散热装置4连接。因此，即使在半导体元件1为纵型半导体元件的情况下，也能够通过第1布线部分6a以及第2布线部分6b对半导体元件1提供电流。
如图1所示，密封部9在第1面41与第1绝缘层5之间密封半导体元件1以及导电板2。因此，能够使半导体元件1以及导电板2的侧面绝缘。
如图1所示，第1绝缘层5以及第2绝缘层7是聚合物系的膜。因此，相比于使用基于玻璃环氧基板的绝缘层的情况，能够提高半导体封装100的绝缘性。另外，相比于使用基于玻璃环氧基板的绝缘层的情况，能够使半导体封装100更薄。因此，能够使半导体封装100的厚度变薄。另外，虽然未图示，例如，即使在半导体封装100包括第3绝缘膜以及第3布线层的情况下，也能够降低半导体封装100的厚度。因此，能够使半导体封装100小型化。另外，能够使半导体封装100轻量化。
实施方式2.
接下来，使用图8，说明实施方式2所涉及的半导体封装100的结构。只要未特别说明，则实施方式2具有与上述实施方式1相同的结构以及作用效果。因此，对与上述实施方式1相同的结构附加同一符号，不反复说明。
如图8所示，在本实施方式所涉及的半导体封装100中，在有机层OL设置有有机层侧贯通孔OOP。有机层侧贯通孔OOP贯通有机层OL。第2布线层8的第2端子部83配置于有机层侧贯通孔OOP的内部。第2端子部83从有机层侧贯通孔OOP露出。
本实施方式所涉及的半导体封装100在第1布线层6以及第2布线层8露出的位置并非第2绝缘层7的外周的方面与实施方式1所涉及的半导体封装100不同。
接下来，说明本实施方式的作用效果。
根据实施方式2所涉及的半导体封装100，如图8所示，第2端子部83从有机层侧贯通孔OOP露出。因此，能够在有机层OL的表面侧配置外部连接端子。由此，半导体封装100的布线的设计的自由度提高。
实施方式3.
接下来，使用图9，说明实施方式3所涉及的半导体封装100的结构。只要未特别说明，则实施方式3具有与上述实施方式1相同的结构以及作用效果。因此，对与上述实施方式1相同的结构附加同一符号，不反复说明。
如图9所示，在实施方式3所涉及的半导体封装100中，在第1绝缘层5设置有第1开口部OP1。第1开口部OP1贯通第1绝缘层5。第1开口部OP1离开半导体元件1以及导电板2地设置。密封部9被填充到第1开口部OP1。因此，密封部9配合到第1绝缘层5。此外，虽然未图示，在第1绝缘层5与半导体元件1以及导电板2之间配置有树脂粘接剂层的情况下，第1开口部OP1贯通树脂粘接剂层。
在第2绝缘层7设置有第2开口部OP2。第2开口部OP2贯通第2绝缘层7。第2开口部OP2与第1开口部OP1连通。密封部9被填充到第1开口部OP1以及第2开口部OP2。因此，密封部9配合到第1绝缘层5以及第2绝缘层7。此外，虽然未图示，在第2绝缘层7与第1绝缘层5以及第2布线层8之间配置有树脂粘接剂层的情况下，第2开口部OP2贯通树脂粘接剂层。
接下来，说明本实施方式的作用效果。
根据实施方式3所涉及的半导体封装100，如图9所示，密封部9被填充到第1开口部OP1。因此，能够牢固地接合第1绝缘层5和密封部9。因此，能够抑制第1绝缘层5和密封部9的剥离。
如图9所示，密封部9被填充到第1开口部OP1以及第2开口部OP2。因此，能够牢固地接合第2绝缘层7和密封部9。因此，能够抑制第2绝缘层7和密封部9的剥离。
实施方式4.
接下来，使用图10，说明实施方式4所涉及的半导体封装100的结构。只要未特别说明，则实施方式4具有与上述实施方式1相同的结构以及作用效果。因此，对与上述实施方式1相同的结构附加同一符号，不反复说明。
如图10所示，实施方式4所涉及的半导体封装100还包括控制基板SB和控制零件SP。控制基板SB与第1布线层6电连接。控制零件SP包括第1控制部件SP1和第2控制部件SP2。在图10中，控制零件SP包括2个第1控制部件SP1和第2控制部件SP2。第1控制部件SP1搭载到控制基板SB。第2控制部件SP2搭载到有机层OL。第2控制部件SP2与第2布线层8电连接。第2控制部件SP2贯通有机层OL与第2布线层8连接。
控制基板SB包括布线部SB1、基板部SB2以及连接部SB3。第1控制部件SP1与布线部SB1电连接。布线部SB1通过连接部SB3与第1布线层6电连接。
接下来，说明本实施方式的作用效果。
在实施方式4所涉及的半导体封装100中，如图10所示，控制零件SP的第2控制部件SP2搭载到有机层OL。第2控制部件SP2与第2布线层8电连接。因此，能够将第2布线层8的一部分用作控制电路的一部分。由此，能够减小控制基板SB的面积。因此，能够使半导体装置200小型化。
与图11所示的第2比较例所涉及的半导体封装102比较，详细说明通过本实施方式所涉及的半导体封装100得到的作用效果。如图11所示，在第2比较例所涉及的半导体封装102中，控制零件SP安装到控制基板SB的表面。控制部件的3个第1控制部件SP1搭载到控制基板SB。因此，控制基板SB具有能够搭载3个第1控制部件SP1的面积。
相对于此，在本实施方式所涉及的半导体封装100中，第2控制部件SP2搭载到有机层OL，所以控制基板SB具有能够搭载2个第1控制部件SP1的面积即可。因此，能够减小控制基板SB的面积。
实施方式5.
接下来，使用图12，说明实施方式5所涉及的半导体封装100的结构。只要未特别说明，则实施方式5具有与上述实施方式1相同的结构以及作用效果。因此，对与上述实施方式1相同的结构附加同一符号，不反复说明。
如图12所示，在实施方式5所涉及的半导体封装100中，第1布线层6比密封部9的外周更向外侧延伸。具体而言，第1布线层6的第1端子部63比密封部9的外周更向外侧延伸。另外，第1绝缘层5比密封部9的外周更向外侧延伸。半导体封装100还包括连接部件CC。连接部件CC被固定到第1绝缘层5以及第1端子部63。连接部件CC贯通第1绝缘层5以及第1端子部63。连接部件CC例如是螺钉以及螺母。
接下来，说明本实施方式的作用效果。
根据实施方式5所涉及的半导体封装100，如图12所示，第1布线层6比密封部9的外周更向外侧延伸。因此，能够将连接部件CC固定到第1布线层6。由此，能够将第1布线层6通过连接部件CC连接到外部的布线。因此，相比于将外部的布线通过焊接直接连接到第1布线层6或者第2布线层8的情况，能够将半导体封装100更容易地连接到外部的布线。另外，相比于通过插座连接将外部的布线连接到焊接于第1布线层6或者第2布线层8的插座的情况，能够将半导体封装100更容易地连接到外部的布线。
实施方式6.
接下来，使用图13，说明实施方式6所涉及的半导体封装100的结构。只要未特别说明，则实施方式6具有与上述实施方式1相同的结构以及作用效果。因此，对与上述实施方式1相同的结构附加同一符号，不反复说明。
如图13所示，在实施方式6所涉及的半导体封装100中，散热装置4包括第1金属板46、绝缘基板47以及第2金属板48。对第1金属板46电连接了半导体元件1以及导电板2。第2金属板48与第1金属板46之间夹着有绝缘基板47。绝缘基板47被粘贴到第1金属板46以及第2金属板48。
第1金属板46以及第2金属板48的材料例如是铜(Cu)以及铝(Al)等具有高的导电性的金属。绝缘基板47例如是陶瓷板。绝缘基板47具有比后述的树脂绝缘层RL(参照图14)高的热传导率。
接下来，说明本实施方式的作用效果。
根据实施方式6所涉及的半导体封装100，如图13所示，第2金属板48与第1金属板46之间夹着绝缘板。因此，第1金属板46和第2金属板48通过绝缘基板47绝缘。因此，在后述的散热器HS(参照图14)被接合到半导体封装100的情况下，能够通过绝缘基板47使半导体元件1和散热器HS(参照图14)绝缘。由此，无需在散热装置4与散热器HS(参照图14)之间配置绝缘层。另外，能够通过具有高的热传导率的焊料等接合散热装置4的第2金属板48和散热器HS(参照图14)。因此，半导体封装100的散热性提高。
实施方式7.
接下来，使用图14，说明实施方式7所涉及的半导体封装100以及半导体装置200的结构。只要未特别说明，则实施方式7具有与上述实施方式4相同的结构以及作用效果。因此，对与上述实施方式4相同的结构附加同一符号，不反复说明。
如图14所示，实施方式7所涉及的半导体装置200包括实施方式1～6记载的半导体封装100、散热器HS以及树脂绝缘层RL。散热器HS与散热装置4之间夹着树脂绝缘层RL。因此，半导体封装通过树脂绝缘层RL接合到散热器HS。此外，在图14中，半导体装置200包括实施方式4记载的半导体封装100。半导体封装100通过树脂绝缘层RL被粘接到散热器HS。半导体封装100通过树脂绝缘层RL相对散热器HS绝缘。
散热器HS包括基体部HS1和多个散热片部HS2。基体部HS1接合到散热装置4。多个散热片部HS2与散热装置4之间夹着基体部HS1。
接下来，使用图14～图16，说明实施方式7所涉及的半导体装置200的制造方法。
如图15所示，以覆盖半导体元件1以及导电板2的方式配置第1绝缘层5后，叠加第1布线层6、第2绝缘层7、第2布线层8以及有机层OL。接下来，如图16所示，将半导体元件1以及导电板2通过接合材料3接合到散热装置4。接下来，如图14所示，将半导体元件1、导电板2以及散热装置4通过密封部9密封后，将散热装置4通过树脂绝缘层RL粘接到散热器HS。
接下来，说明本实施方式的作用效果。
根据实施方式7所涉及的半导体装置200，如图14所示，散热器HS与散热装置4之间夹着树脂绝缘层RL。因此，从半导体封装100的半导体元件1产生的热通过散热装置4、树脂绝缘层RL传到散热器HS。由此，将从半导体元件1产生的热从散热器HS散热。因此，半导体装置200的散热性提高。
实施方式8.
接下来，使用图17，说明实施方式8所涉及的半导体装置200的结构。只要未特别说明，则实施方式8具有与上述实施方式6相同的结构以及作用效果。因此，对与上述实施方式6相同的结构附加同一符号，不反复说明。
如图17所示，实施方式8所涉及的半导体装置200包括实施方式6记载的半导体封装100、散热器HS以及导电性金属接合材料ML。散热器HS与散热装置4的第2金属板48之间夹着导电性金属接合材料ML。因此，半导体封装100通过导电性金属接合材料ML接合到散热器HS。导电性金属接合材料ML例如包含焊料、银(Ag)、铜(Cu)等。导电性金属接合材料ML具有导电性。导电性金属接合材料ML具有比树脂绝缘层RL(参照图14)高的导电率。另外，导电性金属接合材料ML具有比树脂绝缘层RL(参照图14)高的热传导率。
接下来，说明本实施方式的作用效果。
根据实施方式8所涉及的半导体装置200，如图17所示，散热器HS与散热装置4的第2金属板48之间夹着导电性金属接合材料ML。因此，从半导体封装100的半导体元件1产生的热通过散热装置4、导电性金属接合材料ML传到散热器HS。由此，将从半导体元件1产生的热从散热器HS散热。因此，半导体装置200的散热性提高。另外，导电性金属接合材料ML具有比树脂绝缘层RL(参照图14)高的热传导率。因此，相比于通过树脂绝缘层RL接合散热装置4和散热器HS的情况，提高半导体装置200的散热性。
实施方式9.
接下来，使用图18，说明实施方式9所涉及的半导体装置200的结构。只要未特别说明，则实施方式9具有与上述实施方式4相同的结构以及作用效果。因此，对与上述实施方式4相同的结构附加同一符号，不反复说明。
如图18以及图19所示，实施方式9所涉及的半导体装置200包括实施方式1～6记载的半导体封装100和散热器HS。散热器HS在相对于散热装置4与半导体元件1相反的一侧接合到散热装置4。通过密封部9密封散热装置4以及散热器HS。因此，散热装置4以及散热器HS被一并密封。密封部9密封散热装置4的第1面41以及侧面43。
在本实施方式中，将散热装置4以及散热器HS接合后，通过密封部9密封散热装置4以及散热器HS。因此，在散热装置4与散热器HS之间夹着树脂绝缘层RL的状态下，通过使用模具的传递模密封密封散热装置4和散热器HS。此外，如图19所示，散热装置4以及散热器HS也可以预先通过树脂绝缘层RL接合。另外，散热装置4以及散热器HS也可以通过代替树脂绝缘层RL而利用陶瓷等绝缘板接合来一体化。
接下来，说明本实施方式的作用效果。
根据实施方式9所涉及的半导体装置200，如图18所示，通过密封部9密封散热装置4以及散热器HS。因此，能够通过密封部9同时密封散热装置4以及散热器HS。因此，无需如图14～图16所示，在通过密封部9密封散热装置4之后，再将散热器HS接合到散热装置4。因此，能够简化半导体装置200的制造工序。
实施方式10.
本实施方式是将上述实施方式10所涉及的半导体装置应用于电力变换装置的例子。本公开不限定于特定的电力变换装置，但以下，作为实施方式10，说明将本公开应用于三相的逆变器的情况。
图20示出应用本实施方式的电力变换装置的电力变换系统的结构的框图。
图20所示的电力变换系统由电源110、电力变换装置300、负载400构成。电源110是直流电源，对电力变换装置300供给直流电力。电源110能够由各种例子构成，例如，既能够由直流体系、太阳能电池、蓄电池构成，也可以由与交流体系连接的整流电路、AC/DC转换器构成。另外，电源110也可以由将从直流体系输出的直流电力变换为预定的电力的DC/DC转换器构成。
电力变换装置300是连接于电源110与负载400之间的三相的逆变器，将从电源110供给的直流电力变换为交流电力，对负载400供给交流电力。电力变换装置300如图20所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载400是通过从电力变换装置300供给的交流电力驱动的三相的电动机。此外，负载400不限于特定的用途，是搭载于各种电气机器的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调机器的电动机。
以下，详细说明电力变换装置300。主变换电路201具备开关元件和续流二极管(未图示)，通过开关元件开关，将从电源110供给的直流电力变换为交流电力，供给到负载400。主变换电路201的具体的电路结构有各种例子，但本实施方式的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。主变换电路201的各开关元件以及各续流二极管的至少任意一个是与上述实施方式7～9中的任意实施方式的半导体装置相当的半导体装置200具有的开关元件或者续流二极管。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载400连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路也可以内置于半导体装置200，还可以是与半导体装置200独立地具备驱动电路的结构。驱动电路生成驱动主变换电路201的开关元件的驱动信号，供给到主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载400供给期望的电力的方式控制主变换电路201的开关元件。具体而言，根据应供给到负载400的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路201。而且，以在各时间点向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置中，作为构成主变换电路201的半导体装置200应用实施方式7～9所涉及的半导体装置，所以能够降低电感。
在本实施方式中，说明了将本公开应用于2电平的三相逆变器的例子，但本公开不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。另外，在对直流负载等供给电力的情况下，还能够将本公开应用于DC/DC转换器、AC/DC转换器。
另外，应用本公开的电力变换装置不限定于上述负载为电动机的情况，例如，既能够用作放电加工机、激光加工机或者感应加热烹调器、非接触供电系统的电源装置，进而也能够用作太阳能发电系统、蓄电系统等的功率调节器。
应认为本次公开的实施方式在所有方面为例示而非限制性的。本公开的范围并非由上述说明示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (14)

1.一种半导体封装，具备：
半导体元件；
第1绝缘层，覆盖所述半导体元件，并且设置有第1贯通孔以及第2贯通孔；
第1布线层，包括覆盖所述第1绝缘层的第1层部，并且通过所述第1贯通孔与所述半导体元件电连接；
第2绝缘层，覆盖所述第1绝缘层以及所述第1布线层，并且设置有与所述第2贯通孔连通的第3贯通孔；以及
第2布线层，包括覆盖所述第2绝缘层的第2层部，并且通过所述第2贯通孔以及所述第3贯通孔与所述半导体元件电连接，
所述第2布线层的所述第2层部具有在夹着所述第2绝缘层的状态下叠加于所述第1布线层的所述第1层部的部分。
2.根据权利要求1所述的半导体封装，其中，
所述第1布线层以及所述第2布线层具有所述半导体元件以上的面积。
3.根据权利要求1或者2所述的半导体封装，其中，
还具备叠加于所述第2布线层的有机层，
所述第1布线层以及所述第2布线层从所述有机层部分性地露出。
4.根据权利要求3所述的半导体封装，其中，还具备：
控制基板，与所述第1布线层电连接；以及
控制零件，
所述控制零件包括第1控制部件和第2控制部件，
所述第1控制部件搭载到所述控制基板，
所述第2控制部件搭载到所述有机层并且与所述第2布线层电连接。
5.根据权利要求1～4中的任意一项所述的半导体封装，其中，还具备：
导电板；以及
散热装置，包括第1面，
所述半导体元件以及所述导电板接合到所述第1面，
所述第1布线层包括第1布线部分和第2布线部分，
所述第1贯通孔包括与所述半导体元件重叠的第1贯通部分和与所述导电板重叠的第2贯通部分，
所述第1布线部分通过所述第1贯通部分与所述半导体元件电连接，
所述第2布线部分通过所述第2贯通部分与所述导电板电连接，
所述第1布线部分以及所述第2布线部分通过所述半导体元件、所述导电板以及所述散热装置连接。
6.根据权利要求5所述的半导体封装，其中，
所述散热装置包括电连接有所述半导体元件以及所述导电板的第1金属板、绝缘基板以及第2金属板，
所述第2金属板与所述第1金属板之间夹着所述绝缘基板。
7.根据权利要求5或者6所述的半导体封装，其中，
还具备密封部，
所述密封部在所述第1面与所述第1绝缘层之间密封所述半导体元件以及所述导电板。
8.根据权利要求7所述的半导体封装，其中，
在所述第1绝缘层设置有贯通所述第1绝缘层的第1开口部，
所述第1开口部离开所述半导体元件以及所述导电板地设置，
所述密封部被填充到所述第1开口部。
9.根据权利要求8所述的半导体封装，其中，
在所述第2绝缘层设置有贯通所述第2绝缘层并且与所述第1开口部连通的第2开口部，
所述密封部被填充到所述第1开口部以及所述第2开口部。
10.根据权利要求7～9中的任意一项所述的半导体封装，其中，
所述第1布线层比所述密封部的外周更向外侧延伸。
11.一种半导体装置，具备：
权利要求5～10中的任意一项所述的半导体封装；
散热器；以及
树脂绝缘层，
所述散热器与所述散热装置之间夹着所述树脂绝缘层。
12.一种半导体装置，具备：
权利要求7～10中的任意一项所述的半导体封装；以及
散热器，
所述散热器在相对于所述散热装置与所述半导体元件相反的一侧接合到所述散热装置，
通过所述密封部密封所述散热装置以及所述散热器。
13.一种半导体装置，具备：
权利要求6所述的半导体封装；
散热器；以及
导电性金属接合材料，
所述散热器与所述散热装置的所述第2金属板之间夹着所述导电性金属接合材料。
14.一种电力变换装置，具备：
主变换电路，具有权利要求11～13中的任意一项所述的半导体装置，该主变换电路将输入的电力变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN202080106393.8A 2020-10-29 2020-10-29 半导体封装、半导体装置以及电力变换装置 Pending CN116325135A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/040606 WO2022091288A1 (ja) 2020-10-29 2020-10-29 半導体パッケージ、半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
CN116325135A true CN116325135A (zh) 2023-06-23

Family

ID=78605657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080106393.8A Pending CN116325135A (zh) 2020-10-29 2020-10-29 半导体封装、半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US20240055357A1 (zh)
JP (1) JP6972432B1 (zh)
CN (1) CN116325135A (zh)
DE (1) DE112020007745T5 (zh)
WO (1) WO2022091288A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7329583B2 (ja) 2021-12-14 2023-08-18 三菱電機株式会社 半導体装置および電力変換装置
WO2023228782A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 半導体装置
WO2023238385A1 (ja) * 2022-06-10 2023-12-14 三菱電機株式会社 半導体装置
DE102022209564A1 (de) 2022-09-13 2023-07-06 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267458A (ja) * 2000-03-22 2001-09-28 New Japan Radio Co Ltd セラミック集合基板、これを用いた半導体装置及びその製造方法
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
JP6358129B2 (ja) * 2015-02-26 2018-07-18 株式会社デンソー 電力変換装置

Also Published As

Publication number Publication date
US20240055357A1 (en) 2024-02-15
JPWO2022091288A1 (zh) 2022-05-05
JP6972432B1 (ja) 2021-11-24
WO2022091288A1 (ja) 2022-05-05
DE112020007745T5 (de) 2023-08-10

Similar Documents

Publication Publication Date Title
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
EP3107120B1 (en) Power semiconductor module
US9088226B2 (en) Power module for converting DC to AC
US11322432B2 (en) Semiconductor module and power conversion apparatus
US9379049B2 (en) Semiconductor apparatus
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
CN108538793B (zh) 半导体功率模块及电力变换装置
JP2023544138A (ja) 統合信号ボードを備えたエレベーテッドパワープレーンを有するパワーモジュール及びその実装プロセス
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US11127603B2 (en) Semiconductor module and power conversion device
CN111293087B (zh) 半导体装置以及电力变换装置
WO2020157963A1 (ja) 半導体装置および電力変換装置
CN110622307B (zh) 半导体模块以及电力变换装置
US11545874B2 (en) Thermal management assemblies for electronic assemblies circumferentially mounted around a motor using a flexible substrate
JP7035920B2 (ja) 半導体装置および電力変換装置
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
WO2024013857A1 (ja) 半導体装置および電力変換装置
JP7428679B2 (ja) パワー半導体装置および電力変換装置
CN214480328U (zh) 智能功率模块及采用其的智能功率模块结构
US20230395457A1 (en) Power Semiconductor Device, Power Conversion Device, and Electric System
US10833596B1 (en) Integrated power unit for a power supply device
WO2023058381A1 (ja) 電力変換装置
WO2022107439A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination