JP6969501B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6969501B2
JP6969501B2 JP2018101717A JP2018101717A JP6969501B2 JP 6969501 B2 JP6969501 B2 JP 6969501B2 JP 2018101717 A JP2018101717 A JP 2018101717A JP 2018101717 A JP2018101717 A JP 2018101717A JP 6969501 B2 JP6969501 B2 JP 6969501B2
Authority
JP
Japan
Prior art keywords
main terminal
main
semiconductor device
terminal
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018101717A
Other languages
English (en)
Other versions
JP2019207922A (ja
Inventor
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018101717A priority Critical patent/JP6969501B2/ja
Priority to CN201980035157.9A priority patent/CN112166500B/zh
Priority to PCT/JP2019/013599 priority patent/WO2019230176A1/ja
Publication of JP2019207922A publication Critical patent/JP2019207922A/ja
Priority to US17/093,777 priority patent/US11380656B2/en
Application granted granted Critical
Publication of JP6969501B2 publication Critical patent/JP6969501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この明細書における開示は、半導体装置に関する。
特許文献１には、両面に主電極が形成された半導体素子、導電部材、封止樹脂体、及び主端子を備える半導体装置が開示されている。半導体装置は、導電部材として第１導電部材及び第２導電部材を備えており、導電部材は半導体素子を挟むように配置されている。封止樹脂体は、導電部材それぞれの一部及び半導体素子を封止している。主端子は、導電部材に連なっており、封止樹脂体の一側面から外部に突出している。第１導電部材から第１主端子が延設され、第２導電部材から第１主端子と同じ方向に第２主端子が延設されている。半導体素子にＩＧＢＴが形成されている場合、たとえば第１主端子はコレクタ電極に接続され、第２主端子はエミッタ電極に接続されている。
特開２０１５−８２６１４号公報
上記した半導体装置では、第１主端子及び第２主端子が、板幅方向に横並びで配置されている。第１主端子と第２主端子とは電位が異なるため、絶縁を確保するために、第１主端子と第２主端子との間に所定の沿面距離を確保しなければならない。このため、第１主端子及び第２主端子を上記した板幅方向において近づけ、インダクタンスを低減することが困難である。
また、この種の半導体装置では、封止樹脂体の外への突出部分において、主端子の板面にバスバーなどが接続される。したがって、外部との接続をしやすいように、主端子を配置することが好ましい。
本開示はこのような課題に鑑みてなされたものであり、インダクタンスを低減しつつ外部との接続性を向上できる半導体装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつである半導体装置は、
一面側に第１主電極（３２）を有し、一面とは反対の裏面側に第２主電極（３３）を有する少なくとも１つの半導体素子（３０，３０Ａ，３０Ｂ）と、
半導体素子を挟むように配置された導電部材（４０）であって、一面側に配置され、第１主電極と接続された第１導電部材（４０Ｃ）、及び、裏面側に配置され、第２主電極と接続された第２導電部材（４０Ｅ）と、
導電部材それぞれの少なくとも一部及び半導体素子を一体的に覆って保護する絶縁部材（２０）と、
導電部材に連なり、絶縁部材の外へ延設された主端子（６０）であって、第１導電部材に連なる第１主端子（６０Ｃ）、及び、第２導電部材に連なる第２主端子（６０Ｅ）と、
を備え、
主端子は、絶縁部材の外への突出部分として、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第１主端子及び第２主端子の板面同士が離間して対向する部分である対向部（６２）と、第１主端子及び第２主端子それぞれにおいて板面が対向しない部分である複数の非対向部（６３Ｃ，６３Ｅ）と、を有する。
この半導体装置によれば、対向部において、第１主端子及び第２主端子の板面同士が離間しつつ対向している。離間によって所定の絶縁を確保し、板面同士の対向によって従来よりもインダクタンスを低減することができる。
また、突出部分において、第１主端子及び第２主端子のそれぞれに部分的な非対向部を設けている。第１主端子の非対向部において、第１主端子の板面は第２主端子の板面と対向していない。第２主端子の非対向部において、第２主端子の板面は第１主端子の板面と対向していない。このため、非対向部において、主端子の板面にバスバーなどを接続しやすい。したがって、主端子と外部との接続性を向上することができる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 半導体装置を示す斜視図である。 半導体装置を示す斜視図である。 半導体装置を示す斜視図である。 主端子及び端子被覆部の配置を示す平面図である。 図５のVI-VI線に沿う断面図である。 図５のVII-VII線に沿う断面図である。 図５のVIII-VIII線に沿う断面図である。 図５のIX-IX線に沿う断面図である。 第１変形例を示す平面図である。 第２変形例を示す平面図である。 第３変形例を示す平面図である。 第４変形例を示す平面図である。 第５変形例を示す平面図である。 第６変形例を示す平面図であり、図９に対応している。 ギャップと主回路インダクタンスとの関係を示す磁場解析結果を示す図である。 第７変形例を示す断面図であり、図７に対応している。 成形時の効果を示す図である。 第８変形例を示す平面図である。 インダクタンスを考慮した半導体装置の等価回路図である。 主電流の流れを示す図である。 第２実施形態の半導体装置を示す断面図であり、図９に対応している。 第３実施形態において、上アーム側の半導体装置を示す平面図であり、図１０に対応している。 第３実施形態において、下アーム側の半導体装置を示す平面図であり、図１０に対応している。 上アームと下アームの接続状態を示す図である。 第４実施形態の半導体装置を示す平面図であり、図５に対応している。 第５実施形態の半導体装置を示す斜視図である。 第９変形例を示す断面図であり、図８に対応している。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、スイッチング素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
（電力変換装置の概略構成）
図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、車両に搭載された直流電源２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。モータ３は、車両の走行駆動源として機能する。電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。このように、電力変換装置１は、双方向の電力変換が可能となっている。
電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を有している。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータ３に出力する。インバータ５は、モータ３により発電された交流電力を、直流電力に変換する。
インバータ５は、三相分の上下アーム回路を備えて構成されている。各相の上下アーム回路は、正極側の電源ラインである高電位電源ライン６と、負極側の電源ラインである低電位電源ライン７との間で、２つのアームが直列に接続されてなる。各相の上下アーム回路において、上アームと下アームの接続点は、モータ３への出力ライン８に接続されている。
本実施形態では、各アームを構成する半導体素子として、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと示す）を採用している。半導体装置１０は、並列接続された２つのＩＧＢＴ３０を備えている。ＩＧＢＴ３０のそれぞれには、還流用のダイオードであるＦＷＤ３５が逆並列に接続されている。１つのアームは、並列接続された２つのＩＧＢＴ３０を有して構成されている。図１に示す符号３１は、ＩＧＢＴ３０のゲート電極である。並列接続された２つのＩＧＢＴ３０は、図示しない共通のドライバにより同じタイミングで駆動する。換言すれば、２つのＩＧＢＴ３０のゲート電極３１は、互いに同じドライバに電気的に接続される。
また、ＩＧＢＴ３０として、ｎチャネル型を採用している。上アームにおいて、ＩＧＢＴ３０のコレクタ電極３２が、高電位電源ライン６に接続されている。下アームにおいて、ＩＧＢＴ３０のエミッタ電極３３が、低電位電源ライン７に接続されている。そして、上アームにおけるＩＧＢＴ３０のエミッタ電極３３と、下アームにおけるＩＧＢＴ３０のコレクタ電極３２が相互に接続されている。
電力変換装置１は、上記した平滑コンデンサ４及びインバータ５に加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、インバータ５や昇圧コンバータを構成する半導体素子を駆動する駆動回路などを備えてもよい。
（半導体装置の概略構成）
図２〜図９に示すように、半導体装置１０は、封止樹脂体２０、ＩＧＢＴ３０、ヒートシンク４０、ターミナル５０、主端子６０、端子被覆部７０、及び信号端子８０を備えている。
封止樹脂体２０は、たとえばエポキシ系樹脂からなる。封止樹脂体２０は、たとえばトランスファモールド法により成形されている。図２〜図４及び図６に示すように、封止樹脂体２０は、Ｚ方向において、一面２１と、一面２１と反対の裏面２２を有している。一面２１及び裏面２２は、たとえば平坦面となっている。封止樹脂体２０は、一面２１と裏面２２とをつなぐ側面を有している。本実施形態では、封止樹脂体２０が、平面略矩形状をなしている。
半導体素子としてのＩＧＢＴ３０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板（半導体チップ）に構成されている。図５及び図６に示すように、半導体装置１０は、２つのＩＧＢＴ３０を備えている。２つのＩＧＢＴ３０は、互いに並列に接続されている。以下において、区別のために、ＩＧＢＴ３０の１つをＩＧＢＴ３０Ａ、別の１つをＩＧＢＴ３０Ｂとも示す。本実施形態では、ＩＧＢＴ３０にＦＷＤ３５が一体的に形成されている。すなわち、ＩＧＢＴ３０として、ＲＣ（Reverse Conducting）−ＩＧＢＴを採用している。
ＩＧＢＴ３０は、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、ＩＧＢＴ３０は、上記したゲート電極３１を有している。ゲート電極３１はトレンチ構造をなしている。また、ＩＧＢＴ３０は、自身の厚み方向、すなわちＺ方向において、一面側にコレクタ電極３２を有し、一面と反対の裏面側にエミッタ電極３３を有している。コレクタ電極３２はＦＷＤ３５のカソード電極も兼ねており、エミッタ電極３３はＦＷＤ３５のアノード電極も兼ねている。コレクタ電極３２が第１主電極に相当し、エミッタ電極３３が第２主電極に相当する。
２つのＩＧＢＴ３０は、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。ＩＧＢＴ３０Ａ，３０Ｂは、互いに同じ構成となっている。ＩＧＢＴ３０Ａ，３０Ｂは、お互いのコレクタ電極３２がＺ方向において同じ側となり、お互いのエミッタ電極３３がＺ方向において同じ側となるように配置されている。ＩＧＢＴ３０Ａ，３０Ｂは、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向において横並びで配置されている。
ＩＧＢＴ３０は、エミッタ電極３３が形成された裏面に、信号用の電極であるパッド３４を有している。パッド３４は、エミッタ電極３３とは別の位置に形成されている。パッド３４は、エミッタ電極３３と電気的に分離されている。パッド３４は、Ｙ方向において、エミッタ電極３３の形成領域とは反対側の端部に形成されている。
本実施形態では、ＩＧＢＴ３０のそれぞれが、５つのパッド３４を有している。具体的には、５つのパッド３４として、ゲート電極用、エミッタ電極３３の電位を検出するケルビンエミッタ用、電流センス用、ＩＧＢＴ３０の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。５つのパッド３４は、平面略矩形状のＩＧＢＴ３０において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。
ヒートシンク４０は、Ｚ方向においてＩＧＢＴ３０を挟むように配置された導電部材である。ヒートシンク４０は、ＩＧＢＴ３０の熱を半導体装置１０の外部に放熱する機能を果たすとともに、主電極の配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ヒートシンク４０は、Ｚ方向からの投影視において、２つのＩＧＢＴ３０を内包するように設けられている。ヒートシンク４０は、Ｘ方向を長手方向にして平面略矩形状をなしている。ヒートシンク４０の厚みはほぼ一定とされ、その板厚方向はＺ方向に略平行となっている。
ヒートシンク４０は、ＩＧＢＴ３０を挟むように対をなして設けられている。半導体装置１０は、一対のヒートシンク４０として、ＩＧＢＴ３０のコレクタ電極３２側に配置されたヒートシンク４０Ｃと、エミッタ電極３３側に配置されたヒートシンク４０Ｅを有している。ヒートシンク４０Ｃが第１導電部材に相当し、ヒートシンク４０Ｅが第２導電部材に相当する。ヒートシンク４０Ｃ，４０Ｅは、Ｚ方向からの投影視において、互いにほぼ一致している。ヒートシンク４０Ｃは、Ｚ方向において、ＩＧＢＴ３０側の接続面４１Ｃと、接続面４１Ｃと反対の放熱面４２Ｃを有している。ヒートシンク４０Ｅは、Ｚ方向において、ＩＧＢＴ３０側の接続面４１Ｅと、接続面４１Ｅと反対の放熱面４２Ｅを有している。放熱面４２Ｃが第１放熱面に相当し、放熱面４２Ｅが第２放熱面に相当する。
ヒートシンク４０Ｃの接続面４１Ｃには、ＩＧＢＴ３０Ａ，３０Ｂのコレクタ電極３２が、それぞれ個別にはんだ９０を介して接続されている。ヒートシンク４０Ｃの大部分は封止樹脂体２０によって覆われている。ヒートシンク４０Ｃの放熱面４２Ｃは、封止樹脂体２０から露出されている。放熱面４２Ｃは、一面２１と略面一となっている。ヒートシンク４０Ｃの表面のうち、はんだ９０との接続部、放熱面４２Ｃ、及び主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。
ターミナル５０は、ＩＧＢＴ３０とヒートシンク４０Ｅとの間に介在している。ターミナル５０は、ＩＧＢＴ３０Ａ，３０Ｂごとに設けられている。ターミナル５０は、ＩＧＢＴ３０のエミッタ電極３３とヒートシンク４０Ｅとの熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ターミナル５０は、対応するＩＧＢＴ３０のエミッタ電極３３に対向配置され、はんだ９１を介してエミッタ電極３３と接続されている。
ヒートシンク４０Ｅの接続面４１Ｅには、ＩＧＢＴ３０Ａ，３０Ｂのエミッタ電極３３が、それぞれ個別にはんだ９２を介して電気的に接続されている。具体的には、エミッタ電極３３とヒートシンク４０Ｅとは、はんだ９１、ターミナル５０、及びはんだ９２を介して、電気的に接続されている。ヒートシンク４０Ｅも、封止樹脂体２０によって大部分が覆われている。ヒートシンク４０Ｅの放熱面４２Ｅは、封止樹脂体２０から露出されている。放熱面４２Ｅは、裏面２２と略面一となっている。ヒートシンク４０Ｅの表面のうち、はんだ９２との接続部、放熱面４２Ｅ、及び後述する主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。
主端子６０は、半導体装置１０と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。主端子６０は、対応するヒートシンク４０に封止樹脂体２０の内部で連なっている。主端子６０は、対応するヒートシンク４０から延設され、図５、図７〜図９に示すように、封止樹脂体２０の１つの側面２３から外部に突出している。主端子６０は、封止樹脂体２０の内外にわたって延設されている。主端子６０は、封止樹脂体２０の外へ突出した部分である突出部６１を有している。
主端子６０は、ＩＧＢＴ３０の主電極と電気的に接続された端子である。半導体装置１０は、主端子６０として、コレクタ電極３２と電気的に接続された主端子６０Ｃと、エミッタ電極３３と電気的に接続された主端子６０Ｅを有している。主端子６０Ｃが第１主端子に相当し、主端子６０Ｅが第２主端子に相当する。主端子６０Ｃはコレクタ端子、主端子６０Ｅはエミッタ端子とも称される。
主端子６０Ｃは、ヒートシンク４０Ｃに連なっている。主端子６０Ｃは、ヒートシンク４０ＣからＹ方向に延設され、封止樹脂体２０の側面２３から外部に突出している。主端子６０Ｅは、ヒートシンク４０Ｅに連なっている。主端子６０Ｅは、ヒートシンク４０Ｅから主端子６０Ｅと同じ方向に延設され、主端子６０Ｃと同じ側面２３から外部に突出している。
本実施形態では、図８及び図９に示すように、主端子６０Ｃ，６０Ｅが、対応するヒートシンク４０Ｃ，４０Ｅの側面４３Ｃ，４３Ｅにそれぞれ連なっている。側面４３Ｃは、ヒートシンク４０Ｃの側面のうち、側面２３側の面である。側面４３Ｅは、ヒートシンク４０Ｅの側面のうち、側面２３側の面である。主端子６０Ｃ，６０Ｅは、Ｙ方向において互いに同じ側で、ヒートシンク４０Ｃ，４０Ｅに連なっている。主端子６０Ｃ，６０Ｅは、その全長においてほぼ同じ方向に延設されている。
また、同一の金属板を加工することで、主端子６０は、対応するヒートシンク４０と一体的に設けられている。主端子６０Ｃは、ヒートシンク４０Ｃよりも厚みが薄くされ、ヒートシンク４０Ｃの接続面４１Ｃに略面一で連なっている。主端子６０Ｅは、ヒートシンク４０Ｅよりも厚みが薄くされ、ヒートシンク４０Ｅの接続面４１Ｅに略面一で連なっている。突出部６１において、主端子６０Ｃ，６０Ｅの板厚方向は、Ｚ方向に略一致している。主端子６０の板厚はほぼ一定とされており、主端子６０Ｃ，６０Ｅでほぼ同じ板厚とされている。
端子被覆部７０は、樹脂材料を用いて形成され、主端子６０における突出部６１の一部を覆っている。主端子６０及び端子被覆部７０の詳細については、後述する。
信号端子８０は、対応するＩＧＢＴ３０のパッド３４に、ボンディングワイヤ９３を介して電気的に接続されている。信号端子８０は、封止樹脂体２０の内部でボンディングワイヤ９３と接続されており、封止樹脂体２０の側面、詳しくは側面２３と反対の側面２４から外部に突出している。ＩＧＢＴ３０のそれぞれに対応する信号端子８０は、Ｙ方向に延設されている。
以上のように構成される半導体装置１０では、ヒートシンク４０Ｃ，４０Ｅの間、すなわち主端子６０Ｃ，６０Ｅの間で、２つのＩＧＢＴ３０が並列に接続されている。
また、封止樹脂体２０により、ＩＧＢＴ３０（３０Ａ，３０Ｂ）、ヒートシンク４０それぞれの一部、ターミナル５０、主端子６０それぞれの一部、及び信号端子８０の一部が、一体的に封止されている。すなわち、１つのアームを構成する要素が封止されている。このため、半導体装置１０は、１ｉｎ１パッケージとも称される。封止樹脂体２０が、ヒートシンク４０Ｃ，４０Ｅの少なくとも一部及びＩＧＢＴ３０Ａ，３０Ｂを一体的に覆って保護している。封止樹脂体２０が絶縁部材に相当する。
また、ヒートシンク４０Ｃの放熱面４２Ｃが、封止樹脂体２０の一面２１と略面一とされている。また、ヒートシンク４０Ｅの放熱面４２Ｅが、封止樹脂体２０の裏面２２と略面一とされている。半導体装置１０は、放熱面４２Ｃ，４２Ｅがともに封止樹脂体２０から露出された両面放熱構造をなしている。このような半導体装置１０は、たとえば、ヒートシンク４０を、封止樹脂体２０とともに切削加工することで形成することができる。また、放熱面４２Ｃ，４２Ｅが、封止樹脂体２０を成形する型のキャビティ壁面に接触するようにして、封止樹脂体２０を成形することによって形成することもできる。
（主端子及び端子被覆部の詳細）
上記したように、半導体装置１０は、主端子６０として、ヒートシンク４０Ｃに連なる主端子６０Ｃと、ヒートシンク４０Ｅに連なる主端子６０Ｅを有している。図５、図７〜図９に示すように、主端子６０は、突出部６１として、主端子６０Ｃ，６０Ｅの板面同士が離間して対向する部分である対向部６２を有している。板面とは、主端子６０それぞれの板厚方向の面である。対向部６２は、Ｚ方向の投影視において互いにオーバーラップする部分であるため、重なり部（オーバーラップ部）とも称される。また、積層部とも称される。
対向部６２は、主端子６０の屈曲部よりも突出先端側に設けられている。屈曲部により、対向部６２における主端子６０Ｃ，６０Ｅの対向距離は、ヒートシンク４０Ｃ，４０Ｅの対向距離、すなわち接続面４１Ｃ，４１Ｅ間の距離よりも短くされている。主端子６０の突出部６１において、対向部６２が主たる部分を占めている。残りの部分である突出部６１の一部分は、主端子６０Ｃ，６０Ｅそれぞれにおいて板面が対向しない部分である非対向部６３Ｃ，６３Ｅとされている。
対向部６２において、主端子６０Ｃ，６０Ｅは、主電流が流れたときにそれぞれに生じる磁束をお互いに打ち消すように配置されている。磁束打消しの効果を高めるには、主電流の向きが略逆向きとなるように配置するとよい。すなわち、対応するヒートシンク４０を基準とする延設の向きを、対向部６２において略一致させるとよい。
非対向部６３Ｃは、主端子６０Ｃにおける突出部６１の一部分である。非対向部６３Ｃにおいて、主端子６０Ｃの板面は、主端子６０Ｅの板面と対向していない。非対向部６３Ｅは、主端子６０Ｅにおける突出部６１の一部分である。非対向部６３Ｅにおいて、主端子６０Ｅの板面は、主端子６０Ｃの板面と対向していない。非対向部６３Ｃが第１非対向部に相当し、非対向部６３Ｅが第２非対向部に相当する。非対向部６３Ｃ，６３Ｅは、非重なり部、非積層部とも称される。このように、主端子６０は、突出部６１として、対向部６２と、非対向部６３Ｃ，６３Ｅを有している。
本実施形態では、屈曲部を有する主端子６０Ｅにおいて、屈曲部よりも突出先端側の部分が、突出部６１とされている。主端子６０Ｅの突出部６１は、屈曲部を有さずにＹ方向に延設されており、板厚方向がＺ方向に略一致する平板状をなしている。すなわち、板厚が略均一とされている。そして、図５に示すように、平面略矩形状から四隅の１つを切り欠いた形状とされている。また、主端子６０Ｃの突出部６１も、主端子６０Ｅ同様に板厚方向がＺ方向に略一致する平板状をなしている。すなわち、板厚が略均一とされている。そして、平面略矩形状から四隅の１つを切り欠いた形状とされている。
突出部６１において、主端子６０Ｃ，６０Ｅの板厚方向は互いに一致している。よって、対向部６２では、板厚方向において主端子６０Ｃ，６０Ｅの板面が対向している。対向部６２において、主端子６０Ｃ，６０Ｅ間のギャップは全域においてほぼ一定とされている。図８に示すように、主端子６０Ｃ，６０Ｅは、封止樹脂体２０の内部においても、封止樹脂体２０を介して対向している。
主端子６０Ｃは切り欠き部６４Ｃを有し、主端子６０Ｅは切り欠き部６４Ｅを有している。切り欠き部６４Ｃが第１切り欠き部に相当し、切り欠き部６４Ｅが第２切り欠き部に相当する。切り欠き部６４Ｃは、主端子６０の板厚方向及び延設方向に直交する板幅方向、すなわちＸ方向において、主端子６０Ｃの一端側に設けられている。切り欠き部６４Ｅは、主端子６０Ｅにおいて、切り欠き部６４Ｃとは反対の端部に設けられている。突出部６１の突出長さは、主端子６０Ｃ，６０Ｅにおいてほぼ等しくされている。切り欠き部６４Ｃ，６４Ｅは、突出部６１の突出先端に設けられている。切り欠き部６４Ｃ，６４Ｅは、略円弧形状をなしている。
主端子６０Ｃ，６０Ｅの突出部６１は、ＩＧＢＴ３０の素子的中心を通る中心線ＣＬに対して、線対称配置とされている。素子的中心とは、ＩＧＢＴ３０全体の中心である。本実施形態の場合、２つのＩＧＢＴ３０Ａ，３０Ｂを有するため、ＩＧＢＴ３０Ａ，３０Ｂの並び方向において中心間の中央位置である。なお、ＩＧＢＴ３０が１つの場合、ＩＧＢＴ３０の中心である。中心線は、板幅方向に直交し、素子的中心を通る仮想線である。
図２〜図５、図９に示すように、突出部６１のうち、側面２３からＹ方向に所定の範囲の部分、具体的には、切り欠き部６４Ｃ，６４Ｅまでの部分は、すべて対向部６２とされている。一方、切り欠き部６４Ｃ，６４Ｅから突出先端までの部分は、対向部６２及び非対向部６３Ｃ，６３Ｅを含んでいる。
突出先端側では、Ｘ方向において、非対向部６３Ｃ，６３Ｅの間に対向部６２が設けられている。突出部６１において、板幅方向であるＸ方向中央では、側面２３から突出先端まで対向部６２とされている。突出部６１のＸ方向両端では、側面２３から途中まで対向部６２とされ、途中から突出先端まで非対向部６３Ｃ，６３Ｅとされている。
非対向部６３Ｃは、Ｚ方向において、非対向部６３Ｅよりもヒートシンク４０Ｅの放熱面４２Ｅから離れた位置に配置されている。非対向部６３Ｅは、非対向部６３Ｃよりもヒートシンク４０Ｃの放熱面４２Ｃから離れた位置に配置されている。
端子被覆部７０は、対向部６２において、主端子６０Ｃ，６０Ｅの少なくとも一部を覆っている。端子被覆部７０は、封止樹脂体２０に連なっている。封止樹脂体２０が第１樹脂部に相当し、端子被覆部７０が第２樹脂部に相当する。端子被覆部７０は、図７〜図９に示すように、少なくとも介在部７１を有している。
本実施形態では、端子被覆部７０が、介在部７１に加えて裏面被覆部７２，７３を有している。また、端子被覆部７０が、封止樹脂体２０と同じ材料を用いて一体的に成形されている。封止樹脂体２０と端子被覆部７０は、一体成形物である。
介在部７１は、対向部６２において、主端子６０Ｃ，６０Ｅの対向面間に配置されている。対向面とは、板面のうち、互いに向き合う面である。本実施形態では、対向部６２において、対向領域全域に介在部７１が配置されている。すなわち、対向領域全域に樹脂が充填されている。
裏面被覆部７２，７３は、対向部６２において、主端子６０の対向面とは反対の裏面を被覆している。裏面被覆部７２は主端子６０Ｃの裏面を被覆しており、裏面被覆部７３は主端子６０Ｅの裏面を被覆している。
端子被覆部７０は、対向部６２全体を被覆している。端子被覆部７０は、対向部６２において、対向面と裏面とをつなぐ端面も覆っている。端子被覆部７０は、非対向部６３Ｃ，６３Ｅを露出させるため、平面略矩形状から四隅の２つを切り欠いた形状、換言すれば略凸形状をなしている。端子被覆部７０の切り欠き部７４により、非対向部６３Ｃ，６３Ｅが外部と接続可能に露出されている。切り欠き部７４は、切り欠き部６４Ｃ，６４Ｅに沿って略円弧形状をなしている。端子被覆部７０は、切り欠き部６４Ｃ，６４Ｅの端面も覆っている。また、突出先端面も覆っている。このため、非対向部６３Ｃ，６３Ｅの露出部分も、端子被覆部７０側の端部において略円弧形状をなしている。
端子被覆部７０の厚みは、封止樹脂体２０の厚みよりも薄くされている。裏面被覆部７２の表面は、Ｚ方向において一面２１と略面一ではなく、裏面２２側にずれた位置とされている。同じく、裏面被覆部７３の表面は、Ｚ方向において裏面２２と略面一ではなく、一面２１側にずれた位置とされている。また、端子被覆部７０のＸ方向の長さ、すなわち幅は、封止樹脂体２０の幅よりも狭くされている。端子被覆部７０も、中心線ＣＬに対して線対称となるように設けられている。
（半導体装置の効果）
上記したように、主端子６０は、突出部６１として対向部６２を有している。対向部６２において、主端子６０Ｃ，６０Ｅは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置されている。対向部６２では、主端子６０Ｃ，６０Ｅの板面同士が離間しつつ対向している。このように、離間配置、すなわち所定のギャップを有した配置としているため、主端子６０Ｃ，６０Ｅ間の絶縁を確保することができる。また、板面同士が対向するため、従来よりも磁束打消しの効果を高めて、インダクタンスを低減することができる。
また、突出部６１において、板面同士を全域で対向させるのではなく、主端子６０Ｃ，６０Ｅそれぞれに非対向部６３Ｃ，６３Ｅを局所的に設けている。主端子６０Ｃにおける非対向部６３Ｃの板面は、主端子６０Ｅの板面と対向していない。主端子６０Ｅにおける非対向部６３Ｅの板面は、主端子６０Ｃの板面と対向していない。このように、非対向部６３Ｃ，６３Ｅでは主端子６０Ｃ，６０Ｅの積層がないため、主端子６０の板面にバスバーなどを接続しやすい。たとえば、板面の同じ側にバスバーを接続することができる。したがって、主端子６０と外部との接続性を向上することができる。
以上より、本実施形態の半導体装置１０によれば、インダクタンスを低減しつつ、外部との接続性を向上することができる。
図１０に示す第１変形例のように、貫通孔６５によって非対向部６３Ｃ，６３Ｅを設けてもよい。この場合、Ｚ方向の投影視において非対向部６３Ｃ，６３Ｅを取り囲んで相手側の主端子６０が存在することとなる。また、図１１に示す第２変形例のように、主端子６０Ｃ，６０Ｅを板幅方向にずらして配置することで、非対向部６３Ｃ，６３Ｅを設けてもよい。この場合、非対向部６３Ｃ，６３Ｅは、側面２３から突出先端まで設けられることとなる。図１０及び図１１では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
これに対し、本実施形態では、切り欠き部６４Ｃ，６４Ｅによって、非対向部６３Ｃ，６３Ｅが設けられている。非対向部６３Ｃ，６３Ｅは、主端子６０Ｃ，６０Ｅの端部に設けられている。したがって、第１変形例に較べて、外部との接続性を向上することができる。また、非対向部６３Ｃ，６３Ｅを同じ位置に設ける場合、第１変形例よりも、Ｘ方向及びＹ方向において体格を小型化することができる。また、第２変形例に較べて、非対向部６３Ｃ，６３Ｅを局所的に設け、その分、対向部６２を大きくとることができる。したがって、インダクタンスを低減することができる。
図１２に示す第３変形例のように、板幅方向の同じ側に切り欠き部６４Ｃ，６４Ｅを設けてもよい。この場合、切り欠き部６４Ｃ，６４Ｅを、延設方向であるＹ方向において、重ならない位置に設けることとなる。図１３に示す第４変形例のように、突出先端であって、板幅方向の端部ではない位置に、切り欠き部６４Ｃ，６４Ｅを設けてもよい。図１２及び図１３では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
これに対し、本実施形態では、主端子６０Ｃ，６０Ｅが封止樹脂体２０の同じ側面２３から同じ方向に延設されており、板幅方向において、切り欠き部６４Ｃが主端子６０Ｃの一端側に設けられ、切り欠き部６４Ｅが主端子６０Ｅにおいて切り欠き部６４Ｃとは反対の端部に設けられている。切り欠き部６４Ｃ，６４Ｅを延設方向においてほぼ同じ位置に設けることができるため、第３変形例に較べて、インダクタンスを低減しつつ、Ｙ方向の体格を小型化することができる。また、非対向部６３Ｃ，６３Ｅを同じ位置に設ける場合、第４変形例よりもＸ方向の体格を小型化することができる。
図１４に示す第５変形例のように、切り欠き部６４Ｃ，６４Ｅを板幅方向の両端に設けつつ、延設途中に設けてもよい。図１４では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
これに対し、本実施形態では、切り欠き部６４Ｃ，６４Ｅを板幅方向の両端に設けつつ、突出先端に設けている。したがって、第５変形例に較べて、インダクタンスを低減しつつ、Ｙ方向の体格を小型化することができる。
本実施形態では、非対向部６３Ｃ，６３Ｅが、ＩＧＢＴ３０の中心線ＣＬに対して線対称配置とされている。したがって、ヒートシンク４０Ｃ及び主端子６０Ｃを含む第１部品と、ヒートシンク４０Ｅ及び主端子６０Ｅを含む第２部品とを、共通化することもできる。すなわち、部品点数を削減することもできる。
図１５に示す第６変形例のように、主端子６０の突出部６１を樹脂によって覆わず、対向部６２において、主端子６０Ｃ，６０Ｅの対向面間に空気（気体）が介在する構成としてもよい。この場合、主端子６０Ｃ，６０Ｅ間の絶縁のために、対向面間に所定のギャップ（空間距離）を確保することとなる。使用する電圧領域によっては、図１５に示す構成も適用が可能である。図１５は、図９に対応している。
これに対し、本実施形態では、封止樹脂体２０に連なって端子被覆部７０が設けられている。端子被覆部７０は、主端子６０Ｃ，６０Ｅの間に配置された介在部７１を有している。このように、対向面間に樹脂が充填されている、空間絶縁ではなく、層間絶縁となるため、樹脂の絶縁能力により、第６変形例に較べて主端子６０Ｃ，６０Ｅの対向面を近づけることができる。したがって、インダクタンスをさらに低減することができる。
特に本実施形態では、端子被覆部７０が、対向面間だけでなく、対向面とは反対の裏面も覆っている。すなわち、端子被覆部７０が、対向部６２の全体を封止樹脂体２０の側面２３とともに覆っている。
このような構成では、非対向部６３Ｃ，６３Ｅの沿面距離が、たとえば図７に示すように、長さｄ１，ｄ２，ｄ３の和により決定される。ｄ１は、非対向部６３Ｃから裏面被覆部７３の表面までのＺ方向の長さである。ｄ２は、裏面被覆部７３のＸ方向の長さ、すなわち幅である。ｄ３は、裏面被覆部７３の表面から非対向部６３ＥまでのＺ方向の長さである。長さｄ２を長くしても、対向部６２を覆う部分であるため、インダクタンスへの影響が小さい。このため、長さｄ２によって沿面距離を稼ぎやすい。
また、非対向部６３Ｅとヒートシンク４０Ｃの放熱面４２Ｃとの沿面距離は、たとえば図９に示すように、長さｄ５，ｄ６，ｄ７，ｄ８の和によって決定される。ｄ５は、非対向部６３Ｅから裏面被覆部７２の表面までのＺ方向の長さである。ｄ６は、切り欠き部７４から側面２３までのＹ方向の最短長さである。ｄ７は、裏面被覆部７２の表面から一面２１までのＺ方向の長さである。長さｄ８は、側面２３から放熱面４２ＣまでのＸ方向の最短長さである。長さｄ６，ｄ８は、主端子６０Ｃ，６０Ｅの対向箇所を覆う部分であるため、長さｄ６，ｄ８を長くしても、インダクタンスへの影響が小さい。このため、長さｄ６、ｄ８によって沿面距離を稼ぎやすい。説明は省略するが、非対向部６３Ｃとヒートシンク４０Ｅの放熱面４２Ｅとの沿面距離についても同様である。
図１６は、主回路を構成する上下アーム回路の一方のアームのインダクタンス、具体的には、主端子６０Ｃ，６０Ｅ間のインダクタンスの磁場解析結果を示している。その際、主端子が板幅方向に横並びで配置された構成を比較例とした。図１６では、比較例の結果を白抜きの丸、本実施形態に示した構成の結果を白抜きの三角で示している。主回路とは、平滑コンデンサ４と上下アーム回路を含む回路である。
配置上、比較例では、主端子の対向面のギャップがほぼゼロ（０）となっている。本実施形態の構成によれば、比較例よりも、主回路のインダクタンスを大幅に低減できることが、図１６からも明らかである。また、対向部６２において主端子６０Ｃ，６０Ｅ間のギャップを小さくするほど、主回路のインダクタンスを効果的に低減できることが明らかである。
本実施形態では、端子被覆部７０の厚みが、封止樹脂体２０の厚みよりも薄くされている。これによれば、ヒートシンク４０Ｃ，４０Ｅの放熱面４２Ｃ，４２Ｅと非対向部６３Ｃ，６３Ｅとの沿面距離を確保しつつ、端子被覆部７０の樹脂量を低減することができる。
図１７に示す第７変形例のように、端子被覆部７０の厚みを、封止樹脂体２０の厚みとほぼ等しくしてもよい。これによれば、非対向部６３Ｃ，６３Ｅ間の沿面距離を稼ぐことができる。具体的には、上記したＺ方向の長さｄ１，ｄ３を長くすることができる。これにより、Ｘ方向の長さｄ２を短くすることができるため、対向部６２、ひいては主端子６０の占有面積を小さくすることもできる。
本実施形態では、端子被覆部７０が、封止樹脂体２０と一体的に成形されている。端子被覆部７０を封止樹脂体２０と同一の工程で形成するため、製造工程を簡素化することができる。本実施形態のように、板幅方向の両端に非対向部６３Ｃ，６３Ｅが設けられた構成においては、図１８に示すように、両端の非対向部６３Ｃ，６３Ｅそれぞれを、成形用の上型１００及び下型１０１によってクランプすることができる。これにより、対向部６２のギャップ、すなわち絶縁距離を安定化させることができる。
本実施形態では、コレクタ側の主端子６０Ｃの非対向部６３Ｃが、エミッタ側の主端子６０Ｅの非対向部６３Ｅよりも、Ｚ方向においてエミッタ側のヒートシンク４０Ｅの放熱面４２Ｅから離れた位置に配置されている。同様に、非対向部６３Ｅが、非対向部６３Ｃよりも、Ｚ方向においてコレクタ側のヒートシンク４０Ｃの放熱面４２Ｃから離れた位置に配置されている。これによれば、放熱面４２Ｃ，４２Ｅと主端子６０との間の沿面距離を稼ぐことができる。
本実施形態では、図５に示したように、切り欠き部６４Ｃ，６４Ｅが略円弧形状をなしている。また、端子被覆部７０の切り欠き部７４も切り欠き部６４Ｃ，６４Ｅに沿った略円弧形状をなしている。したがって、非対向部６３Ｃ，６３Ｅの露出部分に、摩擦撹拌接合、ボルト締結など、円弧状の接続によって図示しないバスバーを接続する場合、接続部から端子被覆部７０の端部（切り欠き部７４）までの距離を、弧の全長でほぼ等しくすることができる。これにより、端子被覆部７０の端部において応力が局所的に高くなるのを抑制することができる。たとえば伝熱距離を均等にすることができる。接続部から端子被覆部７０までの距離は、熱や締結の応力を考慮して決定される。
非対向部６３Ｃ，６３Ｅの露出部分の平面形状は、上記例に限定されない。図１９に示す第８変形例のように、平面略矩形状を採用することもできる。たとえば、摩擦撹拌接合やレーザ溶接をライン状に走らせる場合に有効である。この場合、平面矩形状の接続部６６Ｃから端子被覆部７０の端部（切り欠き部７４）までの距離が均等となるように、非対向部６３Ｃ，６３Ｅを設けることが好ましい。図１９では、Ｘ方向の距離ｄｘとＹ方向の距離ｄｙがほぼ等しくされている。
図２０は、主回路配線のインダクタンスを考慮した半導体装置１０の等価回路図である。符号６６Ｃは、主端子６０Ｃの非対向部６３Ｃにおけるバスバーの接続部を示し、符号６６Ｅは、主端子６０Ｅの非対向部６３Ｅにおけるバスバーの接続部を示している。符号Ｌｃ１は、接続部６６ＣとＩＧＢＴ３０Ａのコレクタ電極との間の配線のインダクタンスを示している。符号Ｌｃ２は、接続部６６ＣとＩＧＢＴ３０Ｂのコレクタ電極との間の配線のインダクタンスを示している。符号Ｌｅ１は、接続部６６ＥとＩＧＢＴ３０Ａのエミッタ電極との間の配線のインダクタンスを示している。符号Ｌｅ２は、接続部６６ＥとＩＧＢＴ３０Ｂのエミッタ電極との間の配線のインダクタンスを示している。
図２１は、本実施形態の半導体装置１０において、主電流の流れを示している。破線矢印はＩＧＢＴ３０Ａ側の主電流の流れを示しており、一点鎖線の矢印はＩＧＢＴ３０Ｂ側の主電流の流れを示している。上記したように、本実施形態では、ＩＧＢＴ３０Ａ，３０Ｂが主端子６０の板幅方向であるＸ方向に並んで配置されている。そして、ＩＧＢＴ３０の中心線ＣＬに対して、非対向部６３Ｃ，６３Ｅが線対称配置とされている。したがって、ＩＧＢＴ３０Ａ，３０Ｂの主電流は、中心線ＣＬに対して線対称となるように流れる。すなわち、ＩＧＢＴ３０Ａ側の主回路インダクタンス（＝Ｌｃ１＋Ｌｅ１）と、ＩＧＢＴ３０Ｂ側の主回路インダクタンス（＝Ｌｃ２＋Ｌｅ２）がほぼ等しくなっている。このように、主回路インダクタンスを揃えることで、ＦＷＤ３５の導通時における電流アンバランスを抑制することができる。
（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
本実施形態の半導体装置１０は、図２２に示すように、端子被覆部７０Ａを有している。図２２は、図９に対応している。端子被覆部７０Ａの基本構成は、先行実施形態に示した端子被覆部７０と同じである。このため、対応する要素の符号に対して、末尾にＡを付与している。端子被覆部７０Ａは、介在部７１Ａと、裏面被覆部７２Ａ，７３Ａを有している。
端子被覆部７０Ａは、封止樹脂体２０とは別に設けられている。封止樹脂体２０は一次成形体であり、端子被覆部７０Ａは二次成形体である。端子被覆部７０Ａは、封止樹脂体２０の成形後に形成されている。半導体装置１０は二次封止されている。それ以外の構成は、先行実施形態と同じである。
このように、二次成形体である端子被覆部７０Ａを採用した場合にも、先行実施形態と同様の効果を奏することができる。
なお、端子被覆部７０Ａの材料として、封止樹脂体２０とは異なる材料を用いることもできる。使用する電圧領域が高い場合に、封止樹脂体２０よりも絶縁特性に優れた材料を用いてもよい。
また、封止樹脂体２０よりもヤング率よりも小さい材料を用いてもよい。これにより、成形時において主端子６０Ｃ，６０Ｅ間の対向面間に樹脂が流れ込みやすくなる。したがって、対向部６２において主端子６０Ｃ，６０Ｅの対向面同士をさらに近づけて、インダクタンスを低減することができる。
変形例に示した構成と組み合わせることもできる。
（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
本実施形態では、切り欠き部６４Ｃ，６４Ｅの少なくとも一方が、複数設けられている。このような構成を採用してもよい。
たとえば図２３に示す半導体装置１０Ａは、上下アーム回路の上アームを構成する。半導体装置１０Ａは、２つの切り欠き部６４Ｃと、１つの切り欠き部６４Ｅを有している。切り欠き部６４Ｃは、主端子６０Ｃにおいて、平面略矩形状の四隅のうち、突出先端側の２箇所に設けられている。切り欠き部６４Ｅは、主端子６０Ｅにおいて、突出先端の中央部分に設けられている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。
図２４に示す半導体装置１０Ｂは、上下アーム回路の下アームを構成する。半導体装置１０Ｂは、２つの切り欠き部６４Ｅと、１つの切り欠き部６４Ｃを有している。切り欠き部６４Ｅは、主端子６０Ｅにおいて、平面略矩形状の四隅のうち、突出先端側の２箇所に設けられている。切り欠き部６４Ｃは、主端子６０Ｃにおいて、突出先端の中央部分に設けられている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。半導体装置１０Ａ，１０Ｂは、非対向部６３Ｃ，６３Ｅ及び切り欠き部６４Ｃ，６４Ｅが異なる点を除けば、同じ構成となっている。図２４及び図２５は図１０に対応しており、便宜上、封止樹脂体２０と主端子６０のみを図示している。
そして、半導体装置１０Ａ，１０Ｂを、図２５に示すように接続することで、上下アーム回路が構成される。上アーム側の半導体装置１０Ａの非対向部６３Ｅと、下アーム側の半導体装置１０Ｂの非対向部６３Ｃとを、バスバーなどによってそれぞれ接続する。半導体装置１０Ａの非対向部６３Ｃは、上下アーム回路において高電位側の端子であるＰ端子として機能する。半導体装置１０Ｂの非対向部６３Ｅを、低電位側の端子であるＮ端子として機能する。半導体装置１０Ａの非対向部６３Ｅと、半導体装置１０Ｂの非対向部６３Ｃは、出力端子であるＯ端子として機能する。
半導体装置１０Ａ，１０Ｂは、冷却器を介してＺ方向に積層配置される。この積層構造において、半導体装置１０Ａの非対向部６３Ｅと、半導体装置１０Ｂの非対向部６３Ｃが、対向する。したがって、外部接続間距離を短くすることができる。これにより、主回路のインダクタンスを低減することができる。
このように、切り欠き部６４Ｃ，６４Ｅの少なくとも一方を複数設けることで、インダクタンスの低減も可能である。また、接続の自由度を向上することもできる。
第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
図２６において、破線矢印はＩＧＢＴ３０Ａ側のエミッタ電流の流れを示しており、一点鎖線の矢印はＩＧＢＴ３０Ｂ側のエミッタ電流の流れを示している。本実施形態でも、ＩＧＢＴ３０Ａ，３０Ｂが主端子６０の板幅方向であるＸ方向に並んで配置されている。そして、主端子６０Ｅの非対向部６３Ｅが、ＩＧＢＴ３０の中心線ＣＬ上に配置されている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。図２６では、便宜上、封止樹脂体２０に覆われる部分のうち、ＩＧＢＴ３０のみを図示している。
上記配置により、ＩＧＢＴ３０Ａ，３０Ｂのエミッタ電流は、中心線ＣＬに対して線対称となるように流れる。すなわち、ＩＧＢＴ３０Ａ側のインダクタンスＬｅ１と、ＩＧＢＴ３０Ｂ側のインダクタンスＬｅ２がほぼ等しくなっている。これにより、ＩＧＢＴ３０Ａのゲート電圧ＶｇｅとＩＧＢＴ３０Ｂのゲート電圧Ｖｇｅがアンバランスとなるのを抑制することができる。したがって、ＩＧＢＴ３０Ａ，３０Ｂのオンタイミングのずれを抑制し、ひいてはＩＧＢＴ３０Ａ，３０Ｂの導通時における電流アンバランスを抑制することができる。
第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
（第５実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
図２７に示すように、本実施形態の半導体装置１０は、ＩＧＢＴ３０を１つのみ有している。図２７に示す端子被覆部７０は、封止樹脂体２０と一体的に成形されている。端子被覆部７０は、封止樹脂体２０とほぼ同じ厚みとされている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。このような半導体装置１０も、先行実施形態同様の効果を奏することができる。
第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
半導体装置１０，１０Ａ，１０Ｂをインバータ５に適用する例を示したが、これに限定されない。たとえば昇圧コンバータに適用することもできる。また、インバータ５及び昇圧コンバータの両方に適用することもできる。
ＩＧＢＴ３０と一体的にＦＷＤ３５が形成される例を示したが、これに限定されない。ＦＷＤ３５を別チップとしてもよい。
半導体素子としてＩＧＢＴ３０の例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
両面放熱構造の半導体装置１０として、ターミナル５０を備える例を示したが、これに限定されない。ターミナル５０を備えない構成としてもよい。たとえば、ターミナル５０の代わりに、ヒートシンク４０Ｅに、エミッタ電極３３に向けて突出する凸部を設けてもよい。
また、放熱面４２Ｃ，４２Ｅが、封止樹脂体２０から露出される例を示したが、封止樹脂体２０から露出されない構成としてもよい。たとえば図２８に示す第９変形例のように、絶縁部材９４によって放熱面４２Ｃ，４２Ｅを完全に覆ってもよい。図２８では、絶縁部材９４として、絶縁シートを放熱面４２Ｃ，４２Ｅ及び封止樹脂体２０に貼り付けている。絶縁シートは、たとえばエポキシやシリコーン等の有機母材に対し、窒化ホウ素（ＢＮ）等の無機系高熱伝導フィラーを多く含有させたものを採用することができる。絶縁シート以外にも、ＳｉＮなどからなる無機基板を採用することもできる。また、絶縁部材９４を放熱面４２Ｃ，４２Ｅに貼り合わせた状態で、封止樹脂体２０を成形してもよい。
２つのＩＧＢＴ３０が並列接続される例を示したが、これに限定されない。３つ以上のＩＧＢＴ３０が並列接続される構成にも適用できる。
主端子６０Ｃ，６０Ｅにおいて、突出部６１が平板状とされる例を示したが、これに限定されない。たとえば、対向部６２に対して非対向部６３Ｃ，６３Ｅを屈曲されてもよい。少なくとも一方の屈曲により、Ｚ方向において、非対向部６３Ｃ，６３Ｅの同じ側の板面を面一の位置関係としてもよい。さらには、異形条を採用することで、非対向部６３Ｃ，６３Ｅの少なくとも一方を対向部６２の主端子６０の板厚よりも厚くし、これにより上記した面一の関係をなすようにしてもよい。
端子被覆部７０，７０Ａとして、介在部７１，７１Ａのみを有する構成を採用することもできる。
１…電力変換装置、２…直流電源、３…モータ、４…平滑コンデンサ、５…インバータ、５ｄ…ダイオード、５ｉ…ＩＧＢＴ、６…高電位電源ライン、７…低電位電源ライン、８…出力ライン、１０，１０Ａ，１０Ｂ…半導体装置、２０…封止樹脂体、２１…一面、２２…裏面、２３，２４…側面、３０，３０Ａ，３０Ｂ…ＩＧＢＴ、３１…ゲート電極、３２…コレクタ電極、３３…エミッタ電極、３４…パッド、３５…ＦＷＤ、４０，４０Ｃ，４０Ｅ…ヒートシンク、４１Ｃ，４１Ｅ…接続面、４２Ｃ，４２Ｅ…放熱面、４３Ｃ，４３Ｅ…側面、５０…ターミナル、６０，６０Ｃ，６０Ｅ…主端子、６１…突出部、６２…対向部、６３Ｃ，６３Ｅ…非対向部、６４Ｃ，６４Ｅ…切り欠き部、６５…貫通孔、６６Ｃ，６６Ｅ…接続部、７０，７０Ａ…端子被覆部、７１，７１Ａ…介在部、７２，７２Ａ，７３，７３Ａ…裏面被覆部、７４…切り欠き部、８０…信号端子、９０，９１，９２…はんだ、９３…ボンディングワイヤ、９４…絶縁部材、１００…上型、１０１…下型

Claims (15)

  1. 一面側に第１主電極（３２）を有し、前記一面とは反対の裏面側に第２主電極（３３）を有する少なくとも１つの半導体素子（３０，３０Ａ，３０Ｂ）と、
    前記半導体素子を挟むように配置された導電部材（４０）であって、前記一面側に配置され、前記第１主電極と接続された第１導電部材（４０Ｃ）、及び、前記裏面側に配置され、前記第２主電極と接続された第２導電部材（４０Ｅ）と、
    前記導電部材それぞれの少なくとも一部及び前記半導体素子を一体的に覆って保護する絶縁部材（２０）と、
    前記導電部材に連なり、前記絶縁部材の外へ延設された主端子（６０）であって、前記第１導電部材に連なる第１主端子（６０Ｃ）、及び、前記第２導電部材に連なる第２主端子（６０Ｅ）と、
    を備え、
    前記主端子は、前記絶縁部材の外への突出部分として、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第１主端子及び前記第２主端子の板面同士が離間して対向する部分である対向部（６２）と、前記第１主端子及び前記第２主端子それぞれにおいて前記板面が対向しない部分である複数の非対向部（６３Ｃ，６３Ｅ）と、を有する半導体装置。
  2. 前記主端子は、前記突出部分に切り欠き部（６４Ｃ，６４Ｅ）をそれぞれ有し、
    前記非対向部は、前記切り欠き部により、前記第１主端子及び前記第２主端子それぞれにおいて前記板面が対向しない部分とされている請求項１に記載の半導体装置。
  3. 前記第１主端子及び前記第２主端子は、前記絶縁部材の同じ面から突出して、同じ方向に延設されており、
    前記主端子の板幅方向において、
    前記切り欠き部である第１切り欠き部が、前記第１主端子の一方の端部に設けられ、
    前記切り欠き部である第２切り欠き部が、前記第２主端子において前記第１切り欠き部側の端部とは反対の端部に設けられている請求項２に記載の半導体装置。
  4. 前記第１切り欠き部は、前記第１主端子の突出先端に設けられ、
    前記第２切り欠き部は、前記第２主端子の突出先端に設けられている請求項３に記載の半導体装置。
  5. 前記第１主端子の前記非対向部である第１非対向部、及び、前記第２主端子の前記非対向部である第２非対向部は、前記板幅方向において、前記半導体素子の素子的中心に対して線対称配置とされている請求項３又は請求項４に記載の半導体装置。
  6. 前記第１主端子及び前記第２主端子は、前記絶縁部材の同じ面から突出して同じ方向に延設されており、
    前記切り欠き部である第１切り欠き部は、前記第１主端子の突出先端に設けられ、
    前記切り欠き部である第２切り欠き部は、前記第２主端子の突出先端に設けられ、
    前記第１切り欠き部及び前記第２切り欠き部の少なくとも一方が、複数設けられている請求項２に記載の半導体装置。
  7. 前記絶縁部材である第１樹脂部に連なり、前記対向部において、少なくとも前記第１主端子と前記第２主端子との間に配置された第２樹脂部（７０，７０Ａ）をさらに備える請求項１〜６いずれか１項に記載の半導体装置。
  8. 前記第２樹脂部は、前記対向部において、前記第１主端子における前記第２主端子側の面とは反対の面、及び、前記第２主端子における前記第１主端子側の面とは反対の面を覆っている請求項７に記載の半導体装置。
  9. 前記第１導電部材及び前記第２導電部材の少なくとも一方において、前記半導体素子側の面とは反対の面が前記第１樹脂部から露出され、
    前記主端子の板厚方向において、前記第２樹脂部の厚みが、前記第１樹脂部よりも薄くされている請求項８に記載の半導体装置。
  10. 前記第１樹脂部と前記第２樹脂部とは、一体成形物である請求項７〜９いずれか１項に記載の半導体装置。
  11. 前記第１樹脂部は一次成形体であり、前記第２樹脂部は二次成形体である請求項７〜９いずれか１項に記載の半導体装置。
  12. 前記第２樹脂部のヤング率は、前記第１樹脂部のヤング率よりも小さい請求項１１に記載の半導体装置。
  13. 前記第１導電部材における前記半導体素子側の面とは反対の第１放熱面（４２Ｃ）が前記絶縁部材から露出され、前記第２導電部材における前記半導体素子側の面とは反対の第２放熱面（４２Ｅ）が前記絶縁部材から露出されており、
    前記第１主端子の前記非対向部である第１非対向部は、前記第２主端子の前記非対向部である第２非対向部よりも、前記主端子の板厚方向において前記第２放熱面から離れた位置に配置され、前記第２非対向部は、前記第１非対向部よりも、前記板厚方向において前記第１放熱面から離れた位置に配置されている請求項１〜１２いずれか１項に記載の半導体装置。
  14. 前記半導体素子を複数備え、
    複数の前記半導体素子は、前記第１導電部材及び前記第２導電部材の間で互いに並列に接続されてるとともに、前記板幅方向に並んで配置され、
    複数の前記半導体素子の素子的中心を通り、且つ、前記板幅方向に直交する中心線に対して、前記第１非対向部及び前記第２非対向部が線対称配置とされている請求項５に記載の半導体装置。
  15. 前記半導体素子を複数備え、
    複数の前記半導体素子は、前記第１導電部材及び前記第２導電部材の間で互いに並列に接続されてるとともに、前記板幅方向に並んで配置され、
    低電位側の前記導電部材の非対向部が、複数の前記半導体素子の素子的中心を通り、且つ、前記板幅方向に直交する中心線上に配置されている請求項５に記載の半導体装置。
JP2018101717A 2018-05-28 2018-05-28 半導体装置 Active JP6969501B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018101717A JP6969501B2 (ja) 2018-05-28 2018-05-28 半導体装置
CN201980035157.9A CN112166500B (zh) 2018-05-28 2019-03-28 半导体装置
PCT/JP2019/013599 WO2019230176A1 (ja) 2018-05-28 2019-03-28 半導体装置
US17/093,777 US11380656B2 (en) 2018-05-28 2020-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018101717A JP6969501B2 (ja) 2018-05-28 2018-05-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2019207922A JP2019207922A (ja) 2019-12-05
JP6969501B2 true JP6969501B2 (ja) 2021-11-24

Family

ID=68698001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018101717A Active JP6969501B2 (ja) 2018-05-28 2018-05-28 半導体装置

Country Status (4)

Country Link
US (1) US11380656B2 (ja)
JP (1) JP6969501B2 (ja)
CN (1) CN112166500B (ja)
WO (1) WO2019230176A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP7156105B2 (ja) 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
KR20220143885A (ko) 2020-03-24 2022-10-25 와커 헤미 아게 폴리에스테르-폴리실록산 공중합체를 갖는 조성물
JP7186931B2 (ja) * 2020-07-29 2022-12-09 三菱電機株式会社 半導体装置
WO2024018851A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303939A (ja) 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
JP4220731B2 (ja) * 2002-06-19 2009-02-04 三菱電機株式会社 電力用半導体装置
JP4270059B2 (ja) 2004-07-27 2009-05-27 パナソニック電工株式会社 半導体封止用樹脂組成物及び半導体装置
JP4513770B2 (ja) * 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5507477B2 (ja) 2011-01-20 2014-05-28 パナソニック株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
JP5254398B2 (ja) * 2011-04-22 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6102676B2 (ja) 2013-10-23 2017-03-29 株式会社デンソー 半導体装置
JP6125984B2 (ja) 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
CN106030796B (zh) * 2014-02-11 2018-07-06 三菱电机株式会社 功率用半导体模块
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
JP6354283B2 (ja) * 2014-04-22 2018-07-11 日産自動車株式会社 半導体モジュール及び半導体装置
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
JP6181136B2 (ja) 2015-11-09 2017-08-16 日立オートモティブシステムズ株式会社 電力変換装置
JP6115671B2 (ja) * 2016-04-12 2017-04-19 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、光半導体装置
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
JP6708066B2 (ja) * 2016-09-05 2020-06-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2019230176A1 (ja) 2019-12-05
US11380656B2 (en) 2022-07-05
CN112166500A (zh) 2021-01-01
US20210057389A1 (en) 2021-02-25
CN112166500B (zh) 2023-10-24
JP2019207922A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP6969501B2 (ja) 半導体装置
CN110998838B (zh) 半导体模块
JP6750514B2 (ja) 半導体装置
JP6394489B2 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
JP6836201B2 (ja) 電力変換装置
JP7156105B2 (ja) 半導体モジュール
JP6439750B2 (ja) 半導体装置
US11996344B2 (en) Semiconductor device
JP6354674B2 (ja) 半導体装置
US20200211954A1 (en) Semiconductor module
JP2022152703A (ja) 半導体装置
JP7142784B2 (ja) 電気回路装置
WO2022264733A1 (ja) 半導体装置
JP2022123611A (ja) 半導体装置
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R151 Written notification of patent or utility model registration

Ref document number: 6969501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151