JP7186931B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7186931B2
JP7186931B2 JP2022539861A JP2022539861A JP7186931B2 JP 7186931 B2 JP7186931 B2 JP 7186931B2 JP 2022539861 A JP2022539861 A JP 2022539861A JP 2022539861 A JP2022539861 A JP 2022539861A JP 7186931 B2 JP7186931 B2 JP 7186931B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
body portion
semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022539861A
Other languages
English (en)
Other versions
JPWO2022024250A1 (ja
Inventor
亮弥 白▲濱▼
新 飯塚
是英 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022024250A1 publication Critical patent/JPWO2022024250A1/ja
Application granted granted Critical
Publication of JP7186931B2 publication Critical patent/JP7186931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本開示は、半導体装置に関する。
電力用半導体装置などの半導体装置では、１つのアームを持つ１つのモジュールを複数用意し、それらを貼り合わせることによって、複数のアームを持つ１つのモジュールを構成する技術が提案されている（例えば特許文献１）。なお、１つのアームを持つ１つのモジュールは、単一機能モジュール、単相モジュール、１ｉｎ１モジュールなどと呼ばれることもある。複数のアームを持つ１つのモジュールには、例えば２ｉｎ１モジュールや６ｉｎ１モジュールなどがある。上記特許文献１のような技術によれば、半導体装置の小型化が可能となる。
特開２０１３－０３８１０５号公報
しかしながら、従来技術では、半導体素子を保持する封止部材全体が比較的厚いため、貼り合わされた複数の単一機能モジュールの電極同士の間に隙間が生じる。この結果、半導体装置の組立性及び小型化が低減するという問題があった。
そこで、本開示は、上記のような問題点を鑑みてなされたものであり、貼り合わされた第１半導体装置及び第２半導体装置の間の隙間を低減可能な技術を提供することを目的とする。
本開示に係る半導体装置は、互いに貼り合わせ可能な第１半導体装置及び第２半導体装置を備え、前記第１半導体装置及び前記第２半導体装置のそれぞれは、半導体素子と、前記半導体素子に対して前記第１半導体装置及び前記第２半導体装置の貼り合わせ方向である上下方向の第１側に配設され、前記半導体素子に接続された第１接続部分と、前記半導体素子の側方に配設され、前記第１接続部分に接続された第１本体部分とを有する第１電極と、前記半導体素子に対して前記上下方向の第２側に配設され、前記半導体素子に接続された第２接続部分と、前記半導体素子の側方に配設され、前記第２接続部分に接続された第２本体部分とを有する第２電極と、前記半導体素子、前記第１電極及び前記第２電極を保持し、前記第１電極の前記第１側の面と、前記第２電極の前記第２側の面とを露出する保持部材とを含み、前記第１半導体装置の前記第１電極と前記第２半導体装置の前記第２電極との間、及び、前記第１半導体装置の前記第２電極と前記第２半導体装置の前記第１電極との間の少なくともいずれか１つは、電気的に接続されており、前記第１半導体装置及び前記第２半導体装置のそれぞれについて、前記第１接続部分から前記第２接続部分までの部分の厚み、及び、前記保持部材の厚みのそれぞれは、前記第１本体部分の厚み、または、前記第２本体部分の厚み以下である。
本開示によれば、第１半導体装置の第１電極と第２半導体装置の第２電極との間、及び、第１半導体装置の第２電極と第２半導体装置の第１電極との間の少なくともいずれか１つは、電気的に接続されており、第１半導体装置及び第２半導体装置のそれぞれについて、第１接続部分から第２接続部分までの部分の厚み、及び、保持部材の厚みのそれぞれは、第１本体部分の厚み、または、第２本体部分の厚み以下である。このような構成によれば、貼り合わされた第１半導体装置及び第２半導体装置の間の隙間を低減することができる。
本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る第１半導体装置の構成を示す平面図である。 実施の形態１に係る第１半導体装置の構成を示す断面図である。 実施の形態１に係る第１半導体装置の構成を示す側面図である。 実施の形態１に係る第２半導体装置の構成を示す平面図である。 実施の形態１に係る第２半導体装置の構成を示す断面図である。 実施の形態１に係る第２半導体装置の構成を示す側面図である。 実施の形態１に係る１つの第１半導体装置と１つの第２半導体装置とが貼り合わされた構成を示す断面図である。 実施の形態１に係る１つの第１半導体装置と１つの第２半導体装置とが貼り合わされた構成を示す側面図である。 実施の形態１に係る２つの第１半導体装置と１つの第２半導体装置とが貼り合わされた構成を示す断面図である。 実施の形態２に係る第１半導体装置及び第２半導体装置の構成を示す断面図である。 実施の形態３に係る第１半導体装置及び第２半導体装置の構成を示す断面図である。 実施の形態４に係る第２半導体装置の構成を示す平面図である。 実施の形態９に係る半導体装置の構成を示す断面図である。 実施の形態１０に係る半導体装置の構成を示す断面図である。 実施の形態１３に係る第１半導体装置の構成を示す断面図である。 実施の形態１３に係る第１半導体装置の構成を示す平面図である。 実施の形態１４に係る半導体装置の構成を示す断面図である。 実施の形態１５に係る半導体装置の構成を示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「おもて」または「裏」などの特定の位置と方向は、実際の実施時の方向とは必ず一致しなくてもよい。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。本実施の形態１に係る半導体装置は、互いに貼り合わせ可能な第１半導体装置１及び第２半導体装置２と、グリース６０ａ，６０ｂ，６０ｃ，６０ｄと、絶縁板７０ａ，７０ｂと、冷却フィン８０ａ，８０ｂとを備える。
後で詳細に説明するが、本実施の形態１に係る第１半導体装置１及び第２半導体装置２のそれぞれは２ｉｎ１モジュールである。このため、１つの第１半導体装置１と、１つの第２半導体装置２とが貼り合わされた図１の半導体装置は、４ｉｎ１モジュールとなっている。以下、第１半導体装置１及び第２半導体装置２の貼り合わせ方向は、上下方向であるものとし、側方は、上下方向と直交する方向に対応するものとして説明する。
絶縁板７０ａは、貼り合わされた第１半導体装置１及び第２半導体装置２の上下方向の第１側である上側の面上に、グリース６０ａを介して配設されている。冷却フィン８０ａは、絶縁板７０ａの上側の面上に、グリース６０ｂを介して配設されている。
絶縁板７０ｂは、貼り合わされた第１半導体装置１及び第２半導体装置２の上下方向の第２側である下側の面上に、グリース６０ｃを介して配設されている。冷却フィン８０ｂは、絶縁板７０ｂの下側の面上に、グリース６０ｄを介して配設されている。
なお、図１では、第１半導体装置１及び第２半導体装置２の上側の面及び下側の面のそれぞれにグリース、絶縁板及び冷却フィンが配設されているが、一方の面にだけグリース、絶縁板及び冷却フィンが配設されてもよい。
図２は、本実施の形態１に係る第１半導体装置１の構成を示す平面図であり、図３は、当該構成を示す断面図であり、図４は、当該構成を示す側面図である。具体的には、図２（ａ）は、第１半導体装置１を上側の面からみた平面図であり、図２（ｂ）は、第１半導体装置１を下側の面からみた平面図である。図３は、図２（ａ）のＡ－Ａ線に沿った断面図である。図４（ａ）は、図２（ａ）のＢ方向から見た側面図であり、図４（ｂ）は、図２（ａ）のＣ方向から見た側面図である。
第１半導体装置１は、図２に示されるように、Ｐ主電極１２と、Ｎ主電極１３と、封止部材１５とを備え、図３に示されるように、半導体素子１１ａ，１１ｂと、出力端子１４と、ろう材１６ａ，１６ｂ，１６ｃ，１６ｄとを備える。
半導体素子１１ａ，１１ｂは、例えばパワー半導体素子の半導体スイッチング素子及びダイオードの少なくともいずれか１つを含む。半導体スイッチング素子は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、及び、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などである。ダイオードは、例えばＳＢＤ（Schottky Barrier Diode）、ＰＮＤ（PN junction diode）などである。なお、本実施の形態１では半導体素子１１ａ，１１ｂの数は２つであるが、これに限ったものではない。
第１電極であるＰ主電極１２は、例えばＡｌ（アルミニウム）及びＣｕ（銅）などの導電体からなり、図２（ａ）に示すように、第１接続部分であるＰ接続部分１２ａと、第１本体部分であるＰ本体部分１２ｂとを有する。図３に示すように、Ｐ接続部分１２ａは、半導体素子１１ａ，１１ｂに対して上側に配設され、半導体素子１１ａにろう材１６ａによって接続されている。Ｐ本体部分１２ｂは、半導体素子１１ａ，１１ｂの側方に配設され、Ｐ接続部分１２ａに接続されており、Ｐ接続部分１２ａよりも厚い。
第２電極であるＮ主電極１３は、Ｐ主電極１２と同様の導電体からなり、図２（ｂ）に示すように、第２接続部分であるＮ接続部分１３ａと、第２本体部分であるＮ本体部分１３ｂとを有する。図３に示すように、Ｎ接続部分１３ａは、半導体素子１１ａ，１１ｂに対して下側に配設され、半導体素子１１ｂにろう材１６ｂによって接続されている。Ｎ本体部分１３ｂは、図３のＰ本体部分１２ｂと同様に半導体素子１１ａ，１１ｂの側方に配設され、Ｎ接続部分１３ａに接続されており、Ｎ接続部分１３ａよりも厚い。
出力端子１４は、Ｐ主電極１２と同様の導電体からなり、図３に示すように、第３接続部分である出力接続部分１４ａと、第３本体部分である出力本体部分１４ｂとを有する。出力接続部分１４ａは、半導体素子１１ａ，１１ｂの間に配設され、半導体素子１１ａ，１１ｂにろう材１６ｃ，１６ｄによって接続されている。出力本体部分１４ｂは、半導体素子１１ａ，１１ｂの側方に配設され、出力接続部分１４ａに接続されており、出力接続部分１４ａよりも厚い。
保持部材である封止部材１５は、例えば樹脂からなり、半導体素子１１ａ，１１ｂ、Ｐ主電極１２、Ｎ主電極１３、及び、出力端子１４を保持し、Ｐ主電極１２の上側の面と、Ｎ主電極１３の下側の面とを露出する。図２に示すように本実施の形態１では、概ね、Ｐ本体部分１２ｂ、Ｎ本体部分１３ｂ、及び、出力本体部分１４ｂは、封止部材１５から露出されている。
ここで図３では、Ｐ本体部分１２ｂ、Ｎ本体部分１３ｂ、及び、出力本体部分１４ｂのそれぞれの厚みは、第１半導体装置１の厚みと同じであり、例えば３ｍｍである。封止部材１５の内側の構成要素の厚みは、切削や圧延等によって低減され、例えば低減前の厚みの１／３以下の厚みである。なお、ここでいう厚みとは、上下方向の長さに対応しており、以下の説明においても同様である。
この結果、Ｐ接続部分１２ａからＮ接続部分１３ａまでの部分の厚み、及び、封止部材１５の厚みのそれぞれは、Ｐ本体部分１２ｂの厚み、Ｎ本体部分１３ｂの厚み、または、出力本体部分１４ｂの厚み以下となっている。図３には、上記構成の一例として、Ｐ接続部分１２ａ、Ｐ本体部分１２ｂ、Ｎ本体部分１３ｂ、出力本体部分１４ｂ、及び、封止部材１５のそれぞれの、上側の面の間には段差がない構成が示されている。同様に図３には、上記構成の一例として、Ｎ接続部分１３ａ、Ｐ本体部分１２ｂ、Ｎ本体部分１３ｂ、出力本体部分１４ｂ、及び、封止部材１５のそれぞれの、下側の面の間には段差がない構成が示されている。
なお、Ｐ本体部分１２ｂの厚みと、Ｎ本体部分１３ｂの厚みと、出力本体部分１４ｂの厚みとは互いに異なっていてもよい。この場合であっても、Ｐ接続部分１２ａからＮ接続部分１３ａまでの部分の厚み、及び、封止部材１５の厚みのそれぞれは、Ｐ本体部分１２ｂの厚み、Ｎ本体部分１３ｂの厚み、または、出力本体部分１４ｂの厚み以下であればよい。
本実施の形態１に係る第１半導体装置１は、上記構成要素だけでなく、図２の信号端子部１７も備える。信号端子部１７は、半導体素子１１ａ，１１ｂに図示しないワイヤなどによって接続されており、封止部材１５の側部から外側に突出している。
図２に示すように、Ｐ本体部分１２ｂ及びＮ本体部分１３ｂは、平面視において隣接して配設され、出力本体部分１４ｂは、平面視において封止部材１５に関してＰ本体部分１２ｂ及びＮ本体部分１３ｂと逆側に配設されている。ただし、平面視におけるＰ本体部分１２ｂ、Ｎ本体部分１３ｂ、出力本体部分１４ｂ、及び、信号端子部１７の位置関係は、図２に示される位置関係に限ったものではない。
図５は、本実施の形態１に係る第２半導体装置２の構成を示す平面図であり、図６は、当該構成を示す断面図であり、図７は、当該構成を示す側面図である。具体的には、図５（ａ）は、第２半導体装置２を上側の面からみた平面図であり、図５（ｂ）は、第２半導体装置２を下側の面からみた平面図である。図６は、図５（ａ）のＤ－Ｄ線に沿った断面図である。図７（ａ）は、図５（ａ）のＥ方向から見た側面図であり、図７（ｂ）は、図５（ａ）のＦ方向から見た側面図である。
第２半導体装置２の構成の概要について説明すると、第２半導体装置２の構成は、第１半導体装置１の構成と上下対称となっている。以下、第２半導体装置２について詳細に説明する。
第２半導体装置２は、図５に示されるように、Ｎ主電極２２と、Ｐ主電極２３と、封止部材２５とを備え、図６に示されるように、半導体素子２１ａ，２１ｂと、出力端子２４と、ろう材２６ａ，２６ｂ，２６ｃ，２６ｄとを備える。
半導体素子２１ａ，２１ｂは、半導体素子１１ａ，１１ｂと同様であり、例えばパワー半導体素子の半導体スイッチング素子及びダイオードの少なくともいずれか１つを含む。なお、本実施の形態１では半導体素子２１ａ，２１ｂの数は２つであるが、これに限ったものではない。
第１電極であるＮ主電極２２は、Ｐ主電極１２と同様の導電体からなり、図５（ａ）に示すように、第１接続部分であるＮ接続部分２２ａと、第１本体部分であるＮ本体部分２２ｂとを有する。図６に示すように、Ｎ接続部分２２ａは、半導体素子２１ａ，２１ｂに対して上側に配設され、半導体素子２１ａにろう材２６ａによって接続されている。Ｎ本体部分２２ｂは、図６のＰ本体部分２３ｂと同様に半導体素子２１ａ，２１ｂの側方に配設され、Ｎ接続部分２２ａに接続されており、Ｎ接続部分２２ａよりも厚い。
第２電極であるＰ主電極２３は、Ｐ主電極１２と同様の導電体からなり、図５（ｂ）に示すように、第２接続部分であるＰ接続部分２３ａと、第２本体部分であるＰ本体部分２３ｂとを有する。図６に示すように、Ｐ接続部分２３ａは、半導体素子２１ａ，２１ｂに対して下側に配設され、半導体素子２１ｂにろう材２６ｂによって接続されている。Ｐ本体部分２３ｂは、半導体素子２１ａ，２１ｂの側方に配設され、Ｐ接続部分２３ａに接続されており、Ｐ接続部分２３ａよりも厚い。
出力端子２４は、Ｐ主電極１２と同様の導電体からなり、図６に示すように、第３接続部分である出力接続部分２４ａと、第３本体部分である出力本体部分２４ｂとを有する。出力接続部分２４ａは、半導体素子２１ａ，２１ｂの間に配設され、半導体素子２１ａ，２１ｂにろう材２６ｃ，２６ｄによって接続されている。出力本体部分２４ｂは、半導体素子２１ａ，２１ｂの側方に配設され、出力接続部分２４ａに接続されており、出力接続部分２４ａよりも厚い。
保持部材である封止部材２５は、例えば樹脂からなり、半導体素子２１ａ，２１ｂ、Ｎ主電極２２、Ｐ主電極２３、及び、出力端子２４を保持し、Ｎ主電極２２の上側の面と、Ｐ主電極２３の下側の面とを露出する。図５に示すように本実施の形態１では、概ね、Ｎ本体部分２２ｂ、Ｐ本体部分２３ｂ、及び、出力本体部分２４ｂは、封止部材２５から露出されている。
ここで図６では、Ｎ本体部分２２ｂ、Ｐ本体部分２３ｂ、及び、出力本体部分２４ｂのそれぞれの厚みは、第２半導体装置２の厚みと同じであり、例えば３ｍｍである。封止部材２５の内側の構成要素の厚みは、切削や圧延等によって低減され、例えば低減前の厚みの１／３以下の厚みである。
この結果、Ｎ接続部分２２ａからＰ接続部分２３ａまでの部分の厚み、及び、封止部材２５の厚みのそれぞれは、Ｎ本体部分２２ｂの厚み、Ｐ本体部分２３ｂの厚み、または、出力本体部分２４ｂの厚み以下となっている。図６には、上記構成の一例として、Ｎ接続部分２２ａ、Ｎ本体部分２２ｂ、Ｐ本体部分２３ｂ、出力本体部分２４ｂ、及び、封止部材２５のそれぞれの、上側の面の間には段差がない構成が示されている。同様に図６には、上記構成の一例として、Ｐ接続部分２３ａ、Ｎ本体部分２２ｂ、Ｐ本体部分２３ｂ、出力本体部分２４ｂ、及び、封止部材２５のそれぞれの、下側の面の間には段差がない構成が示されている。
なお、Ｎ本体部分２２ｂの厚みと、Ｐ本体部分２３ｂの厚みと、出力本体部分２４ｂの厚みとは互いに異なっていてもよい。この場合であっても、Ｎ接続部分２２ａからＰ接続部分２３ａまでの部分の厚み、及び、封止部材２５の厚みのそれぞれは、Ｎ本体部分２２ｂの厚み、Ｐ本体部分２３ｂの厚み、または、出力本体部分２４ｂの厚み以下であればよい。
本実施の形態１に係る第２半導体装置２は、上記構成要素だけでなく、図５の信号端子部２７も備える。信号端子部２７は、半導体素子２１ａ，２１ｂに図示しないワイヤなどによって接続されており、封止部材２５の側部から外側に突出している。
図５に示すように、Ｎ本体部分２２ｂ及びＰ本体部分２３ｂは、平面視において隣接して配設され、出力本体部分２４ｂは、平面視において封止部材２５に関してＮ本体部分２２ｂ及びＰ本体部分２３ｂと逆側に配設されている。ただし、平面視におけるＮ本体部分２２ｂ、Ｐ本体部分２３ｂ、出力本体部分２４ｂ、及び、信号端子部２７の位置関係は、図５に示される位置関係に限ったものではない。
図８は、本実施の形態１に係る第１半導体装置１と第２半導体装置２とが貼り合わされた構成を示す断面図であり、図９は、当該構成を示す側面図である。なお、以下の説明では、Ｐ主電極１２，２３及びＮ主電極１３，２２を区別しない場合には「主電極」と記すこともある。
第１半導体装置１のＮ主電極１３と、第２半導体装置２のＮ主電極２２とは、平面視において互いに重ねられ、かつ、互いに直接接触することにより電気的に接続される。
第１半導体装置１のＰ主電極１２の一部と、第２半導体装置２のＰ主電極２３の一部とは、平面視において互いに重ねられ、かつ、互いに直接接触することにより電気的に接続される。ここでいうＰ主電極１２の一部はＰ本体部分１２ｂであり、Ｐ主電極２３の一部はＰ本体部分２３ｂである。
第１半導体装置１の出力端子１４の一部と、第２半導体装置２の出力端子２４の一部とは、平面視において互いに重ねられ、かつ、互いに直接接触することにより電気的に接続される。ここでいう出力端子１４の一部は出力本体部分１４ｂであり、出力端子２４の一部は出力本体部分２４ｂである。
以上のような第１半導体装置１と第２半導体装置２とが貼り合わされた構成により、２つの２ｉｎ１モジュールが並列接続され、４ｉｎ１モジュールが実現される。なお本実施の形態１では、第１半導体装置１の電極及び出力端子と、第２半導体装置２の電極及び出力端子とが直接接触することにより電気的に接続されているが、これに限ったものではない。例えば後述する実施の形態５などのように、第１半導体装置１の電極及び出力端子と、第２半導体装置２の電極及び出力端子とが、金属板などを挟んで電気的に接続されてもよい。
また、以上の説明では１つの第１半導体装置１と１つの第２半導体装置２とを含む構成について説明したが、第１半導体装置１と第２半導体装置２とを１つずつ交互に貼り合わせた、１以上の第１半導体装置１と１以上の第２半導体装置２とを含む構成であってもよい。例えば図１０に示すように、２つの第１半導体装置１の間に１つの第２半導体装置２を挟んだ構成であってもよい。
図１０では、一番上の第１半導体装置１のＮ主電極１３、Ｐ主電極１２の一部、出力端子１４の一部と、第２半導体装置２のＮ主電極２２、Ｐ主電極２３の一部、出力端子２４の一部とは、それぞれ平面視において互いに重ねられ、かつ、電気的に接続される。また、第２半導体装置２のＰ主電極２３、Ｎ主電極２２の一部、出力端子２４の一部と、一番下の第１半導体装置１のＰ主電極１２、Ｎ主電極１３の一部、出力端子１４の一部とは、それぞれ平面視において互いに重ねられ、かつ、電気的に接続される。これにより、３つの２ｉｎ１モジュールが並列接続され、６ｉｎ１モジュールが実現される。
＜実施の形態１のまとめ＞
以上のような本実施の形態１に係る半導体装置によれば、第１半導体装置１及び第２半導体装置を互いに貼り合わせることによって、半導体素子の並列接続を増設することができる。また、電源やモータ等の外部へ接続される主電極も貼り合わされるため、並列接続の増設に伴う電流増加及びジュール熱の増加に対応でき、また、主電極での位置決め（位置合わせ）や固定も容易となることにより組立性が向上する。加えて、同電位の主電極同士の間の隙間を低減できるなど、貼り合わされた第１半導体装置１及び第２半導体装置２の間の隙間を低減できるため、半導体装置の組立性の簡略化や半導体装置の小型化が可能となる。
＜実施の形態２＞
図１１は、本実施の形態２に係る第１半導体装置１及び第２半導体装置２の構成を示す断面図である。以下、本実施の形態２の構成のうち実施の形態１の構成と異なる部分について主に説明する。
図１１では、第２半導体装置２のＮ主電極２２及びＰ主電極２３の少なくともいずれか１つに凹部３１ａが配設され、第１半導体装置１のＮ主電極１３及びＰ主電極１２の少なくともいずれか１つに凹部３１ａと嵌合される凸部３２ａが配設されている。また図１１では、第２半導体装置２の出力端子２４に凹部３１ｂが配設され、第１半導体装置１の出力端子１４に当該凹部３１ｂと嵌合される凸部３２ｂが配設されている。
なお図１１の構成とは逆に、第１半導体装置１のＰ主電極１２及びＮ主電極１３の少なくともいずれか１つに凹部が配設され、第２半導体装置２のＰ主電極２３及びＮ主電極２２の少なくともいずれか１つに当該凹部と嵌合される凸部が配設されてもよい。また、上述した凹部及び凸部は、複数の微小の凹凸であってもよいし、鋸形状であってもよい。
以上のような本実施の形態２に係る半導体装置によれば、第１半導体装置及び第２半導体装置２の貼り合わせ時の位置決め性（位置合わせ性）の向上や主電極同士の接触面積の増加による伝熱性の向上を実現することができる。また、主電極同士の間にグリースを配設した場合には、主電極とグリースとの接触面積を増やすことができるので、伝熱性の向上を実現することができる。
＜実施の形態３＞
図１２は、本実施の形態３に係る第１半導体装置１及び第２半導体装置２の構成を示す断面図である。以下、本実施の形態３の構成のうち実施の形態１，２の構成と異なる部分について主に説明する。
本実施の形態３では、第１半導体装置１及び第２半導体装置２のそれぞれの封止部材１５，２５に、第１半導体装置１及び第２半導体装置２の位置決め（位置合わせ）が可能な第１位置決め部が配設されている。第１位置決め部は、例えば図１２のような凹部及び凸部であってもよいし、図示しないねじ止め用の穴または溝であってよい。なお、図１２の例では、封止部材２５に第１位置決め部である凹部３３が配設され、封止部材１５に第１位置決め部である凸部３４が配設されているが、封止部材１５に凹部が設けられ、封止部材２５に凸部が設けられてもよい。
以上のような本実施の形態３に係る半導体装置によれば、第１半導体装置１及び第２半導体装置２の貼り合わせ時の位置決め性（位置合わせ性）を向上させることができる。
＜実施の形態４＞
図１３は、本実施の形態４に係る第２半導体装置２の構成を示す平面図である。本実施の形態４に係る第２半導体装置２は、実施の形態１～３で説明した構成要素だけでなく、信号端子部２７のダミー部２７ａを備える。
ダミー部２７ａは、信号端子部２７と同様に、封止部材２５の側部から外側に突出している。そして、ダミー部２７ａには、第１半導体装置１及び第２半導体装置２の位置決め（位置合わせ）が可能な第２位置決め部が配設されている。図１３の例では、第２半導体装置２のダミー部２７ａに第２位置決め部である円環部２７ｂが配設されている。なお、図示しないが第１半導体装置１もダミー部２７ａと同様のダミー部を備えており、当該ダミー部に第２位置決め部である円環部が配設される。
以上のような本実施の形態４に係る半導体装置によれば、第１半導体装置及び第２半導体装置２の貼り合わせ時の位置決め性（位置合わせ性）を向上させることができる。
＜実施の形態５＞
実施の形態１～４において、第１半導体装置１と第２半導体装置２との間に、Ｃｕ（銅）を含む金属板が配設されてもよい。例えば、金属板は、Ｐ主電極１２，２３の間の電気的接続、Ｎ主電極１３，２２の間の電気的接続、及び、出力端子１４，２４の間の電気的接続を維持しつつ、これら３つの電気的接続の間では絶縁を維持するようにパターニングされる。このような本実施の形態５に係る半導体装置によれば、放熱性及び剛性を向上させることができる。
＜実施の形態６＞
実施の形態５において、第１半導体装置１と第２半導体装置２との間に配設される金属板は、Ｃｕの代わりに、Ｍｏ（モリブデン）を含んでもよい。なお、金属板がＭｏ合金を含むことによって、金属板がＭｏを含んでもよい。このような本実施の形態６に係る半導体装置によれば、剛性をさらに向上させることができる。この結果、半導体装置の熱による変形を抑制することができるため、半導体装置の信頼性を向上させることができる。
＜実施の形態７＞
実施の形態１～４の第１半導体装置１と第２半導体装置２との間において、封止部材１５，２５よりも放熱性が高い樹脂またはカーボンを含むシートが配設されてもよいし、グリースが配設されてもよいし、第１半導体装置１と第２半導体装置２とがろう付けされてもよい。このような構成によれば、密着性及び放熱性を向上させることができる。
＜実施の形態８＞
実施の形態１～７において、図１の絶縁板７０ａ，７０ｂは、シート状の樹脂製の絶縁板であってもよい。このような構成によれば、絶縁板７０ａ，７０ｂがセラミック製の樹脂である場合に生じる割れ及びクラックを抑制することができるので、熱伝導の信頼性を向上させることができる。
＜実施の形態９＞
図１４は、本実施の形態９に係る半導体装置の構成を示す断面図である。以下、本実施の形態９の構成のうち実施の形態１～８の構成と異なる部分について主に説明する。
本実施の形態９に係る半導体装置は、回路基板７２ａ，７２ｂを備える。
回路基板７２ａは、貼り合わされた第１半導体装置１及び第２半導体装置２（以下「装置貼り合わせ構造」と記すこともある）の上側の面上に配設されている。回路基板７２ａは、絶縁板７０ａ及び金属板７１ａを含み、金属板７１ａは、絶縁板７０ａと装置貼り合わせ構造との間に配設されている。
同様に、回路基板７２ｂは、装置貼り合わせ構造の下側の面上に配設されている。回路基板７２ｂは、絶縁板７０ｂ及び金属板７１ｂを含み、金属板７１ｂは、絶縁板７０ｂと装置貼り合わせ構造との間に配設されている。
このような本実施の形態９に係る半導体装置の構成によれば、絶縁板７０ａ，７０ｂと、装置貼り合わせ構造との間のグリースを省略できるだけでなく、放熱性を向上させることができる。
＜実施の形態１０＞
図１５は、本実施の形態１０に係る半導体装置の構成を示す断面図である。以下、本実施の形態１０の構成のうち実施の形態１～９の構成と異なる部分について主に説明する。
本実施の形態１０に係る半導体装置は、フィン付き回路基板７４ａを備える。
フィン付き回路基板７４ａは、装置貼り合わせ構造の上側の面上に配設されている。フィン付き回路基板７４ａは、実施の形態９の構成（図１４）と同様の絶縁板７０ａ及び金属板７１ａを含み、かつ、絶縁板７０ａに関して金属板７１ａと逆側に配設されたフィン基板７３ａを含む。冷却フィン８０ａは、例えばＯリングなどの封止部品８１ａを介してフィン付き回路基板７４ａと組み合わせられる。
このような本実施の形態１０に係る半導体装置の構成によれば、放熱性を向上させることができる。なお、図１５では示していないが、装置貼り合わせ構造の下側の構成にも、上記フィン付き回路基板７４ａ、冷却フィン８０ａ及び封止部品８１ａと同様の構成が適用されてもよい。
＜実施の形態１１＞
実施の形態１～１０において、半導体素子１１ａ，１１ｂ，２１ａ，２１ｂの少なくともいずれか１つは、ＳｉＣ（炭化珪素）またはＧａＮ（窒化ガリウム）を含んでもよい。このような構成によれば、半導体装置の小型化及び高効率化を実現することができる。
＜実施の形態１２＞
実施の形態１～１１において、図８のように第１半導体装置１が第２半導体装置２上に配設されている場合には、第２半導体装置２のＮ主電極２２と、第１半導体装置１のＮ主電極１３とが、溶接によって一体化されてもよい。この場合とは逆に、第２半導体装置２が第１半導体装置１上に配設されている場合には、第１半導体装置１のＰ主電極１２と、第２半導体装置２のＰ主電極２３とが、溶接によって一体化されてもよい。このような構成によれば、ねじ止めするためのねじなどが不要となるので、半導体装置に必要な部品点数を削減できる。
＜実施の形態１３＞
図１６は、本実施の形態１３に係る第１半導体装置１の構成を示す断面図であり、図１７は、当該構成を示す平面図である。図１６では、便宜上、半導体素子の図示などが省略されている。図１７（ａ）は、第１半導体装置１を上側の面からみた平面図であり、図１７（ｂ）は、第１半導体装置１を下側の面からみた平面図である。以下、本実施の形態１３の構成のうち実施の形態１～１２の構成と異なる部分について主に説明する。
本実施の形態１３では、第１半導体装置１の封止部材１５に上下方向に延在する貫通穴８６ａが設けられている。なお、平面視における貫通穴８６ａの形状は、図１７のような四角形に限ったものではなく、例えば、他の多角形であってもよいし、円形であってもよい。
このような本実施の形態１３に係る半導体装置によれば放熱性を向上させることができる。なお、以上の説明では、第１半導体装置１の封止部材１５に上下方向に延在する貫通穴８６ａが設けられたが、これに限ったものではない。例えば、第１半導体装置１の封止部材１５及び第２半導体装置２の封止部材１５，２５の少なくともいずれか１つに、上下方向に延在する貫通穴が設けられればよい。
＜実施の形態１４＞
図１８は、実施の形態１４に係る半導体装置の構成を示す断面図である。図１８では、便宜上、図１６と同様に半導体素子の図示などが省略されている。以下、本実施の形態１４の構成のうち実施の形態１３の構成と異なる部分について主に説明する。
本実施の形態１４では実施の形態１３と同様に、第１半導体装置１の封止部材１５に、上下方向に延在する貫通穴８６ａが設けられている。また、第２半導体装置２の封止部材２５にも、上下方向に延在する貫通穴８６ｂが設けられている。
そして、本実施の形態１４に係る半導体装置は、第１半導体装置１の貫通穴８６ａ及び第２半導体装置２の貫通穴８６ｂに嵌合された嵌合部材８７を備える。嵌合部材８７は、表面を絶縁処理した金属部材であってもよいし、絶縁部材であってもよい。このような構成によれば、第１半導体装置及び第２半導体装置２の貼り合わせ時の位置決め性（位置合わせ性）を向上させることができる。
なお、図１８に示すように、嵌合部材８７は、冷却フィン８０ａ，８０ｂと締結可能であってもよいし、一体化されてもよい。このような構成によれば、嵌合部材８７が表面を絶縁処理した金属部材である場合などに、放熱性を向上させることができる。
＜実施の形態１５＞
図１９は、実施の形態１５に係る半導体装置の構成を示す断面図である。図１９では、便宜上、図１６と同様に半導体素子の図示などが省略されている。以下、本実施の形態１５の構成のうち実施の形態１４の構成と異なる部分について主に説明する。
本実施の形態１５では、嵌合部材８７の内部に、冷却水などの冷媒が通る空間８７ａが設けられている。このような嵌合部材８７には、例えば絶縁性のパイプが用いられる。図１９には、冷媒が進む方向の一例が矢印によって示されている。このような構成によれば、放熱性を向上させることができる。なお、図１９のように、冷却フィン８０ａ，８０ｂに、嵌合部材８７の空間８７ａと連通し、冷媒が通る空間８０ｃ，８０ｄが設けられてもよい。
なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
１ 第１半導体装置、２ 第２半導体装置、１１ａ，１１ｂ，２１ａ，２１ｂ 半導体素子、１２，２３ Ｐ主電極、１２ａ，２３ａ Ｐ接続部分、１２ｂ，２３ｂ Ｐ本体部分、１３，２２ Ｎ主電極、１３ａ，２２ａ Ｎ接続部分、１３ｂ，２２ｂ Ｎ本体部分、１４，２４ 出力端子、１４ａ，２４ａ 出力接続部分、１４ｂ，２４ｂ 出力本体部分、１５，２５ 封止部材、２７ 信号端子部、２７ａ ダミー部、２７ｂ 円環部、３１ａ，３３ 凹部、３２ａ，３４ 凸部、６０ａ，６０ｃ グリース、７０ａ，７０ｂ 絶縁板、７１ａ，７１ｂ 金属板、７２ａ，７２ｂ 回路基板、７３ａ フィン付き回路基板、８０ａ，８０ｂ 冷却フィン、８１ａ 封止部品、８６ａ，８６ｂ 貫通穴、８７ 嵌合部材、８７ａ 空間。

Claims (17)

  1. 互いに貼り合わせ可能な第１半導体装置及び第２半導体装置を備え、
    前記第１半導体装置及び前記第２半導体装置のそれぞれは、
    半導体素子と、
    前記半導体素子に対して前記第１半導体装置及び前記第２半導体装置の貼り合わせ方向である上下方向の第１側に配設され、前記半導体素子に接続された第１接続部分と、前記半導体素子の側方に配設され、前記第１接続部分に接続された第１本体部分とを有する第１電極と、
    前記半導体素子に対して前記上下方向の第２側に配設され、前記半導体素子に接続された第２接続部分と、前記半導体素子の側方に配設され、前記第２接続部分に接続された第２本体部分とを有する第２電極と、
    前記半導体素子、前記第１電極及び前記第２電極を保持し、前記第１電極の前記第１側の面と、前記第２電極の前記第２側の面とを露出する保持部材と
    を含み、
    前記第１半導体装置の前記第１電極と前記第２半導体装置の前記第２電極との間、及び、前記第１半導体装置の前記第２電極と前記第２半導体装置の前記第１電極との間の少なくともいずれか１つは、電気的に接続されており、
    前記第１半導体装置及び前記第２半導体装置のそれぞれについて、前記第１接続部分から前記第２接続部分までの部分の厚み、及び、前記保持部材の厚みのそれぞれは、前記第１本体部分の厚み、または、前記第２本体部分の厚み以下である、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１半導体装置及び前記第２半導体装置のそれぞれは、
    前記半導体素子に接続された第３接続部分と、前記半導体素子の側方に配設され、前記第３接続部分に接続された第３本体部分とを有する出力端子をさらに含み、
    前記第１半導体装置の前記出力端子と、前記第２半導体装置の前記出力端子との間は、電気的に接続されており、
    前記第１半導体装置及び前記第２半導体装置のそれぞれについて、前記第１接続部分から前記第２接続部分までの部分の厚み、及び、前記保持部材の厚みのそれぞれは、前記第１本体部分の厚み、前記第２本体部分の厚み、または、前記第３本体部分の厚み以下である、半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１半導体装置及び前記第２半導体装置のそれぞれについて、
    前記第１接続部分、前記第１本体部分、前記第２本体部分、前記第３本体部分、及び、前記保持部材のそれぞれの、前記第１側の面の間には段差がなく、
    前記第２接続部分、前記第１本体部分、前記第２本体部分、前記第３本体部分、及び、前記保持部材のそれぞれの、前記第２側の面の間には段差がない、半導体装置。
  4. 請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置及び前記第２半導体装置の一方の前記第１電極及び前記第２電極の少なくともいずれか１つに凹部が配設され、
    前記第１半導体装置及び前記第２半導体装置の他方の前記第１電極及び前記第２電極の少なくともいずれか１つに前記凹部と嵌合される凸部が配設された、半導体装置。
  5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置及び前記第２半導体装置のそれぞれの前記保持部材に、前記第１半導体装置及び前記第２半導体装置の位置決めが可能な第１位置決め部が配設された、半導体装置。
  6. 請求項１から請求項５のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置及び前記第２半導体装置のそれぞれは、
    前記保持部材の側部から外側に突出する信号端子部のダミー部をさらに含み、
    前記第１半導体装置及び前記第２半導体装置のそれぞれの前記ダミー部に、前記第１半導体装置及び前記第２半導体装置の位置決めが可能な第２位置決め部が配設された、半導体装置。
  7. 請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置と前記第２半導体装置との間に金属板が配設された、半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記金属板は、ＣｕまたはＭｏを含む、半導体装置。
  9. 請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置と前記第２半導体装置との間において、
    前記保持部材よりも放熱性が高い樹脂またはカーボンを含むシートが配設されているか、グリースが配設されているか、前記第１半導体装置と前記第２半導体装置とがろう付けされている、半導体装置。
  10. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置であって、
    貼り合わされた前記第１半導体装置及び前記第２半導体装置の前記第１側の面及び前記第２側の面の少なくともいずれか１つの上に、グリースを介して配設されたシート状の樹脂製の絶縁板をさらに備える、半導体装置。
  11. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置であって、
    貼り合わされた前記第１半導体装置及び前記第２半導体装置の前記第１側の面及び前記第２側の面の少なくともいずれか１つの上に配設された、絶縁板及び金属板を含む回路基板をさらに備える、半導体装置。
  12. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置であって、
    貼り合わされた前記第１半導体装置及び前記第２半導体装置の前記第１側の面及び前記第２側の面の少なくともいずれか１つの上に配設されたフィン付き回路基板と、
    前記フィン付き回路基板と、封止部品を介して組み合わせられた冷却フィンと
    をさらに備える、半導体装置。
  13. 請求項１から請求項１２のうちのいずれか１項に記載の半導体装置であって、
    前記半導体素子は、ＳｉＣまたはＧａＮを含む、半導体装置。
  14. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置の前記第１電極と前記第２半導体装置の前記第２電極との間、及び、前記第１半導体装置の前記第２電極と前記第２半導体装置の前記第１電極との間の少なくともいずれか１つは、溶接によって一体化されている、半導体装置。
  15. 請求項１から請求項９のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体装置の前記保持部材及び前記第２半導体装置の前記保持部材の少なくともいずれか１つに、前記上下方向に延在する貫通穴が設けられた、半導体装置。
  16. 請求項１５に記載の半導体装置であって、
    前記第１半導体装置の前記保持部材及び前記第２半導体装置の前記保持部材のそれぞれに、前記貫通穴が設けられ、
    前記第１半導体装置の前記貫通穴及び前記第２半導体装置の前記貫通穴に嵌合された嵌合部材をさらに備える、半導体装置。
  17. 請求項１６に記載された半導体装置であって、
    前記嵌合部材の内部に、冷媒が通る空間が設けられた、半導体装置。
JP2022539861A 2020-07-29 2020-07-29 半導体装置 Active JP7186931B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/029020 WO2022024250A1 (ja) 2020-07-29 2020-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2022024250A1 JPWO2022024250A1 (ja) 2022-02-03
JP7186931B2 true JP7186931B2 (ja) 2022-12-09

Family

ID=80035457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022539861A Active JP7186931B2 (ja) 2020-07-29 2020-07-29 半導体装置

Country Status (5)

Country Link
US (1) US20230163106A1 (ja)
JP (1) JP7186931B2 (ja)
CN (1) CN116134618A (ja)
DE (1) DE112020007475T5 (ja)
WO (1) WO2022024250A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012110207A (ja) 2010-10-25 2012-06-07 Denso Corp 電力変換装置
JP2014093421A (ja) 2012-11-02 2014-05-19 Toyota Motor Corp パワーモジュール
JP2019145776A (ja) 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置
JP2019207922A (ja) 2018-05-28 2019-12-05 株式会社デンソー 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217015B2 (ja) * 2008-01-16 2013-06-19 日産自動車株式会社 電力変換装置及びその製造方法
JP5733092B2 (ja) 2011-08-03 2015-06-10 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6155676B2 (ja) * 2013-02-11 2017-07-05 株式会社デンソー 半導体装置及びその製造方法
JP2014183078A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 半導体装置
JP6384270B2 (ja) * 2014-03-26 2018-09-05 株式会社デンソー 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012110207A (ja) 2010-10-25 2012-06-07 Denso Corp 電力変換装置
JP2014093421A (ja) 2012-11-02 2014-05-19 Toyota Motor Corp パワーモジュール
JP2019145776A (ja) 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置
JP2019207922A (ja) 2018-05-28 2019-12-05 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20230163106A1 (en) 2023-05-25
DE112020007475T5 (de) 2023-05-17
CN116134618A (zh) 2023-05-16
JPWO2022024250A1 (ja) 2022-02-03
WO2022024250A1 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
JP6075380B2 (ja) 半導体装置
JP7060104B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
WO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
JP5217884B2 (ja) 半導体装置
CN109599384B (zh) 半导体器件
JP2019125708A (ja) 半導体装置
JP2011036016A (ja) 電力変換装置
US11862598B2 (en) Semiconductor device
JP5217015B2 (ja) 電力変換装置及びその製造方法
WO2024018790A1 (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP7186931B2 (ja) 半導体装置
JP2007215302A (ja) インバータ装置
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP6218856B2 (ja) 電力変換装置
JP2005150596A (ja) 半導体装置及びその製造方法
WO2022075003A1 (ja) 半導体装置
JP2016174034A (ja) 半導体パワーモジュール
JP2014041876A (ja) 電力用半導体装置
JP2014096412A (ja) 半導体モジュール
JP4649948B2 (ja) 半導体装置
JP2015002305A (ja) 半導体装置
JP7261602B2 (ja) 半導体装置及び電力変換装置
JP7147187B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221129

R150 Certificate of patent or registration of utility model

Ref document number: 7186931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150