JP2014093421A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2014093421A
JP2014093421A JP2012243069A JP2012243069A JP2014093421A JP 2014093421 A JP2014093421 A JP 2014093421A JP 2012243069 A JP2012243069 A JP 2012243069A JP 2012243069 A JP2012243069 A JP 2012243069A JP 2014093421 A JP2014093421 A JP 2014093421A
Authority
JP
Japan
Prior art keywords
phase
terminal
terminal plate
output terminal
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012243069A
Other languages
English (en)
Other versions
JP5811072B2 (ja
Inventor
Tomoaki Mitsunaga
智明 満永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012243069A priority Critical patent/JP5811072B2/ja
Publication of JP2014093421A publication Critical patent/JP2014093421A/ja
Application granted granted Critical
Publication of JP5811072B2 publication Critical patent/JP5811072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】インダクタンスを低減する効果を向上させることができるパワーモジュールを提供する。
【解決手段】Ｐ端子板Ｐと上相出力端子板ＵＰとに接合された第１トランジスタＴｒ１と、Ｎ端子板Ｎと下相出力端子板ＵＮとに接合された第２トランジスタＴｒ２とを備えたパワーモジュール１０で、Ｐ端子板ＰとＮ端子板Ｎとの電流が平行な反対方向となるようにＰ端子板ＰとＮ端子板Ｎとが並列配置され、Ｐ端子板Ｐと上相出力端子板ＵＰとの電流が平行な反対方向となるようにＰ端子板Ｐの上に上相出力端子板ＵＰが配置され、Ｎ端子板Ｎと下相出力端子板ＵＮとの電流が互いに平行な反対方向となるようにＮ端子板Ｎの下に下相出力端子板ＵＮが配置されている。Ｐ端子板Ｐ及びＮ端子板Ｐ、Ｐ端子板及び上相出力端子板ＵＰ、Ｎ端子板Ｎ及び下相出力端子板ＵＮの電流により互いに磁界が相殺され、インダクタンスがより低減する。
【選択図】図２

Description

本発明は、パワーモジュールに関し、特に一対のスイッチング素子を備えたパワーモジュールに関する。
一対のスイッチング素子を備えた電力制御用のパワーモジュールにおいては、大電流が断続的に流れるため、スイッチング時のサージ電圧を抑制する観点から、回路のインダクタンスの低減が要求されている。例えば、特許文献１には、一方のスイッチング素子のＰ端子板（Ｐバスバ）と、他方のスイッチング素子のＮ端子板（Ｎバスバ）とが、それらを流れる電流の方向が反対となるように絶縁基板を挟んで配置されたパワーモジュールが開示されている。また、特許文献２には、Ｐ端子板とＮ端子板とが、双方のスイッチング素子の出力端子板を挟んで上下に配置されたパワーモジュールが開示されている。
特開２００９−２９５６３３号公報 特開２００１−３３２６８８号公報
しかしながら、上記特許文献１に記載されているようなパワーモジュールでは、Ｐ端子板及びＮ端子板だけが電流の方向が反対となるように配置されているため、インダクタンスを低減する効果が不十分である。
また、上記特許文献２に記載されているようなパワーモジュールでは、図２１に示すように、第１トランジスタＴｒ１のＰ端子板Ｐ、第２トランジスタＴｒ２のＮ端子板Ｎ、及び第１トランジスタＴｒ１と第２トランジスタＴｒ２とに共通の出力端子板Ｕを備えている。特許文献２のようなパワーモジュールでは、図２２に示すように、出力端子板Ｕを挟んで上下に配置されたＰ端子板ＰとＮ端子板Ｎとが離れているため、Ｐ端子板ＰとＮ端子板Ｎとの間でインダクタンスを低減する効果が乏しい。特許文献２のようなパワーモジュールでは、領域ｚ１及び領域ｚ２においてのみインダクタンスを低減する効果が得られるため、インダクタンスを低減する効果が不十分である。
本発明は上記課題に鑑みてなされたものであり、インダクタンスを低減する効果を向上させることができるパワーモジュールを提供することを目的とする。
本発明は、高電位側のＰ端子とＰ端子よりも低電位側の第１出力端子とを有する第１スイッチング素子と、低電位側のＮ端子とＮ端子よりも高電位側の第２出力端子とを有する第２スイッチング素子とを備え、Ｐ端子を流れる電流の方向とＮ端子を流れる電流の方向が互いに正反対の平行な方向となるように、Ｐ端子とＮ端子とが並列に配置され、Ｐ端子を流れる電流の方向と第１出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、第１出力端子が、Ｎ端子と第１出力端子との間にＰ端子を挟むように配置され、Ｎ端子を流れる電流の方向と第２出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、第２出力端子が、Ｐ端子と第２出力端子との間にＮ端子を挟むように配置されているパワーモジュールである。
この構成によれば、高電位側のＰ端子と低電位側の第１出力端子とを有する第１スイッチング素子と、低電位側のＮ端子と高電位側の第２出力端子とを有する第２スイッチング素子とを備えたパワーモジュールにおいて、Ｐ端子を流れる電流の方向とＮ端子を流れる電流の方向が互いに正反対の平行な方向となるように、Ｐ端子とＮ端子とが並列に配置され、Ｐ端子を流れる電流の方向と第１出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、第１出力端子が、Ｎ端子と第１出力端子との間にＰ端子を挟むように配置され、Ｎ端子を流れる電流の方向と第２出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、第２出力端子がＰ端子と第２出力端子との間にＮ端子を挟むように配置されている。このため、Ｐ端子とＮ端子とを流れる電流、Ｐ端子と第１出力端子とを流れる電流、及びＮ端子と第２出力端子とを流れる電流により互いに三箇所で磁界が相殺され、インダクタンスを低減する効果を向上させることができる。
この場合、第１面及び第２面を有する絶縁基板をさらに備え、Ｐ端子及びＮ端子はそれぞれ厚さよりも幅が大きい板状をなし、Ｐ端子は絶縁基板の第１面に配置され、Ｎ端子は絶縁基板の第２面に配置され、Ｐ端子及びＮ端子は絶縁基板を間に挟むように積層配置されていることが好適である。
この構成によれば、第１面及び第２面を有する絶縁基板をさらに備え、Ｐ端子及びＮ端子はそれぞれ厚さよりも幅が大きい板状をなし、Ｐ端子は絶縁基板の第１面に配置され、Ｎ端子は絶縁基板の第２面に配置され、Ｐ端子及びＮ端子は絶縁基板を間に挟むように積層配置されている。このため、絶縁基板を挟んで積層配置された幅の広い板状のＰ端子及びＮ端子に反対方向に電流が流れることになり、インダクタンスを低減する効果をさらに向上させることができる。
この場合、第１スイッチング素子は絶縁基板の第１面に配置され、第２スイッチング素子は絶縁基板の第２面に配置されていることが好適である。
この構成によれば、第１スイッチング素子及び第２スイッチング素子それぞれの相が絶縁基板を挟んで積層配置されているため、絶縁基板への投影面積が小さくなり、パワーモジュールを小型化することができる。
この場合、絶縁基板の第１面に配置されたＵ相用の第１スイッチング素子、絶縁基板の第１面に配置されたＶ相用の第１スイッチング素子及び絶縁基板の第１面に配置されたＷ相用の第１スイッチング素子と、絶縁基板の第２面に配置されたＵ相用の第２スイッチング素子、絶縁基板の第２面に配置されたＶ相用の第２スイッチング素子及び絶縁基板の第２面に配置されたＷ相用の第２スイッチング素子とを備え、Ｕ相用の第１スイッチング素子、Ｖ相用の第１スイッチング素子及びＷ相用の第１スイッチング素子は、Ｕ相用の第１出力端子、Ｖ相用の第１出力端子及びＷ相用の第１出力端子と、共通するＰ端子とをそれぞれ有し、Ｕ相用の第２スイッチング素子、Ｖ相用の第２スイッチング素子及びＷ相用の第２スイッチング素子は、Ｕ相用の第２出力端子、Ｖ相用の第２出力端子及びＷ相用の第２出力端子と、共通するＮ端子とをそれぞれ有することが好適である。
この構成によれば、絶縁基板の第１面にＵ相用、Ｖ相用及びＷ相用の三相分の第１スイッチング素子が配置され、絶縁基板の第２面にＵ相用、Ｖ相用及びＷ相用の三相分の第２スイッチング素子が配置され、Ｕ相用、Ｖ相用及びＷ相用の三相分の第１スイッチング素子はそれぞれＵ相用、Ｖ相用及びＷ相用の三相分の第１出力端子と共通するＰ端子とを有し、Ｕ相用、Ｖ相用及びＷ相用の三相分の第２スイッチング素子はそれぞれＵ相用、Ｖ相用及びＷ相用の三相分の第２出力端子と共通するＮ端子とを有する。したがって、三相分のＰ端子とＮ端子とのＰＮ配線において、単純な回路配線パターンで互いの電流の方向が正反対になるように並列に配置することができ（ＰＮ並走）、三相分のＰＮ配線のインダクタンスを効率良く低減することができる。
本発明のパワーモジュールによれば、インダクタンスを低減する効果を向上させることができる。
実施形態に係るパワーモジュールを示す平面図である。 図１に記載のパワーモジュールのＡ−Ａ線における断面図である。 図１に記載のパワーモジュールのＢ−Ｂ線における断面図である。 Ｐ放熱板を示す平面図である。 Ｐ端子板を示す平面図である。 上相出力端子板を示す平面図である。 実施形態に係るパワーモジュールの１相分の回路図である。 実施形態に係るパワーモジュールの上相側を製造する工程を示すフローチャートである。 図１に記載のパワーモジュールの上相側の製造工程において第１リフロー処理が施される時点でのＡ−Ａ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程において第１リフロー処理が施される時点でのＢ−Ｂ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程においてスイッチング素子と制御端子とがワイヤボンディングされた時点でのＡ−Ａ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程において第２リフロー処理が施される時点でのＡ−Ａ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程において第２リフロー処理が施される時点でのＢ−Ｂ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程においてモールド成型がなされた時点でのＡ−Ａ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程においてモールド成型がなされた時点でのＢ−Ｂ線における断面図である。 図１に記載のパワーモジュールの上相側の製造工程においてモールド成型がなされた時点での平面図である。 図１６に記載のパワーモジュールにＰ端子板が接合された時点での平面図である。 図１７に記載のパワーモジュールのＡ−Ａ線における断面図である。 図１７に記載のパワーモジュールのＢ−Ｂ線における断面図である。 本実施形態のパワーモジュールにおける上相出力端子板、Ｐ端子板、Ｎ端子板及び下相出力端子板を流れる電流とその作用とを示す図である。 従来のパワーモジュールの１相分の回路図である。 従来のパワーモジュールにおけるＰ端子板、出力端子板及びＮ端子板を流れる電流とその作用とを示す図である。
以下、図面を参照して、本発明の実施形態に係るパワーモジュールについて説明する。図１の平面図に示すように、本実施形態のパワーモジュール１０は、封止樹脂２０に封止されたＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗを備えている。本実施形態のパワーモジュール１０は、各相が２個のスイッチング素子を用いたＵ相、Ｖ相及びＷ相の三相インバータとして構成されている。
図１の平面図、図２のＡ−Ａ線による断面図及び図３のＢ−Ｂ線による断面図に示すように、パワーモジュール１０は、絶縁基板４０の絶縁基板上面４０ｔに、図４の平面図に示すようなＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相に共通のＰ放熱板ＲＰが配置されている。Ｐ放熱板ＲＰはＰ端子板接合用端子ＪＴＰを有する。同様に、絶縁基板４０の絶縁基板下面４０ｂに、Ｕ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相に共通のＮ放熱板ＲＮが配置されている。Ｎ放熱板ＲＮはＮ端子板接合用端子ＪＴＮを有する。絶縁基板４０は、インダクタンスを低減する効果を向上させるため、０．５ｍｍ以下の厚さであることが好ましい。
図１及び図３に示すように、Ｐ放熱板ＲＰにはＰ端子板接合用端子ＪＴＰを介して、図５の平面図に示すようなＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相に共通のＰ端子板Ｐが接合されている。Ｐ端子板Ｐは、厚さよりも幅が広い板状のバスバとなっている。同様に、Ｎ放熱板ＲＮにはＮ端子板接合用端子ＪＴＮを介して、Ｕ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相に共通の厚さよりも幅が広い板状のＮ端子板Ｎが接合されている。Ｎ端子板Ｎは、厚さよりも幅が広い板状のバスバとなっている。
Ｐ放熱板ＲＰの絶縁基板４０の反対側の面には、Ｕ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相ごとに、ハンダ８０を介して第１トランジスタＴｒ１及び第１ダイオードＤ１が接合されている。第１トランジスタＴｒ１は、たとえばパワーＭＯＳトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等であり、第１ダイオードＤ１は、還流ダイオードとして機能する。第１トランジスタＴｒ１及び第１ダイオードＤ１のＰ放熱板ＲＰと反対側の面には、それぞれハンダ８０を介してスペーサ６０が接合されている。
スペーサ６０の第１トランジスタＴｒ１又は第１ダイオードＤ１と反対側の面には、それぞれハンダ８０を介してＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相ごとに図６に示すような上相出力端子板ＵＰが接合されている。上相出力端子板ＵＰは、スペーサ６０に接合された位置から先端が屈曲して、Ｐ放熱板ＲＰと絶縁基板上面４０ｔからの距離が同じ位置で封止樹脂２０から突出している。第１トランジスタＴｒ１には、ボンディングワイヤ７０を介して制御端子５０が接合されている。このようにして、絶縁基板上面４０ｔには、Ｕ相、Ｖ相及びＷ相の上相ＵＰが形成される。
同様にして、Ｎ放熱板ＲＮの絶縁基板４０の反対側の面には、ハンダ８０、第２トランジスタＴｒ２、第２ダイオードＤ２、スペーサ６０、下相出力端子板ＵＮが順次接合されている。このようにして、絶縁基板下面４０ｂには、Ｕ相、Ｖ相及びＷ相の下相ＢＰが形成される。Ｕ相、Ｖ相及びＷ相の各相には、図７に示すような上相ＵＰに第１トランジスタＴｒ１及び第１ダイオードＤ１を用い、下相に第２トランジスタＴｒ２及び第２ダイオード２を用いたインバータ回路が形成される。
図２及び図７に示すように、パワーモジュール１０では、領域Ｚ１において、絶縁基板４０を間に挟んでＰ端子板ＰとＮ端子板Ｎとがその電流の向きが互いに正反対の平行な方向になるように配置されている。領域Ｚ２において、Ｐ端子板Ｐと上相出力端子板ＵＰとがその電流の向きが互いに正反対の平行な方向になるように配置されている。領域Ｚ３において、Ｎ端子板Ｎと下相出力端子板ＵＮとがその電流の向きが互いに正反対の平行な方向になるように配置されている。図３に示すように、領域Ｚ４において、絶縁基板４０を間に挟んでＰ放熱板ＲＰとＮ放熱板ＲＮとがその電流の向きが互いに正反対の平行な方向になるように配置されている。Ｐ端子板Ｐ，Ｎ端子板Ｎと、上相出力端子板ＵＰ，下相出力端子板ＵＮとの間は、絶縁紙や上相出力端子板ＵＰ，下相出力端子板ＵＮにラミネート等による絶縁体を配置することで絶縁されている。
以下、本実施形態のパワーモジュール１０の製造工程について説明する。以下の説明では、絶縁基板上面４０ｔ上に上相ＵＰを形成する工程について説明する。図８のフローチャート、図９のＡ−Ａ線による断面図及び図１０のＢ−Ｂ線による断面図に示すように、リードフレームとなるＰ放熱板ＲＰに、ハンダ８０、第１トランジスタＴｒ１、第１ダイオードＤ１、スペーサ６０が順次接合され、第１リフロー処理が施される（Ｓ１１）。図８及び図１１のＡ−Ａ線による断面図に示すように、第１トランジスタＴｒ１と制御端子５０とがボンディングワイヤ７０によりワイヤボンディングされる（Ｓ１２）。
図８、図１２のＡ−Ａ線による断面図及び図１３のＢ−Ｂ線による断面図に示すように、Ｕ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相ごとに、出力側のリードフレームである上相出力端子板ＵＰが接合され、第２リフロー処理がなされる（Ｓ１３）。この工程後には、後のモールド成型による封止樹脂２０の終端において、上相出力端子板ＵＰとＰ放熱板ＲＰとが、絶縁基板上面４０ｔからの距離が同じ位置で封止樹脂２０から突出するように配置される。図８に示すように、封止樹脂２０と各部品との密着性を高めるためにプライマーコーティング処理がなされる（Ｓ１４）。
図８、図１４のＡ−Ａ線による断面図、図１５のＢ−Ｂ線による断面図及び図１６の平面図に示すように、モールド成型がなされた封止樹脂２０による封止が行われる（Ｓ１５）。本実施形態では、封止樹脂２０の終端において、上相出力端子板ＵＰとＰ放熱板ＲＰとが、絶縁基板上面４０ｔからの距離が同じ位置で封止樹脂２０から突出するように配置されている。したがって、絶縁基板上面４０ｔから当該距離だけ離れた線をモールド成型のパーティングラインとすることにより、上相出力端子板ＵＰとＰ放熱板ＲＰとのパーティングラインを一致させて、容易にモールド成型を行うことができる。
図８、図１７の平面図、図１８のＡ−Ａ線による断面図及び図１９のＢ−Ｂ線による断面図に示すように、領域Ｚ５の部分でＰ端子板ＰとＰ端子板接合用端子ＪＴＰとが接合される（Ｓ１６）。絶縁基板下面４０ｂ上に下相ＢＰを形成する工程も上記と同様に行うことができる。
本実施形態によれば、高電位側のＰ端子板Ｐと低電位側の上相出力端子板ＵＰとに接合された第１トランジスタＴｒ１と、低電位側のＮ端子板Ｎと高電位側の下相出力端子板ＵＮとに接合された第２トランジスタＴｒ２とを備えたパワーモジュール１０において、Ｐ端子板Ｐを流れる電流の方向とＮ端子板Ｎを流れる電流の方向が互いに正反対の平行な方向となるようにＰ端子板ＰとＮ端子板Ｎとが並列に配置され、Ｐ端子板Ｐを流れる電流の方向と上相出力端子板ＵＰを流れる電流の方向が互いに正反対の平行な方向となるように、上相出力端子板ＵＰが、Ｎ端子板Ｎと上相出力端子板ＵＰとの間にＰ端子板Ｐを挟むように配置され、Ｎ端子板Ｎを流れる電流の方向と下相出力端子板ＵＮを流れる電流の方向が互いに正反対の平行な方向となるように、下相出力端子板ＵＮがＰ端子板Ｐと下相出力端子板ＵＮとの間にＮ端子板Ｎを挟むように配置されている。
このため、図２、図７及び図２０に示すように、領域Ｚ１においてＰ端子板ＰとＮ端子板Ｐとを流れる電流、領域Ｚ２においてＰ端子板と上相出力端子板ＵＰとを流れる電流、及び領域Ｚ３においてＮ端子板Ｎと下相出力端子板ＵＮとを流れる電流により互いに三箇所で磁界が相殺され、インダクタンスを低減する効果を向上させることができる。さらに、本実施形態では、領域Ｚ４において、絶縁基板４０を間に挟んでＰ放熱板ＲＰとＮ放熱板ＲＮとがその電流の向きが互いに正反対の平行な方向になるように配置されているため、領域Ｚ４においても、インダクタンスを低減する効果を向上させることができる。領域Ｚ１〜Ｚ４において、インダクタンスを低減することで、スイッチング時のサージ電圧をさらに抑制することができ、より高周波での動作を行うことが可能となり、周辺部品であるコンデンサ、リアクトルの小型化及び低コスト化への効果が期待できる。
また、本実施形態では、絶縁基板上面４０ｔ及び絶縁基板４０ｂを有する絶縁基板４０をさらに備え、Ｐ端子板Ｐ及びＮ端子板Ｐはそれぞれ厚さよりも幅が大きい板状をなし、Ｐ端子板Ｎは絶縁基板上面４０ｔに配置され、Ｎ端子板Ｎは絶縁基板下面４０ｂに配置され、Ｐ端子板Ｐ及びＮ端子板Ｎは絶縁基板４０を間に挟むように積層配置されている。このため、絶縁基板４０を挟んで積層配置された幅の広い板状のＰ端子板Ｐ及びＮ端子板Ｎに反対方向に電流が流れることになり、インダクタンスを低減する効果をさらに向上させることができる。
また、本実施形態では、第１トランジスタＴｒ１の上相ＵＰ及び第２トランジスタＴｒ２の下相ＢＰそれぞれが絶縁基板４０を挟んで積層配置されているため、絶縁基板４０への投影面積が小さくなり、パワーモジュールを小型化することができる。
また、本実施形態では、絶縁基板上面４０ｔにＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相分の第１トランジスタＴｒ１が配置され、絶縁基板下面４０ｂにＵ相モジュール３０Ｕ、Ｖ相モジュール３０Ｖ及びＷ相モジュール３０Ｗの三相分の第２トランジスタＴｒ２が配置され、Ｕ相用、Ｖ相用及びＷ相用の三相分の第１トランジスタＴｒ１はそれぞれＵ相用、Ｖ相用及びＷ相用の三相分の上相出力端子板ＵＰと共通するＰ端子板Ｐとに接合され、Ｕ相用、Ｖ相用及びＷ相用の三相分の第２スイッチング素子はそれぞれＵ相用、Ｖ相用及びＷ相用の三相分の下相出力端子板ＵＮと共通するＮ端子板Ｎとに接合されている。したがって、三相分のＰ端子板ＰとＮ端子板ＮとのＰＮ配線において、単純な回路配線パターンで互いの電流の方向が正反対になるように並列に配置することができ（ＰＮ並走）、三相分のＰＮ配線のインダクタンスを効率良く低減することができる。
なお、本発明は上記実施形態に限定されず、様々な変形態様が可能である。
１０…パワーモジュール、２０…封止樹脂、３０Ｕ…Ｕ相モジュール、３０Ｖ…Ｖ相モジュール、３０Ｗ…Ｗ相モジュール、４０…絶縁基板、４０ｔ…絶縁基板上面、４０ｂ…絶縁基板下面、５０…制御端子、６０…スペーサ、７０…ボンディングワイヤ、８０…ハンダ、ＲＰ…Ｐ放熱板、ＲＮ…Ｎ放熱板、ＪＴＰ…Ｐ端子板接合用端子、ＪＴＮ…Ｎ端子板接合用端子、Ｐ…Ｐ端子板、Ｎ…Ｎ端子板、ＵＰ…上相出力端子板、ＵＮ…下相出力端子板、Ｕ…出力端子板、Ｔｒ１…第１トランジスタ、Ｔｒ２…第２トランジスタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、ＵＰ…上相、ＢＰ…下相、Ｚ１〜Ｚ５，ｚ１〜ｚ２…領域。

Claims (4)

  1. 高電位側のＰ端子と前記Ｐ端子よりも低電位側の第１出力端子とを有する第１スイッチング素子と、
    低電位側のＮ端子と前記Ｎ端子よりも高電位側の第２出力端子とを有する第２スイッチング素子と、
    を備え、
    前記Ｐ端子を流れる電流の方向と前記Ｎ端子を流れる電流の方向が互いに正反対の平行な方向となるように、前記Ｐ端子と前記Ｎ端子とが並列に配置され、
    前記Ｐ端子を流れる電流の方向と前記第１出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、前記第１出力端子が、前記Ｎ端子と前記第１出力端子との間に前記Ｐ端子を挟むように配置され、
    前記Ｎ端子を流れる電流の方向と前記第２出力端子を流れる電流の方向が互いに正反対の平行な方向となるように、前記第２出力端子が、前記Ｐ端子と前記第２出力端子との間に前記Ｎ端子を挟むように配置されている、パワーモジュール。
  2. 第１面及び第２面を有する絶縁基板をさらに備え、
    前記Ｐ端子及び前記Ｎ端子はそれぞれ厚さよりも幅が大きい板状をなし、
    前記Ｐ端子は前記絶縁基板の前記第１面に配置され、
    前記Ｎ端子は前記絶縁基板の前記第２面に配置され、
    前記Ｐ端子及び前記Ｎ端子は前記絶縁基板を間に挟むように積層配置されている、請求項１に記載のパワーモジュール。
  3. 前記第１スイッチング素子は前記絶縁基板の前記第１面に配置され、
    前記第２スイッチング素子は前記絶縁基板の前記第２面に配置されている、請求項２に記載のパワーモジュール。
  4. 前記絶縁基板の前記第１面に配置されたＵ相用の前記第１スイッチング素子、前記絶縁基板の前記第１面に配置されたＶ相用の前記第１スイッチング素子及び前記絶縁基板の前記第１面に配置されたＷ相用の前記第１スイッチング素子と、
    前記絶縁基板の前記第２面に配置されたＵ相用の前記第２スイッチング素子、前記絶縁基板の前記第２面に配置されたＶ相用の前記第２スイッチング素子及び前記絶縁基板の前記第２面に配置されたＷ相用の前記第２スイッチング素子と、
    を備え、
    前記Ｕ相用の前記第１スイッチング素子、前記Ｖ相用の前記第１スイッチング素子及び前記Ｗ相用の前記第１スイッチング素子は、前記Ｕ相用の前記第１出力端子、前記Ｖ相用の前記第１出力端子及び前記Ｗ相用の前記第１出力端子と、共通する前記Ｐ端子とをそれぞれ有し、
    前記Ｕ相用の前記第２スイッチング素子、前記Ｖ相用の前記第２スイッチング素子及び前記Ｗ相用の前記第２スイッチング素子は、前記Ｕ相用の前記第２出力端子、前記Ｖ相用の前記第２出力端子及び前記Ｗ相用の前記第２出力端子と、共通する前記Ｎ端子とをそれぞれ有する、請求項３に記載のパワーモジュール。
JP2012243069A 2012-11-02 2012-11-02 パワーモジュール Expired - Fee Related JP5811072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012243069A JP5811072B2 (ja) 2012-11-02 2012-11-02 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012243069A JP5811072B2 (ja) 2012-11-02 2012-11-02 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2014093421A true JP2014093421A (ja) 2014-05-19
JP5811072B2 JP5811072B2 (ja) 2015-11-11

Family

ID=50937295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012243069A Expired - Fee Related JP5811072B2 (ja) 2012-11-02 2012-11-02 パワーモジュール

Country Status (1)

Country Link
JP (1) JP5811072B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014054103A (ja) * 2012-09-07 2014-03-20 Toyota Motor Corp パワーモジュール構造
US9711498B2 (en) 2015-03-24 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2018052683A1 (en) * 2016-09-19 2018-03-22 General Electric Company Electronic module assembly having low loop inductance
CN110137167A (zh) * 2018-02-09 2019-08-16 本田技研工业株式会社 元件单元
JP2020017623A (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
JP2020188167A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置
JPWO2022024250A1 (ja) * 2020-07-29 2022-02-03
KR20240021733A (ko) * 2022-08-10 2024-02-19 주식회사 세미파워렉스 양면냉각 반도체 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194344A (ja) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd パワートランジスタの並列接続方法
JP2002017092A (ja) * 2000-06-30 2002-01-18 Nissan Motor Co Ltd 配線構造
US20070096278A1 (en) * 2005-08-19 2007-05-03 Hitachi, Ltd. Semiconductor unit, and power conversion system and on-vehicle electrical system using the same
US20100237507A1 (en) * 2009-03-23 2010-09-23 Toyota Jidosha Kabushiki Kaisha Power module
WO2011122279A1 (ja) * 2010-03-29 2011-10-06 本田技研工業株式会社 モータ駆動回路モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194344A (ja) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd パワートランジスタの並列接続方法
JP2002017092A (ja) * 2000-06-30 2002-01-18 Nissan Motor Co Ltd 配線構造
US20070096278A1 (en) * 2005-08-19 2007-05-03 Hitachi, Ltd. Semiconductor unit, and power conversion system and on-vehicle electrical system using the same
US20100237507A1 (en) * 2009-03-23 2010-09-23 Toyota Jidosha Kabushiki Kaisha Power module
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール
WO2011122279A1 (ja) * 2010-03-29 2011-10-06 本田技研工業株式会社 モータ駆動回路モジュール

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014054103A (ja) * 2012-09-07 2014-03-20 Toyota Motor Corp パワーモジュール構造
US9711498B2 (en) 2015-03-24 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2018052683A1 (en) * 2016-09-19 2018-03-22 General Electric Company Electronic module assembly having low loop inductance
US10021802B2 (en) 2016-09-19 2018-07-10 General Electric Company Electronic module assembly having low loop inductance
US10658942B2 (en) 2018-02-09 2020-05-19 Honda Motor Co., Ltd. Element unit
JP2019140254A (ja) * 2018-02-09 2019-08-22 本田技研工業株式会社 素子ユニット
CN110137167A (zh) * 2018-02-09 2019-08-16 本田技研工业株式会社 元件单元
CN110137167B (zh) * 2018-02-09 2023-04-07 本田技研工业株式会社 元件单元
JP2020017623A (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
WO2020021843A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
JP7010167B2 (ja) 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP7196761B2 (ja) 2019-05-15 2022-12-27 株式会社デンソー 半導体装置
JP2020188167A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置
WO2022024250A1 (ja) * 2020-07-29 2022-02-03 三菱電機株式会社 半導体装置
JP7186931B2 (ja) 2020-07-29 2022-12-09 三菱電機株式会社 半導体装置
JPWO2022024250A1 (ja) * 2020-07-29 2022-02-03
CN116134618A (zh) * 2020-07-29 2023-05-16 三菱电机株式会社 半导体装置
KR20240021733A (ko) * 2022-08-10 2024-02-19 주식회사 세미파워렉스 양면냉각 반도체 모듈
KR102705929B1 (ko) 2022-08-10 2024-09-12 주식회사 세미파워렉스 양면냉각 반도체 모듈

Also Published As

Publication number Publication date
JP5811072B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
JP5811072B2 (ja) パワーモジュール
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
JP5895933B2 (ja) パワーモジュール
JP5971263B2 (ja) 半導体装置
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP6717270B2 (ja) 半導体モジュール
JP4885046B2 (ja) 電力用半導体モジュール
US20230171909A1 (en) Semiconductor device with stacked terminals
US10199953B2 (en) Power conversion device
JP6610568B2 (ja) 半導体装置
JP2019110228A (ja) 電力変換装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP5668707B2 (ja) 半導体モジュール
JP2012074730A (ja) 電力用半導体モジュール
JP6119825B2 (ja) パワーモジュール
JP6123722B2 (ja) 半導体装置
US10892207B2 (en) Power module
JP2016039206A (ja) 半導体装置の製造方法及び同半導体装置
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
JP6493171B2 (ja) 電力変換装置
JP2014154770A (ja) 半導体装置、及び、半導体装置の製造方法
JP7428679B2 (ja) パワー半導体装置および電力変換装置
JP2014127582A (ja) 半導体モジュール
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
JP5924163B2 (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R151 Written notification of patent or utility model registration

Ref document number: 5811072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees