JP2014127582A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2014127582A JP2014127582A JP2012283151A JP2012283151A JP2014127582A JP 2014127582 A JP2014127582 A JP 2014127582A JP 2012283151 A JP2012283151 A JP 2012283151A JP 2012283151 A JP2012283151 A JP 2012283151A JP 2014127582 A JP2014127582 A JP 2014127582A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- package
- insertion groove
- electrode bus
- positive electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】寄生インダクタンスの低減を図ることが可能な半導体モジュールを提供すること。
【解決手段】上相のパッケージ11と下相のパッケージ12とを積層させ、積層方向Zに所定の長さを有する正電極バスバ51と負電極バスバ52とを備える構成とする。上相のパッケージ11と下相のパッケージ12の両方に、バスバ51,52を挿入するための挿入溝62,63,72,73を形成する。バスバ挿入溝62,63,72,73をX方向に近接して配置することで、正電極バスバ51及び負電極バスバ52を隣接して配置し、バスバ51,52の長手方向Yに併走させる。
【選択図】図1
【解決手段】上相のパッケージ11と下相のパッケージ12とを積層させ、積層方向Zに所定の長さを有する正電極バスバ51と負電極バスバ52とを備える構成とする。上相のパッケージ11と下相のパッケージ12の両方に、バスバ51,52を挿入するための挿入溝62,63,72,73を形成する。バスバ挿入溝62,63,72,73をX方向に近接して配置することで、正電極バスバ51及び負電極バスバ52を隣接して配置し、バスバ51,52の長手方向Yに併走させる。
【選択図】図1
Description
本発明は、スイッチング素子がモールド封止されたパッケージを複数備え、これらの複数のパッケージが積層された半導体モジュールに関する。
スイッチング素子を有する第1の組立体及び第2の組立体を備え、これらの第1の組立体及び第2の組立体間に出力バスバが配置された半導体装置がある(例えば、特許文献1,2参照)。特許文献1,2に記載された半導体装置は、第1の組立体のスイッチング素子に接続された高圧バスバと、第2の組立体のスイッチング素子に接続された低圧バスバと、を備えている。半導体装置の出力バスバは、高圧バスバ及び低圧バスバに接続されている。
上記特許文献1,2に記載の従来技術では、寄生インダクタンスの低減が求められている。本発明は、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。
本発明は、第1のスイッチング素子がモールド封止された第1のパッケージと、第2のスイッチング素子がモールド封止された第2のパッケージとが厚み方向に積層されたモジュール本体を備え、当該モジュール本体は、第1のパッケージの正電極に接続され、積層方向に所定の長さを有し第2のパッケージ側へ張り出す正電極バスバと、第2のパッケージの負電極に接続され、積層方向に所定の長さを有し第1のパッケージ側へ張り出す負電極バスバと、を有し、第1のパッケージには、正電極バスバが挿入される正電極バスバ挿入用溝が形成されていると共に、負電極バスバの先端側が挿入される負電極バスバ先端挿入用溝が積層方向と交差する第1の方向に近接して形成され、第2のパッケージには、負電極バスバが挿入される負電極バスバ挿入用溝が形成されていると共に、正電極バスバの先端側が挿入される正電極バスバ先端挿入用溝が第1の方向に近接して形成され、負電極バスバ先端挿入用溝に挿入された負電極バスバは、第1のパッケージの正電極と絶縁され、正電極バスバ先端挿入用溝に挿入された正電極バスバは、第2のパッケージの負電極と絶縁され、正電極バスバ挿入用溝及び正電極バスバ先端挿入用溝に挿入された正電極バスバと、負電極バスバ挿入用溝及び負電極バスバ先端挿入用溝に挿入された負電極バスバとは、第1の方向に近接されて対面している半導体モジュールを提供する。
この半導体モジュールは、第1のパッケージと第2のパッケージとが積層され、積層方向に所定の長さを有する正電極バスバと負電極バスバとを備えている。正電極バスバは、第1のパッケージから第2のパッケージ側へ張り出すように形成されている。負電極バスバは、第2のパッケージから第1のパッケージ側へ張り出すように形成されている。第1のパッケージには、正電極バスバを挿入する正電極バスバ挿入用溝が形成されていると共に、負電極バスバを挿入する負電極バスバ先端挿入用溝が形成されている。第2のパッケージには、負電極バスバを挿入する負電極バスバ挿入用溝が形成されていると共に、正電極バスバを挿入する正電極バスバ先端挿入用溝が形成されている。半導体モジュールは、積層方向に対向する第1のパッケージ及び第2のパッケージの両方に、正電極バスバ及び負電極バスバが併走するように配置させることができる。正電極バスバ及び負電極バスバが、第1の方向に近接されて対面して配置することができるので、寄生インダクタンスを低減することができる。
モジュール本体は、第1のパッケージの出力電極に接続され積層方向に所定の長さを有する第1の出力バスバと、第2のパッケージの出力電極に接続され積層方向に所定の長さを有する第2の出力バスバと、積層方向において第1のパッケージと第2のパッケージとの間に配置され、第1の出力バスバ及び第2の出力バスバに接続され、第1の方向の外側へ張り出す出力バスバ本体と、を有し、第1のパッケージには、第1の出力バスバが挿入される第1の出力バスバ挿入用溝が形成され、第2のパッケージには、第2の出力バスバが挿入される第2の出力バスバ挿入用溝が形成されていてもよい。
負電極バスバ先端挿入用溝は、第1のパッケージの外面の実装基板に近接する位置まで形成され、正電極バスバ先端挿入用溝は、第2のパッケージの外面の実装基板に近接する位置まで形成され、負電極バスバは、第1のパッケージの外面の実装基板に近接する位置まで配置され、正電極バスバは、第2のパッケージの外面の実装基板に近接する位置まで配置されていてもよい。この構成の半導体モジュールによれば、積層方向において、正電極バスバ及び負電極バスバが対面する面積を広くすることができるので、寄生インダクタンスを好適に低減することができる。この半導体モジュールは、モジュール本体の薄型化を図りつつ、寄生インダクタンスを低減することができる。
正電極バスバ挿入用溝及び正電極バスバ先端挿入用溝は、負電極バスバ挿入用溝及び負電極バスバ先端挿入用溝よりも、第1の方向において、内側に形成されていてもよい。
本発明によれば、インダクタンスの低減を図ることが可能な半導体モジュールを提供することができる。
以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。
図1は、本発明の一実施形態に係る半導体モジュールを示す断面図である。図1に示す半導体モジュール2では、上相パッケージ11(第1のパッケージ)と下相パッケージ12(第2のパッケージ)とが厚み方向Zに積層されたモジュール本体10を備えている。上相パッケージ11には、スイッチング素子(パワー素子)としてIGBT13が用いられている。下相パッケージ12には、スイッチング素子としてIGBT14が用いられている。半導体モジュール2には、積層方向Xの両側の外面11a,12aに、実装基板15,16が設けられている。実装基板15は、上相パッケージ11の一方の面に形成され、実装基板16は、下相パッケージ12の一方の面に形成されている。上相パッケージ11及び下相パッケージ12は、実装基板15,16が形成されていない面(併せ面11b,12b)同士が向かい合うように配置されて積層されている。
上相パッケージ11の実装基板15は、積層方向Zの上側から順に、金属板17、絶縁層18、及び配線パターン19,20を備えている。金属板17は、上相パッケージ11の外面側に露出されている。金属板17には、熱伝導率が高い金属材料を採用することができる。金属板17の材質としては、例えば銅、アルミニウムなどが挙げられる。
金属板17の積層方向Zの下側には、絶縁層18が形成されている。絶縁層18には、例えば、絶縁樹脂シートを採用することができる。絶縁層18として、各種セラミックス、無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミニウムが挙げられる。
絶縁層18の下側の面には、配線パターン19,20が形成されている。配線パターン19,20には、例えば銅箔が用いられている。
IGBT13は、はんだ21によって実装基板15に接合されている。IGBT13の電流入力面(コレクタ電極13C、図7参照)が、実装基板15側に配置されている。IGBT13は、はんだ21を介して配線パターン19に電気的に接続されている。
上相パッケージ11は、IGBT13と電気的に接続されたダイオード22(整流素子)を備えている。ダイオード22は、はんだ23によって実装基板15に接合されている。ダイオード22は、はんだ23を介して配線パターン19に電気的に接続されている。ダイオード22は、IGBT13のコレクタ電極13Cとエミッタ電極13E(図7参照)との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード22のカソード電極は、IGBT13のコレクタ電極13Cに接続されている。ダイオード22のアノード電極は、IGBT13のエミッタ電極13Eに接続されている。
上相パッケージ11には、IGBT13、ダイオード22、及び配線パターン20を電気的に接続するワイヤ24が設けられている。ワイヤ24に代えて、テープ状の導電体や、板状の導電体によって、電気的に接続してもよい。
上相パッケージ11では、実装基板15、IGBT13、ダイオード22、ワイヤ24がモールド樹脂3によって封止されている。
下相パッケージ12の実装基板16は、積層方向Zの下側から順に、金属板25、絶縁層26、及び配線パターン27,28を備えている。金属板25は、上相パッケージ12の外面側に露出されている。金属板25には、熱伝導率が高い金属材料を採用することができる。金属板25の材質としては、例えば銅、アルミニウムなどが挙げられる。
金属板25の積層方向Zの上側には、絶縁層26が形成されている。絶縁層26には、例えば、絶縁樹脂シートを採用することができる。絶縁層26として、各種セラミックス、無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミニウムが挙げられる。
絶縁層26の上側の面には、配線パターン27,28が形成されている。配線パターン27,28には、例えば銅箔が用いられている。
IGBT14は、はんだ29によって実装基板16に接合されている。IGBT14の電流入力面(コレクタ電極14C、図7参照)が、実装基板16側に配置されている。IGBT14は、はんだ29を介して配線パターン27に電気的に接続されている。
下相パッケージ12は、IGBT14と電気的に接続されたダイオード30(整流素子)を備えている。ダイオード30は、はんだ31によって実装基板16に接合されている。ダイオード30は、はんだ31を介して配線パターン27に電気的に接続されている。ダイオード30は、IGBT14のコレクタ電極14Cとエミッタ電極14E(図7参照)との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード30のカソード電極は、IGBT14のコレクタ電極14Cに接続されている。ダイオード30のアノード電極は、IGBT14のエミッタ電極14Eに接続されている。
下相パッケージ12には、IGBT14、ダイオード30、及び配線パターン28を電気的に接続するワイヤ32が設けられている。ワイヤ32に代えて、テープ状の導電体や、板状の導電体によって、電気的に接続してもよい。
下相パッケージ12では、実装基板16、IGBT14、ダイオード30、ワイヤ32がモールド樹脂4によって封止されている。
半導体モジュール2は、積層方向Zにおいて、上相パッケージ11と下相パッケージ12との間に出力バスバ40(出力バスバ本体)を備えている。出力バスバ40は、積層方向Zと交差するX方向の外側に張り出すように延在している。
出力バスバ40は、上相パッケージ11の出力電極(エミッタ電極13E)及び下相パッケージ12の出力電極(コレクタ電極14C)と電気的に接続されている。上相パッケージ11は、配線パターン20と出力バスバ40とを電気的に接続する第1出力バスバ41を備えている。下相パッケージ12は、配線パターン27と出力バスバ40とを電気的に接続する第2出力バスバ42を備えている。
第1出力バスバ41及び第2出力バスバ42は、例えばX方向において同じ位置に配置されている。第1出力バスバ41及び第2出力バスバ42は、出力バスバ40を挟んでX方向の両側に配置されている。第1出力バスバ41は、Z方向において所定の長さを有し、上相パッケージ11の併せ面11b(下相パッケージ12側の面)に露出されている。第2出力バスバ42は、Z方向において所定の長さを有し、下相パッケージ12の併せ面12b(上相パッケージ11側の面)に露出されている。
半導体モジュール2は、上相パッケージ11の正電極Pに接続され、積層方向Zに所定の長さを有し下相パッケージ12側へ張り出す正電極バスバ51(Pバスバ)と、下相パッケージ12の負電極Nに接続され、積層方向Zに所定の長さを有し上相パッケージ11側へ張り出す負電極バスバ52(Nバスバ)とを備えている。
例えば、正電極バスバ51及び負電極バスバ52は、XZ平面において、実装基板15,16と交差するように配置されている。正電極バスバ51及び負電極バスバ52は、X方向において近接して配置されている。正電極バスバ51及び負電極バスバ52は、Z方向において重なりを有している。図2に示すように、正電極バスバ51及び負電極バスバ52は、Y方向に延在し、複数の半導体モジュール2を貫通している。正電極バスバ51及び負電極バスバ52は、X方向に近接して平行に配置されている。
次に、上相パッケージ11及び下相パッケージ12に形成されたバスバ挿入用溝について説明する。図3は、下相パッケージ12のバスバ挿入用溝(71〜73)を示す断面図である。図4は、上相パッケージ11のバスバ挿入用溝(61〜63)を示す底面図である。
上相パッケージ11には、第1出力バスバ41が挿入される出力バスバ挿入用溝61(第1の出力バスバ挿入用溝)、正電極バスバ51が挿入される正電極バスバ挿入用溝62、及び負電極バスバ52の先端部52aが挿入される負電極バスバ先端挿入用溝63が形成されている。
出力バスバ挿入用溝61は、X方向において、例えば、上相パッケージ11の出力電極(配線パターン20)に対応する位置に形成されている。出力バスバ挿入用溝61は、Z方向に所定の長さを有し、併せ面11b側から出力電極(20)に到達する位置まで形成されている。出力用挿入溝61は、併せ面11b側に出力電極(20)を露出させている。
正電極バスバ挿入用溝62は、X方向において、例えば、上相パッケージ11の正電極(配線パターン19)に対応する位置に形成されている。正電極バスバ挿入用溝62は、Z方向に所定の長さを有し、併せ面11b側から正電極(19)に到達する位置まで形成されている。正電極バスバ挿入用溝62は、併せ面11b側に正電極(19)を露出させている。
負電極バスバ先端挿入用溝63は、X方向において、正電極バスバ挿入用溝62より外側に形成されている。負電極バスバ先端挿入用溝63は、Z方向に所定の長さを有し、併せ面11b側から実装基板15の近傍まで形成されている。負電極バスバ先端挿入用溝63は、正電極バスバ挿入用溝62と同程度の深さ(併せ面11b側からの長さ)を有するものでもよい。
上相パッケージ11では、X方向において、IGBT13及びダイオード22を挟んで、一方側に出力バスバ挿入用溝61が形成され、他方側に正電極バスバ挿入用溝62及び負電極バスバ先端挿入用溝63が形成されている。
図4に示すように、出力バスバ挿入用溝61は、Y方向において所定の長さを有している。出力バスバ挿入用溝61は、Y方向において中央に形成され、Y方向の両側はモールド樹脂3に覆われている。正電極バスバ挿入用溝62及び負電極バスバ先端挿入用溝63は、Y方向の全長に形成され貫通している。
下相パッケージ12には、第2出力バスバ42が挿入される出力バスバ挿入用溝71(第2の出力バスバ挿入用溝)、正電極バスバ51の先端部51aが挿入される正電極バスバ先端挿入用溝72、及び負電極バスバ52が挿入される負電極バスバ挿入用溝73が形成されている。
下相パッケージ12には、第1出力バスバ41が挿入される出力バスバ挿入用溝61(第1の出力バスバ挿入用溝)、正電極バスバ51が挿入される正電極バスバ挿入用溝62、及び負電極バスバ52の先端部52aが挿入される負電極バスバ先端挿入用溝63が形成されている。
図3に示すように、出力バスバ挿入用溝71は、X方向において、例えば、下相パッケージ12の出力電極(配線パターン27)に対応する位置に形成されている。出力バスバ挿入用溝71は、Z方向に所定の長さを有し、併せ面12b側から出力電極(20)に到達する位置まで形成されている。出力用挿入溝71は、併せ面12b側に出力電極(27)を露出させている。出力バスバ挿入用溝71は、出力バスバ挿入用溝61に対向する位置に形成されている。
正電極バスバ先端挿入用溝72は、正電極バスバ挿入用溝62に対向する位置に形成されている。正電極バスバ先端挿入用溝72は、Z方向に所定の長さを有し、併せ面12b側から実装基板16の近傍まで形成されている。
負電極バスバ挿入用溝73は、X方向において、例えば、下相パッケージ12の負電極(配線パターン28)に対応する位置に形成されている。負電極バスバ挿入用溝73は、Z方向に所定の長さを有し、併せ面12b側から負電極(28)に到達する位置まで形成されている。負電極バスバ挿入用溝73は、併せ面12b側に負電極(28)を露出させている。負電極バスバ挿入用溝73は、負電極バスバ先端挿入用溝63に対向する位置に形成されている。
下相パッケージ12では、X方向において、IGBT14及びダイオード30を挟んで、一方側に出力バスバ挿入用溝71が形成され、他方側に正電極バスバ先端挿入用溝72及び負電極バスバ挿入用溝73が形成されている。
図4に示すように、出力バスバ挿入用溝71は、Y方向において所定の長さを有している。出力バスバ挿入用溝71は、Y方向において中央に形成され、Y方向の両側はモールド樹脂4に覆われている。正電極バスバ先端挿入用溝72及び負電極バスバ挿入用溝73は、Y方向の全長に形成され貫通している。
次に、図5を参照して、半導体モジュール2の組み付けについて説明する。図5に示すように、出力バスバ40、第1出力バスバ41、第2出力バスバ42、正電極バスバ51、負電極バスバ52が所定の位置に配置された状態で、これらのバスバ40〜42,51,52のZ方向の両側に、上相パッケージ11及び下相パッケージ12をそれぞれ配置する。第1出力バスバ41及び第2出力バスバ42は、出力バスバ40に接合されていることが好ましい。
次に、上相パッケージ11及び下相パッケージ12のバスバ挿入用溝61〜63,71〜73にバスバ41,42,51,52を挿入させる。具体的には、第1出力バスバ41を出力バスバ挿入用溝61に挿入する。第2出力バスバ42を出力バスバ挿入用溝71に挿入する。正電極バスバ51を正電極バスバ挿入用溝62及び正電極バスバ先端挿入用溝72に挿入し、正電極バスバ51と正電極とを接合する。負電極バスバ52を負電極バスバ挿入用溝73及び負電極バスバ先端挿入用溝63に挿入し、負電極バスバ52と負電極とを接合する。そして、図1に示す半導体モジュール2を得ることができる。本実施形態の半導体装置1は、図2に示すように3つの半導体モジュール2を備えた3相インバータであり、U相、V相、W相の出力を有する。
次に、図7を参照して、半導体装置1の等価回路について説明する。半導体装置1では、回路上の正極Pと負極Nとの間に、上相のIGBT13と、下相のIGBT14とが直列接続されている。上相のIGBT13のエミッタ13Eと下相のIGBT14のコレクタ14Cとの接続点91には、三相交流モータMGの任意の相(U相orV相orW相)の出力側が接続される。IGBT13,14のゲート13G,14Gには、ゲート端子が接続される。
上相のIGBT13のコレクタ13Cとエミッタ13Eとの間には、ダイオード22が並列接続されている。下相のIGBT14のコレクタ14Cとエミッタ14Eとの間には、ダイオード30が並列接続されている。
このような本実施形態の半導体モジュール2では、積層方向Zに対向する上相パッケージ11及び上相パッケージ12の両方に、正電極バスバ51及び負電極バスバ52が併走するように配置させることができ、正電極バスバ51及び負電極バスバ52を、X方向に近接し対面して配置することができる。これにより、半導体モジュール2は、寄生インダクタンスを低減することがすることができる。
半導体モジュール2では、負電極バスバ先端挿入用溝63が実装基板15に近接する位置まで形成され、正電極バスバ先端挿入用溝73が実装基板16に近接する位置まで形成されているので、積層方向Zにおいて、正電極バスバ51及び負電極バスバ52が対面する面積を広くすることができるので、寄生インダクタンスを好適に低減することができる。この半導体モジュール2は、モジュール本体10の薄型化を図りつつ、寄生インダクタンスを低減することができる。複数の半導体モジュール2において、共通の正電極バスバ51及び負電極バスバ52を備える構成であるので、簡素な構成の半導体装置1を実現することができる。
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、3相インバータの出力容量が大きい場合には、図6に示すように、各相(U相、V相、W相)のIGBT及びダイオードを2つ並列に配置する構成でもよい。
また、上記実施形態では、X方向の内側に正電極バスバ51が配置され、外側に負電極バスバ52が配置されているが、X方向の内側に負電極バスバ52が配置され、外側に正電極バスバ51が配置されている半導体モジュールでもよい。
1…半導体装置、2…半導体モジュール、10…モジュール本体、11…上相パッケージ(第1のパッケージ)、12…下相パッケージ(第2のパッケージ)、13,14…IGBT、22,30…ダイオード、40…出力バスバ(出力バスバ本体)、41…第1出力バスバ、42…第2出力バスバ、51…正電極バスバ、52…負電極バスバ、52…負電極バスバの先端部、61…出力バスバ挿入用溝(第1の出力バスバ挿入用溝)、62…正電極バスバ挿入用溝、63…負電極バスバ先端挿入用溝、71…出力バスバ挿入用溝(第2の出力バスバ挿入用溝)、72…正電極バスバ先端挿入用溝、73…負電極バスバ挿入用溝。
Claims (4)
- 第1のスイッチング素子がモールド封止された第1のパッケージと、第2のスイッチング素子がモールド封止された第2のパッケージとが厚み方向に積層されたモジュール本体を備え、
前記モジュール本体は、
前記第1のパッケージの正電極に接続され、積層方向に所定の長さを有し前記第2のパッケージ側へ張り出す正電極バスバと、
前記第2のパッケージの負電極に接続され、積層方向に所定の長さを有し前記第1のパッケージ側へ張り出す負電極バスバと、を有し、
前記第1のパッケージには、前記正電極バスバが挿入される正電極バスバ挿入用溝が形成されていると共に、前記負電極バスバの先端側が挿入される負電極バスバ先端挿入用溝が前記積層方向と交差する第1の方向に近接して形成され、
前記第2のパッケージには、前記負電極バスバが挿入される負電極バスバ挿入用溝が形成されていると共に、前記正電極バスバの先端側が挿入される正電極バスバ先端挿入用溝が前記第1の方向に近接して形成され、
前記負電極バスバ先端挿入用溝に挿入された前記負電極バスバは、前記第1のパッケージの前記正電極と絶縁され、
前記正電極バスバ先端挿入用溝に挿入された前記正電極バスバは、前記第2のパッケージの前記負電極と絶縁され、
前記正電極バスバ挿入用溝及び前記正電極バスバ先端挿入用溝に挿入された前記正電極バスバと、前記負電極バスバ挿入用溝及び前記負電極バスバ先端挿入用溝に挿入された前記負電極バスバとは、前記第1の方向に近接されて対面している半導体モジュール。 - 前記モジュール本体は、
前記第1のパッケージの出力電極に接続され前記積層方向に所定の長さを有する第1の出力バスバと、
前記第2のパッケージの出力電極に接続され前記積層方向に所定の長さを有する第2の出力バスバと、
前記積層方向において前記第1のパッケージと前記第2のパッケージとの間に配置され、前記第1の出力バスバ及び前記第2の出力バスバに接続され、前記第1の方向の外側へ張り出す出力バスバ本体と、を有し、
前記第1のパッケージには、前記第1の出力バスバが挿入される第1の出力バスバ挿入用溝が形成され、
前記第2のパッケージには、前記第2の出力バスバが挿入される第2の出力バスバ挿入用溝が形成されている請求項1に記載の半導体モジュール。 - 前記負電極バスバ先端挿入用溝は、前記第1のパッケージの外面の実装基板に近接する位置まで形成され、
前記正電極バスバ先端挿入用溝は、前記第2のパッケージの外面の実装基板に近接する位置まで形成され、
前記負電極バスバは、前記第1のパッケージの外面の実装基板に近接する位置まで配置され、
前記正電極バスバは、前記第2のパッケージの外面の実装基板に近接する位置まで配置されている請求項1または2に記載の半導体モジュール。 - 前記正電極バスバ挿入用溝及び前記正電極バスバ先端挿入用溝は、前記負電極バスバ挿入用溝及び前記負電極バスバ先端挿入用溝よりも、前記第1の方向において、内側に形成されている請求項1〜3の何れか一項に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012283151A JP2014127582A (ja) | 2012-12-26 | 2012-12-26 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012283151A JP2014127582A (ja) | 2012-12-26 | 2012-12-26 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014127582A true JP2014127582A (ja) | 2014-07-07 |
Family
ID=51406851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012283151A Ceased JP2014127582A (ja) | 2012-12-26 | 2012-12-26 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014127582A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055614A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置、インバータ回路、及び、駆動装置 |
CN109817590A (zh) * | 2017-11-22 | 2019-05-28 | 三菱电机株式会社 | 半导体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231071A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体モジュール |
EP1434268A2 (en) * | 2002-12-26 | 2004-06-30 | Yamaha Hatsudoki Kabushiki Kaisha | Electronic substrate, power module and motor driver |
JP2004221552A (ja) * | 2002-12-26 | 2004-08-05 | Yamaha Motor Co Ltd | 電子基板、パワーモジュール、およびモータ駆動装置 |
JP2005236108A (ja) * | 2004-02-20 | 2005-09-02 | Toyota Motor Corp | 半導体装置 |
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
JP2010129801A (ja) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2014045010A (ja) * | 2012-08-24 | 2014-03-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2014086683A (ja) * | 2012-10-26 | 2014-05-12 | Toyota Motor Corp | 半導体モジュール |
-
2012
- 2012-12-26 JP JP2012283151A patent/JP2014127582A/ja not_active Ceased
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231071A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体モジュール |
EP1434268A2 (en) * | 2002-12-26 | 2004-06-30 | Yamaha Hatsudoki Kabushiki Kaisha | Electronic substrate, power module and motor driver |
JP2004221552A (ja) * | 2002-12-26 | 2004-08-05 | Yamaha Motor Co Ltd | 電子基板、パワーモジュール、およびモータ駆動装置 |
JP2005236108A (ja) * | 2004-02-20 | 2005-09-02 | Toyota Motor Corp | 半導体装置 |
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
JP2010129801A (ja) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2014045010A (ja) * | 2012-08-24 | 2014-03-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2014086683A (ja) * | 2012-10-26 | 2014-05-12 | Toyota Motor Corp | 半導体モジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055614A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置、インバータ回路、及び、駆動装置 |
CN106531725A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置、逆变电路以及驱动装置 |
CN109817590A (zh) * | 2017-11-22 | 2019-05-28 | 三菱电机株式会社 | 半导体装置 |
CN109817590B (zh) * | 2017-11-22 | 2023-06-09 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101522089B1 (ko) | 반도체 장치 | |
KR101926854B1 (ko) | 반도체 장치 | |
EP3107120B1 (en) | Power semiconductor module | |
US11538794B2 (en) | Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member | |
EP2546874B1 (en) | Stacked Half-Bridge Power Module | |
US10079552B2 (en) | Power conversion device | |
US10186980B2 (en) | Power conversion device with staggered power semiconductor modules | |
US9116532B2 (en) | Power semiconductor device module | |
US9196604B2 (en) | Power semiconductor module having pattern laminated region | |
US10130015B2 (en) | Electronic circuit unit | |
WO2019021731A1 (ja) | 半導体モジュール | |
US10199953B2 (en) | Power conversion device | |
JP2007236044A (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
JP2015095560A (ja) | パワーモジュール | |
JP2015099846A (ja) | 半導体装置および半導体装置の製造方法 | |
US20150326221A1 (en) | Switching element unit | |
JP2014093421A (ja) | パワーモジュール | |
JP6490027B2 (ja) | 半導体装置 | |
JP2014127582A (ja) | 半導体モジュール | |
JP2013045847A (ja) | 半導体モジュール | |
WO2013105456A1 (ja) | 回路基板および電子デバイス | |
JP6493171B2 (ja) | 電力変換装置 | |
JP7428679B2 (ja) | パワー半導体装置および電力変換装置 | |
WO2021015050A1 (ja) | 電気回路装置 | |
JP2016214012A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160223 |