CN109817590A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109817590A
CN109817590A CN201811368035.5A CN201811368035A CN109817590A CN 109817590 A CN109817590 A CN 109817590A CN 201811368035 A CN201811368035 A CN 201811368035A CN 109817590 A CN109817590 A CN 109817590A
Authority
CN
China
Prior art keywords
external connection
connection terminals
semiconductor module
semiconductor
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811368035.5A
Other languages
English (en)
Other versions
CN109817590B (zh
Inventor
市村彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109817590A publication Critical patent/CN109817590A/zh
Application granted granted Critical
Publication of CN109817590B publication Critical patent/CN109817590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

目的在于提供半导体装置，其占有面积小型化且散热性提高、成本低。半导体装置具备：印刷配线基板；第1半导体模块，其包含第1封装件主体和设置于第1封装件主体的一个面的第1散热面，该第1半导体模块配置为，与第1散热面相面对的另外的一个面，与印刷配线基板的一个面相面对；第1散热装置，其设置于第1散热面；第2半导体模块，其包含第2封装件主体和设置于第2封装件主体的一个面的第2散热面，该第2半导体模块配置为，与第2散热面相面对的另外的一个面，与印刷配线基板的另一个面相面对；以及第2散热装置，其设置于第2散热面。第1半导体模块和第2半导体模块在俯视观察时重叠地配置。第2半导体模块与第1半导体模块并联连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
对于电力半导体模块，谋求尽可能低损耗地对大的电力进行通断控制，如果仅是实现每个电力半导体模块的低损耗化，则不能满足市场上的日益增高的要求。因此，使用多个电力半导体模块并联连接而成的电力半导体装置，使各半导体模块所产生的损耗分散。但是，在这样的电力半导体装置中，需要从各电力半导体模块使因损耗而产生的热进行散热，因此，必须增大散热面的面积。即，包含多个电力半导体模块的电力半导体装置导致成本增加以及尺寸的大型化。
在专利文献1中提出了电力用半导体装置，该电力用半导体装置构成为，第1功率芯片和第2功率芯片具有间隔地相对配置，且彼此通过导线进行配线。
专利文献1：日本特开2012－186288号公报
专利文献1所记载的电力用半导体装置，虽然能够实现小型化，但需要特殊的支撑体(壳体或者封装件)，成本增加。
发明内容
本发明就是为了解决以上这样的课题而提出的，其目的在于提供半导体装置，该半导体装置的占有面积小型化且散热性提高、成本低。
本发明涉及的半导体装置具备：印刷配线基板；第1半导体模块，其包含第1封装件主体以及第1散热面，该第1封装件主体内含第1半导体元件，该第1散热面设置于第1封装件主体的一个面，对第1半导体元件所产生的热进行散热，该第1半导体模块配置为，第1封装件主体的与第1散热面相面对的另外的一个面，与印刷配线基板的一个面相面对；第1散热装置，其设置于第1半导体模块的第1散热面；第2半导体模块，其包含第2封装件主体以及第2散热面，该第2封装件主体内含第2半导体元件，该第2散热面设置于第2封装件主体的一个面，对第2半导体元件所产生的热进行散热，该第2半导体模块配置为，第2封装件主体的与第2散热面相面对的另外的一个面，与印刷配线基板的另一个面相面对；以及第2散热装置，其设置于第2半导体模块的第2散热面。第1半导体模块和第2半导体模块在俯视观察时重叠地配置。第2半导体模块与第1半导体模块并联连接。
发明的效果
根据本发明，能够提供半导体装置，该半导体装置的占有面积小型化且散热性提高、成本低。
本发明的目的、特征、技术方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1中的半导体装置的结构的剖面图。
图2是表示实施方式1中的第1半导体模块的结构的剖面图。
图3是表示实施方式1中的第1半导体模块的结构的俯视图。
图4是表示实施方式1中的第2半导体模块的结构的剖面图。
图5是表示实施方式1中的第2半导体模块的结构的俯视图。
图6是表示前提技术中的半导体装置的结构的剖面图。
图7是表示前提技术中的半导体装置的结构的俯视图。
图8是表示前提技术中的半导体装置的另外的结构的俯视图。
图9是表示前提技术中的半导体装置的其它结构的剖面图。
图10是表示图9所示前提技术中的半导体装置的结构的俯视图。
图11是表示实施方式2中的半导体装置的结构的剖面图。
图12是表示实施方式2中的半导体装置的结构的俯视图。
图13是表示实施方式3中的半导体装置的结构的剖面图。
图14是表示实施方式3中的第1半导体模块的结构的俯视图。
图15是表示实施方式3中的第2半导体模块的结构的俯视图。
图16是表示实施方式4中的半导体装置的结构的剖面图。
图17是表示实施方式5中的半导体装置的结构的剖面图。
图18是表示实施方式6中的半导体装置的结构的剖面图。
图19是放大表示实施方式7中的半导体装置的端子部附近的结构的侧视图。
图20是放大表示实施方式8中的半导体装置的端子部附近的结构的剖面图。
图21是放大表示实施方式9中的半导体装置的端子部附近的结构的剖面图。
图22是放大表示实施方式9中的半导体装置的端子部附近的另外的结构的剖面图。
图23是放大表示实施方式10中的半导体装置的端子部附近的结构的剖面图。
图24是放大表示实施方式11中的半导体装置的端子部附近的结构的剖面图。
标号的说明
10印刷配线基板，11a一个面，11b另一个面，12端子，14通孔，20第1半导体模块，21第1半导体元件，22第1封装件主体，22a一个面，22b一个面，23第1散热面，24第1外部连接端子，24a第1尾端部，24b第1前端部，30第2半导体模块，31第2半导体元件，32第2封装件主体，32a一个面，32b一个面，33第2散热面，34第2外部连接端子，34a第2尾端部，34b第2前端部，40第1散热装置，50第2散热装置，100半导体装置。
具体实施方式
<实施方式1>
对实施方式1中的半导体装置进行说明。
(装置结构)
图1是表示实施方式1中的半导体装置100的结构的剖面图。半导体装置100由印刷配线基板10、第1半导体模块20、第1散热装置40、第2半导体模块30以及第2散热装置50构成。详情在后面记述，在实施方式1中，半导体装置100是作为第1半导体模块20以及第2半导体模块30而包含电力半导体模块的电力半导体装置。
在印刷配线基板10设置有用于将第1半导体模块20以及第2半导体模块30进行并联连接的多个端子部12或者多个配线(未图示)。
第1半导体模块20包含第1封装件主体22、第1散热面23以及多个第1外部连接端子24。
图2是表示实施方式1中的第1半导体模块20的结构的剖面图。第1封装件主体22内含至少1个第1半导体元件21。在实施方式1中，第1封装件主体22内含多个第1半导体元件21。多个第1半导体元件21包含开关元件21a或者二极管等。开关元件21a是电力半导体用开关元件，例如是包含SiC等WBG(Wide Band Gap)半导体的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或者是包含SiC等WBG半导体的IGBT(Insulated Gate Bipolar Transistor)。即，在实施方式1中，第1半导体模块20是电力半导体模块。
第1散热面23设置于第1封装件主体22的一个面22a，对至少1个第1半导体元件21所产生的热进行散热。第1散热面23由例如Cu等金属构成。
各第1外部连接端子24设置为从第1封装件主体22凸出。在这里，各第1外部连接端子24具有长条的棒状或者板状的形状。各第1外部连接端子24在第1封装件主体22侧包含第1尾端部24a，在从第1尾端部24a凸出的方向、即前端方向包含第1前端部24b。各第1外部连接端子24在第1封装件主体22的内部与至少1个第1半导体元件21连接，将外部与至少1个第1半导体元件21进行配线。图3是表示实施方式1中的第1半导体模块20的结构的俯视图，示出从印刷配线基板10的一个面11a观察的状态。在实施方式1中，第1封装件主体22是双列直插式封装件。各第1外部连接端子24在构成双列直插式封装件的外形的4条边中的相对的2条边处包含第1尾端部24a。此外，上述第1封装件主体22以及各第1外部连接端子24的方式是一个例子，不限于上述内容。
第1散热装置40如图1所示设置于第1半导体模块20的第1散热面23。第1散热装置40将第1半导体模块20所产生的热在第1散热面23和外部之间进行热交换。在实施方式1中，第1散热装置40是散热器，但只要是具有热交换功能的装置即可，不限于此。
第2半导体模块30包含第2封装件主体32、第2散热面33以及多个第2外部连接端子34。
图4是表示实施方式1中的第2半导体模块30的结构的剖面图。第2封装件主体32内含至少1个第2半导体元件31。在实施方式1中，第2封装件主体32内含多个第2半导体元件31。多个第2半导体元件31包含开关元件31a或者二极管等。开关元件31a是电力半导体用开关元件，例如是包含SiC等WBG半导体的MOSFET或者是包含SiC等WBG半导体的IGBT。即，在实施方式1中，第2半导体模块30是电力半导体模块。
第2散热面33设置于第2封装件主体32的一个面32a，对至少1个第2半导体元件31所产生的热进行散热。第2散热面33由例如Cu等金属构成。
各第2外部连接端子34设置为从第2封装件主体32凸出。在这里，各第2外部连接端子34具有长条的棒状或者板状的形状。各第2外部连接端子34在第2封装件主体32侧包含第2尾端部34a，在从第2尾端部34a凸出的方向、即前端方向包含第2前端部34b。各第2外部连接端子34在第2封装件主体32的内部与至少1个第2半导体元件31连接，将外部与至少1个第2半导体元件31进行配线。图5是表示实施方式1中的第2半导体模块30的结构的俯视图，示出从印刷配线基板10的另一个面11b观察的状态。在实施方式1中，第2封装件主体32与第1封装件主体22相同，也是双列直插式封装件。各第2外部连接端子34在构成双列直插式封装件的外形的4条边中的相对的2条边处包含第2尾端部34a。此外，上述第2封装件主体32以及各第2外部连接端子34的方式是一个例子，不限于上述内容。
如图3以及图5所示，各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a以镜像的位置关系排列。第1前端部24b和第2前端部34b也以镜像的位置关系排列。第1封装件主体22的形状以及第2封装件主体32的形状也具有镜像关系。另外，如图2以及图4所示，例如第1封装件主体22所内含的至少1个第1半导体元件21和第2封装件主体32所内含的至少1个第2半导体元件31，也可以彼此以镜像的位置关系进行配置。如上所述，第1半导体模块20的各结构和第2半导体模块30的各结构具有镜像的关系。并且，第1半导体模块20和第2半导体模块30是彼此具有相同功能的半导体模块。
第2散热装置50如图1所示设置于第2半导体模块30的第2散热面33。第2散热装置50将第2半导体模块30所产生的热在第2散热面33和外部之间进行热交换。在实施方式1中，第2散热装置50是散热器，但只要是具有热交换功能的装置即可，不限于此。
第1半导体模块20配置为，第1封装件主体22的与第1散热面23相面对的另外的一个面22b，与印刷配线基板10的一个面11a相面对。第2半导体模块30配置为，第2封装件主体32的与第2散热面33相面对的另外的一个面32b，与印刷配线基板10的另一个面11b相面对。另外，在俯视观察印刷配线基板10时，第1半导体模块20和第2半导体模块30重叠地配置。在这里，如图1所示，第1半导体模块20和第2半导体模块30相对于印刷配线基板10而镜像地配置。
第1半导体模块20的各第1外部连接端子24与在印刷配线基板10的一个面11a设置的各端子部12连接。在这里，印刷配线基板10的各端子部12具有通孔(未图示)，各第1外部连接端子24穿过该通孔，经由例如焊料(未图示)与各端子部12连接。同样，第2半导体模块30的各第2外部连接端子34与在印刷配线基板10的另一个面11b设置的各端子部12连接。在这里，各第2外部连接端子34穿过在第1外部连接端子24所穿过的通孔的旁边配置的另外的通孔，经由例如焊料与各端子部12连接。各第1外部连接端子24经由印刷配线基板10的各端子部12与各第2外部连接端子34电连接。通过使各第2外部连接端子34经由印刷配线基板10的各端子部12与各第1外部连接端子24连接，从而第2半导体模块30与第1半导体模块20并联连接。
(前提技术)
在对实施方式1中的半导体装置100的作用效果进行说明之前，对前提技术进行说明。图6是表示前提技术中的半导体装置900的结构的剖面图。
在前提技术中，2个半导体模块920(以下，将一个称为半导体模块920a，将另一个称为半导体模块920b。)并排配置于印刷配线基板10的一个面11a。一个半导体模块920a以及另一个半导体模块920b各自的内部结构和各外部连接端子924并非具有镜像的结构，而是具有相同结构。另外，一个半导体模块920a和另一个半导体模块920b也没有相对于印刷配线基板10而以镜像的位置关系进行配置。散热装置940安装于印刷配线基板10的单面。即，散热装置940安装于在一个面11a侧配置的各半导体模块920的散热面923。具有以上这样的结构的半导体装置900的占有面积至少比2个半导体模块920的尺寸大。
图7是表示前提技术中的半导体装置900的结构的俯视图。相对于一个半导体模块920a，另一个半导体模块920b在印刷配线基板10的面内旋转180度而配置。在一个半导体模块920a和另一个半导体模块920b并联连接的情况下，在印刷配线基板10之上需要设置为了将各外部连接端子924连接而交叉的配线13。在图7中，为了简化而仅图示了一部分的配线，但为了将其它的外部连接端子之间连接也需要大量的交叉配线，用于将2个半导体模块920进行并联连接的配线13的图案复杂化。
图8是表示前提技术中的半导体装置901的结构的俯视图。另一个半导体模块920b和一个半导体模块920a沿相同朝向并排配置。各外部连接端子924由包含跳线的配线13连接。由于使用跳线，从而与图7的配线相比较，印刷配线基板10之上的配线13的图案变得不复杂，但作为半导体装置901整体来说，配线复杂化。
图9是表示前提技术中的半导体装置902的结构的剖面图。图10是表示图9所示的前提技术中的半导体装置902的结构的俯视图。一个半导体模块920a配置于印刷配线基板10的一个面11a，另一个半导体模块920b配置于印刷配线基板10的另一个面11b。另一个半导体模块920b以与一个半导体模块920a不重叠的方式配置。在一个半导体模块920a和另一个半导体模块920b并联连接的情况下，将接近的各外部连接端子924之间连接的一部分的配线13，与图7或者图8所示的配线13相比更短且单纯化。但是，半导体装置902的占有面积变得至少比2个半导体模块920的尺寸大。另外，被短缩的配线13也仅限于多个外部连接端子924中的一部分的外部连接端子。由此，尺寸缩减的效果小。
另外，虽然省略图示，但如果是具有各外部连接端子沿封装件主体的一条边排列成一列的结构的半导体模块，则能够通过以各外部连接端子在印刷配线基板的面内相对的方式配置半导体模块，从而使各配线缩短。但是，就各外部连接端子沿封装件主体的一条边排列的半导体模块而言，会导致半导体模块本身的尺寸增大，难以实现半导体装置的尺寸小型化。
(效果)
就实施方式1中的半导体装置100而言，尽管在印刷配线基板10的一个面11a搭载第1半导体模块20，在另一个面11b搭载第2半导体模块30，但它们的占有面积不会变得比将2个半导体模块合计后的面积大。另外，由于在各半导体模块的散热面安装散热装置，所以散热性提高。实施方式1中的半导体装置100由于不需要特殊的壳体等，所以成本低。
另外，第1半导体模块20和第2半导体模块30并非必须要交叉配线，而是以最短距离合理地进行配线。也能够实现印刷配线基板10处的占有面积的最小化。
另外，在实施方式1中，示出了第1半导体模块20的第1封装件主体22以及第2半导体模块30的第2封装件主体32是双列直插式封装件的例子。封装件以及外部连接端子的方式不限于上述内容，例如，外部连接端子也可以排列为交错格子状，还可以排列为大于或等于三列的多列。或者，也可以在构成封装件的外形的大于或等于3条边的各边设置外部连接端子。它们具有与上述相同的效果。
综上所述，实施方式1中的半导体装置100包含：印刷配线基板10；第1半导体模块20，其包含第1封装件主体22以及第1散热面23，该第1封装件主体22内含至少1个第1半导体元件21，该第1散热面23设置于第1封装件主体22的一个面22a，对至少1个第1半导体元件21所产生的热进行散热，该第1半导体模块20配置为，第1封装件主体22的与第1散热面23相面对的另外的一个面22b，与印刷配线基板10的一个面11a相面对；第1散热装置40，其设置于第1半导体模块20的第1散热面23；第2半导体模块30，其包含第2封装件主体32以及第2散热面33，该第2封装件主体32内含至少1个第2半导体元件31，该第2散热面33设置于第2封装件主体32的一个面32a，对至少1个第2半导体元件31所产生的热进行散热，该第2半导体模块30配置为，第2封装件主体32的与第2散热面33相面对的另外的一个面32b，与印刷配线基板10的另一个面11b相面对；以及第2散热装置50，其设置于第2半导体模块30的第2散热面33。第1半导体模块20和第2半导体模块30在俯视观察时重叠地配置。第2半导体模块30与第1半导体模块20并联连接。
根据以上结构，半导体装置100的占有面积实现小型化，并且，能够使散热性提高，实现成本低化。尽管在印刷配线基板10的一个面11a搭载第1半导体模块20，在另一个面11b搭载第2半导体模块30，但它们的占有面积不会变得比将2个半导体模块合计后的面积大。另外，第1半导体模块20和第2半导体模块30通过简洁的配线而并联连接。即，并非必须要交叉配线，两者以最短距离合理地进行配线。其结果，还能够实现印刷配线基板10处的占有面积的最小化。另外，由于在各半导体模块的散热面安装散热装置，所以半导体装置100能够从两面进行散热，散热性提高。实施方式1中的半导体装置100由于不需要特殊的壳体等，所以成本低。
另外，实施方式1中的半导体装置100的印刷配线基板10包含多个端子部12。第1半导体模块20包含多个第1外部连接端子24，多个第1外部连接端子24各自设置为从第1封装件主体22凸出，且与至少1个第1半导体元件21连接。各第1外部连接端子24在第1封装件主体22侧包含第1尾端部24a，在从第1尾端部24a凸出的方向包含第1前端部24b。第2半导体模块30包含多个第2外部连接端子34，多个第2外部连接端子34各自设置为从第2封装件主体32凸出，且与至少1个第2半导体元件31连接。各第2外部连接端子34在第2封装件主体32侧包含第2尾端部34a，在从第2尾端部34a凸出的方向包含第2前端部34b。各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a以镜像的位置关系排列。通过使各第2外部连接端子34经由印刷配线基板10的各端子部12与各第1外部连接端子24连接，从而第2半导体模块30与第1半导体模块20并联连接。
根据这样的结构，在第1半导体模块20和第2半导体模块30并联连接时，能够将两者以最短距离合理地进行连接，能够实现印刷配线基板10处的占有面积的最小化。
<实施方式2>
对实施方式2中的半导体装置进行说明。此外，对于与实施方式1相同的结构以及动作，省略说明。
图11是表示实施方式2中的半导体装置101的结构的剖面图。图12是表示实施方式2中的半导体装置101的结构的俯视图，示出从配置第1半导体模块20的印刷配线基板10的一个面11a侧观察的结构。即，在图12中，从纸面近端起依次配置有第1半导体模块20、印刷配线基板10和第2半导体模块(仅图示各第2外部连接端子34)。
印刷配线基板10的各端子部12具有通孔(未图示)。第1半导体模块20的各第1外部连接端子24以及第2半导体模块30的各第2外部连接端子34各自穿过不同的通孔，通过焊料(未图示)固定于各端子部12。第2半导体模块30的各第2外部连接端子34的第2前端部34b相对于第1半导体模块20的各第1外部连接端子24的第1前端部24b以嵌套的方式配置。在这里，各第2外部连接端子34的第2前端部34b与各第1外部连接端子24的第1前端部24b相比，配置于半导体装置101的内侧。即，如图12所示，从在构成第2封装件主体32的外形的一条边设置的各第2外部连接端子34的第2前端部34b至在与这一条边相对的另一条边设置的各第2外部连接端子34的第2前端部34b为止的距离，比从在构成第1封装件主体22的外形的一条边设置的各第1外部连接端子24的第1前端部24b至在与这一条边相对的另一条边设置的各第1外部连接端子24的第1前端部24b为止的距离宽。但是，各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a镜像地排列。
包含这样的结构的半导体装置101在实施方式1的效果的基础上还具有以下的效果。对半导体装置101的制造方法和其效果进行说明。首先，在印刷配线基板10的一个面11a载置第1半导体模块20。此时，向印刷配线基板10的各端子部12的通孔插入第1半导体模块20的各第1外部连接端子24。然后，对各端子部12和各第1外部连接端子24进行焊接。然后，在印刷配线基板10的另一个面11b载置第2半导体模块30。此时，向印刷配线基板10的各端子部12的通孔插入第2半导体模块30的各第2外部连接端子34。然后，对各端子部12和各第2外部连接端子34进行焊接。在该各第2外部连接端子34的焊接的工序中，根据上述的实施方式2的半导体装置101的结构，能够避免第1半导体模块20的各第1外部连接端子24与焊机之间的干涉，使得第2半导体模块30的安装作业，特别是焊接变得容易。例如，在焊接的工序中，不需要与第1半导体模块20的位置错开而对第2半导体模块30进行载置、焊接。即，容易将第1封装件主体22和第2封装件主体32相对于印刷配线基板10镜像地进行配置。也能够实现将第1散热装置40和第2散热装置50通过螺钉固定等而一起固定的结构。
另外，由于各第1外部连接端子24和各第2外部连接端子34在印刷配线基板10之上接近地配置，所以会无浪费且高效率地对用于并联连接的印刷配线基板10之上的配线图案进行配置。因此，能够将印刷配线基板10处的第1半导体模块20以及第2半导体模块30的搭载面积减小。
<实施方式3>
对实施方式3中的半导体装置进行说明。此外，对于与实施方式1或2相同的结构以及动作，省略说明。
图13是表示实施方式3中的半导体装置102的结构的剖面图。第1半导体模块20的各第1外部连接端子24或者第2半导体模块30的各第2外部连接端子34中的至少一者包含压接端子。在实施方式3中，各第1外部连接端子24以及各第2外部连接端子34这两者为压接端子。对于由压接端子实现的配线，并非必须需要焊接工序。因此，并非必须需要下述设计，即，预先考虑了焊机的作业空间等的配线图案设计，例如，将各第1外部连接端子24或者各第2外部连接端子34的排列间距扩大或者将彼此的端子排列错开等设计。
图14是表示实施方式3中的第1半导体模块20的结构的俯视图，示出图13所示的与印刷配线基板10的一个面11a相面对的一个面22b的结构。图15是表示实施方式3中的第2半导体模块30的结构的俯视图，示出图13所示的与印刷配线基板10的另一个面11b相对的另外的一个面32b的结构。连同各第1外部连接端子24以及各第2外部连接端子34的排列在内，第1半导体模块20以及第2半导体模块30的结构具有完全的镜像关系。
根据这样的结构，对第1封装件主体22以及第2封装件主体32进行成型的模具等第1半导体模块20以及第2半导体模块30的制造工序中的设计资产以及制造装置的沿用性提高，在这一点上实施方式3的结构是有效的。
<实施方式4>
对实施方式4中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图16是表示实施方式4中的半导体装置103的结构的剖面图。第1半导体模块20的各第1外部连接端子24或者第2半导体模块30的各第2外部连接端子34中的至少一者包含弹簧端子。在实施方式4中，各第1外部连接端子24以及各第2外部连接端子34这两者为弹簧端子。各第1外部连接端子24以及各第2外部连接端子34以镜像的位置关系排列。
与实施方式3所示的压接端子相同地，由弹簧端子实现的配线并非必须需要焊接工序。因此，不需要对预先考虑了焊机的作业空间等的配线图案进行设计。各第1外部连接端子24以及各第2外部连接端子34能够对应于第1半导体模块20、第2半导体模块30以及印刷配线基板10的并联配线图案而自由地排列。
<实施方式5>
对实施方式5中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图17是表示实施方式5中的半导体装置104的结构的剖面图。第1半导体模块20的各第1外部连接端子24或者第2半导体模块30的各第2外部连接端子34中的至少一者包含相对于印刷配线基板10平行地弯折而与各端子部12面接触的板状的端子。在实施方式4中，各第1外部连接端子24的第1前端部24b以及各第2外部连接端子34的第2前端部34b这两者为向外侧弯折而与印刷配线基板10的各端子部12面接触的板状的端子。各第1外部连接端子24以及各第2外部连接端子34以镜像的位置关系排列。
例如，在将各第2外部连接端子34的板状的端子向印刷配线基板10的另一个面11b的各端子部12焊接时，与一个面11a连接的各第1外部连接端子24没有向另一个面11b侧凸出，容易进行焊接的工序。因此，不需要对预先考虑了焊机的作业空间等的配线图案进行设计。另外，各第1外部连接端子24以及各第2外部连接端子34能够对应于第1半导体模块20、第2半导体模块30以及印刷配线基板10的并联配线图案而自由排列。
<实施方式6>
对实施方式6中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图18是表示实施方式6中的半导体装置105的结构的剖面图。第1半导体模块20的各第1外部连接端子24具有长条的棒状或者板状的形状，穿过印刷配线基板10的各端子部12的通孔，通过焊料得到固定。第2半导体模块30的各第2外部连接端子34是向第2半导体模块30的内侧弯折而与印刷配线基板10的各端子部12面接触的板状的端子。各第2外部连接端子34的第2前端部34b相对于各第1外部连接端子24的第1前端部24b以嵌套的方式配置。在这里，各第2外部连接端子34的第2前端部34b与各第1外部连接端子24的第1前端部24b相比，配置于半导体装置105的内侧。但是，各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a镜像地排列。
包含这样的结构的半导体装置105在其制造方法上具有优点。即使在以相对于与印刷配线基板10的一个面11a连接的第1半导体模块20镜像地配置的方式对第2半导体模块30进行连接的情况下，也不会出现焊机与各第1外部连接端子24干涉的情况，能够进行焊接工序。即，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20镜像地相对配置。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置105的两面高效地散热。
<实施方式7>
对实施方式7中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图19是放大表示实施方式7中的半导体装置的端子部12附近的结构的侧视图。印刷配线基板10在各端子部12包含通孔14。各第1外部连接端子24以及各第2外部连接端子34的至少一者穿过通孔14。在实施方式7中，各第1外部连接端子24以及各第2外部连接端子34这两者穿过相同的通孔14。各第2外部连接端子34在第2前端部34b包含凹型形状，各第1外部连接端子24在第1前端部24b包含与第2前端部34b的凹型形状嵌合的凸型形状。在实施方式7中，凹型形状是孔。各第1外部连接端子24的第1前端部24b的凸型形状插入至各第2外部连接端子34的第2前端部34b的凹型形状而与其嵌合。由此，第2半导体模块30与第1半导体模块20并联连接。第2前端部34b的凹型形状和第1前端部24b的凸型形状也可以是压接端子。如以上所述，各第1外部连接端子24的第1前端部24b和各第2外部连接端子34的第2前端部34b虽然具有不同的形状，但各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a镜像地排列。
根据这样的结构，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20镜像地相对配置。各第1外部连接端子24和各第2外部连接端子34也可以在印刷配线基板10的通孔14处通过焊接而固定。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置的两面高效地散热。
<实施方式8>
对实施方式8中的半导体装置进行说明。此外，对于与实施方式7相同的结构以及动作，省略说明。
图20是放大表示实施方式8中的半导体装置的端子部12附近的结构的侧视图。就实施方式8中的半导体装置而言，各第2外部连接端子34的第2前端部34b的凹型形状具有分为两支的狭缝即U字形状。各第1外部连接端子24的第1前端部24b的凸型形状插入至各第2外部连接端子34的第2前端部34b的分为两支的狭缝而与其嵌合。与实施方式7相同地，各第1外部连接端子24的第1前端部24b和各第2外部连接端子34的第2前端部34b虽然具有不同的形状，但各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a镜像地排列。
根据这样的结构，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20镜像地相对配置。各第1外部连接端子24和各第2外部连接端子34也可以在印刷配线基板10的通孔14处通过焊接而固定。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置的两面高效地散热。
<实施方式9>
对实施方式9中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图21是放大表示实施方式9中的半导体装置的端子部12附近的结构的剖面图。与实施方式7相同地，各第1外部连接端子24以及各第2外部连接端子34这两者穿过相同的通孔14。各第2外部连接端子34在第2前端部34b包含L字型形状。即，第2前端部34b弯曲为曲柄状。各第1外部连接端子24的第1前端部24b与第2前端部34b的L字型形状的底面或者侧面接触。另外，图22是放大表示实施方式9中的半导体装置的另外的结构的剖面图。各第1外部连接端子24以及各第2外部连接端子34也可以各自穿过独立的通孔14而进行连接。如上所述，各第1外部连接端子24的第1前端部24b和各第2外部连接端子34的第2前端部34b虽然具有不同的形状，但各第1外部连接端子24的第1尾端部24a和各第2外部连接端子34的第2尾端部34a镜像地排列。
根据这样的结构，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20镜像地相对配置。各第1外部连接端子24和各第2外部连接端子34也可以在印刷配线基板10的通孔14处通过焊接而固定。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置的两面高效地散热。
<实施方式10>
对实施方式10中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图23是放大表示实施方式10中的半导体装置的端子部12附近的结构的剖面图。与实施方式7相同地，各第1外部连接端子24以及各第2外部连接端子34这两者穿过相同的通孔14。各第2外部连接端子34在第2前端部34b包含锥形形状。在这里，第2前端部34b的锥形形状具有斜面。另外，各第1外部连接端子24在第1前端部24b包含与第2前端部34b的锥形形状相接触的锥形形状。在这里，第1前端部24b的锥形形状具有能够与第2前端部34b的锥形形状所具有的斜面相接触的斜面。如图23所示，在剖面图中，包含各第1外部连接端子24和各第2外部连接端子34的形状具有二次对称性，各第1外部连接端子24和各第2外部连接端子34以镜像的位置关系排列。
在半导体装置的制造工序中，在将第2半导体模块30的各第2外部连接端子34与第1半导体模块20的各第1外部连接端子24连接时，第2前端部34b的斜面沿第1前端部24b的斜面连接。因此，第2半导体模块30是以不会对第1半导体模块20的位置产生干涉的状态进行配置的。
根据这样的结构，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20镜像地相对配置。各第1外部连接端子24和各第2外部连接端子34也可以在印刷配线基板10的通孔14处通过焊接而固定。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置的两面高效地散热。
<实施方式11>
对实施方式11中的半导体装置进行说明。此外，对于与其它的实施方式相同的结构以及动作，省略说明。
图24是放大表示实施方式11中的半导体装置的端子部12附近的结构的剖面图。各第2外部连接端子34的第2前端部34b对应于各第1外部连接端子24的第1前端部24b的粗细或者厚度，在与印刷配线基板10的面内平行的方向错开排列。并且，在实施方式11中，各第2外部连接端子34的第2尾端部34a也对应于各第1外部连接端子24的第1前端部24b的粗细或者厚度，在与印刷配线基板10的面内平行的方向错开排列。各第1外部连接端子24以及各第2外部连接端子34这两者穿过相同的通孔14，各第2外部连接端子34的第2前端部34b的侧面与各第1外部连接端子24的第1前端部24b的侧面接触。如上所述，通过使第2前端部34b经由印刷配线基板10的各端子部12与各第1外部连接端子24的第1前端部24b的侧面接触，从而第2半导体模块30与第1半导体模块20并联连接。各第1外部连接端子24以及各第2外部连接端子34也可以各自穿过不同的另外的通孔而连接。
根据这样的结构，即使没有设置相对于第1半导体模块20的偏移量，也会使第2半导体模块30与第1半导体模块20相对配置。包含电力配线以及控制配线的各配线图案无需交叉即可对各端子间进行连接。印刷配线基板10的尺寸被削减，且各半导体模块所产生的热从半导体装置的两面高效地散热。
此外，本发明能够在本发明的范围内对各实施方式自由地进行组合，对各实施方式适当地进行变形、省略。虽然对本发明详细地进行了说明，但上述说明中的全部的方式均为例示，本发明不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示出的无数的变形例。

Claims (13)

1.一种半导体装置，其具备：
印刷配线基板；
第1半导体模块，其包含第1封装件主体以及第1散热面，该第1封装件主体内含第1半导体元件，该第1散热面设置于所述第1封装件主体的一个面，对所述第1半导体元件所产生的热进行散热，该第1半导体模块配置为，所述第1封装件主体的与所述第1散热面相面对的另外的一个面，与所述印刷配线基板的一个面相面对；
第1散热装置，其设置于所述第1半导体模块的所述第1散热面；
第2半导体模块，其包含第2封装件主体以及第2散热面，该第2封装件主体内含第2半导体元件，该第2散热面设置于所述第2封装件主体的一个面，对所述第2半导体元件所产生的热进行散热，该第2半导体模块配置为，所述第2封装件主体的与所述第2散热面相面对的另外的一个面，与所述印刷配线基板的另一个面相面对；以及
第2散热装置，其设置于所述第2半导体模块的所述第2散热面，
所述第1半导体模块和所述第2半导体模块在俯视观察时重叠地配置，
所述第2半导体模块与所述第1半导体模块并联连接。
2.根据权利要求1所述的半导体装置，其中，
所述印刷配线基板包含多个端子部，
所述第1半导体模块包含多个第1外部连接端子，所述多个第1外部连接端子各自设置为从所述第1封装件主体凸出，且与所述第1半导体元件连接，
各所述第1外部连接端子在所述第1封装件主体侧包含第1尾端部，在从所述第1尾端部凸出的方向包含第1前端部，
所述第2半导体模块包含多个第2外部连接端子，所述多个第2外部连接端子各自设置为从所述第2封装件主体凸出，且与所述第2半导体元件连接，
各所述第2外部连接端子在所述第2封装件主体侧包含第2尾端部，在从所述第2尾端部凸出的方向包含第2前端部，
各所述第1外部连接端子的所述第1尾端部和各所述第2外部连接端子的所述第2尾端部以镜像的位置关系排列，
通过使各所述第2外部连接端子经由所述印刷配线基板的各所述端子部与各所述第1外部连接端子连接，或者，通过使各所述第2外部连接端子的所述第2前端部经由所述印刷配线基板的各所述端子部与各所述第1外部连接端子的所述第1前端部连接，从而所述第2半导体模块与所述第1半导体模块并联连接。
3.根据权利要求2所述的半导体装置，其中，
各所述第2外部连接端子的所述第2前端部相对于各所述第1外部连接端子的所述第1前端部以嵌套的方式配置。
4.根据权利要求2或3所述的半导体装置，其中，
各所述第1外部连接端子或者各所述第2外部连接端子中的至少一者包含压接端子。
5.根据权利要求2至4中任一项所述的半导体装置，其中，
各所述第1外部连接端子或者各所述第2外部连接端子中的至少一者包含弹簧端子。
6.根据权利要求2至5中任一项所述的半导体装置，其中，
各所述第1外部连接端子或者各所述第2外部连接端子中的至少一者包含相对于所述印刷配线基板平行地弯折而与各所述端子部面接触的板状的端子。
7.根据权利要求6所述的半导体装置，其中，
各所述第2外部连接端子包含向所述第2半导体模块的内侧弯折而与所述印刷配线基板的各所述端子部面接触的板状的端子，
各所述第2外部连接端子的所述第2前端部相对于各所述第1外部连接端子的所述第1前端部以嵌套的方式配置。
8.根据权利要求2至7中任一项所述的半导体装置，其中，
所述印刷配线基板在各所述端子部包含通孔，
各所述第1外部连接端子以及各所述第2外部连接端子的至少一者穿过所述通孔，
各所述第2外部连接端子的所述第2前端部与各所述第1外部连接端子的所述第1前端部连接。
9.根据权利要求8所述的半导体装置，其中，
各所述第2外部连接端子在所述第2前端部包含凹型形状，
各所述第1外部连接端子在所述第1前端部包含与所述第2前端部的所述凹型形状嵌合的凸型形状。
10.根据权利要求9所述的半导体装置，其中，
所述凹型形状是孔或者是分为两支的狭缝。
11.根据权利要求8或9所述的半导体装置，其中，
各所述第2外部连接端子在所述第2前端部包含L字型形状，
各所述第1外部连接端子的所述第1前端部与所述第2前端部的所述L字型形状的底面或者侧面接触。
12.根据权利要求8至11中任一项所述的半导体装置，其中，
各所述第2外部连接端子在所述第2前端部包含锥形形状，
各所述第1外部连接端子在所述第1前端部包含与所述第2前端部的所述锥形形状相接触的锥形形状。
13.根据权利要求1所述的半导体装置，其中，
所述印刷配线基板包含多个端子部，
所述第1半导体模块包含多个第1外部连接端子，所述多个第1外部连接端子各自设置为从所述第1封装件主体凸出，且与所述第1半导体元件连接，
各所述第1外部连接端子在从所述第1封装件主体凸出的方向包含第1前端部，
所述第2半导体模块包含多个第2外部连接端子，所述多个第2外部连接端子各自设置为从所述第2封装件主体凸出，且与所述第2半导体元件连接，
各所述第2外部连接端子在从所述第2封装件主体凸出的方向包含第2前端部，
各所述第2外部连接端子的所述第2前端部对应于各所述第1外部连接端子的所述第1前端部的粗细或者厚度，在与所述印刷配线基板的面内平行的方向错开排列，
通过使所述第2前端部经由所述印刷配线基板的各所述端子部与各所述第1外部连接端子的所述第1前端部的侧面接触，从而所述第2半导体模块与所述第1半导体模块并联连接。
CN201811368035.5A 2017-11-22 2018-11-16 半导体装置 Active CN109817590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017224442A JP6843731B2 (ja) 2017-11-22 2017-11-22 半導体装置
JP2017-224442 2017-11-22

Publications (2)

Publication Number Publication Date
CN109817590A true CN109817590A (zh) 2019-05-28
CN109817590B CN109817590B (zh) 2023-06-09

Family

ID=66336459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811368035.5A Active CN109817590B (zh) 2017-11-22 2018-11-16 半导体装置

Country Status (4)

Country Link
US (1) US10643918B2 (zh)
JP (1) JP6843731B2 (zh)
CN (1) CN109817590B (zh)
DE (1) DE102018217831B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353748B2 (ja) * 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置
JP7088129B2 (ja) * 2019-06-27 2022-06-21 三菱電機株式会社 半導体装置
US11183436B2 (en) 2020-01-17 2021-11-23 Allegro Microsystems, Llc Power module package and packaging techniques
US11150273B2 (en) 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits
DE102021119391A1 (de) 2021-07-27 2023-02-02 Infineon Technologies Ag Ein halbleiterbauelementmodul mit flexiblen leitern zur höhenverstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198022A1 (en) * 2002-04-22 2003-10-23 Runqing Ye Power converter package with enhanced thermal management
JP2010129801A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置
JP2012231042A (ja) * 2011-04-27 2012-11-22 Mitsubishi Electric Corp 半導体装置
CN103633044A (zh) * 2012-08-24 2014-03-12 三菱电机株式会社 半导体装置
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267546A (ja) * 1991-02-22 1992-09-24 Hitachi Ltd 半導体集積回路装置
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP4522271B2 (ja) * 2005-01-20 2010-08-11 富士通株式会社 電子装置及びこれに用いられる放熱板アセンブリ
DE102006032441A1 (de) 2006-07-13 2008-01-17 Siemens Ag Vorrichtung aufweisend eine Leiterplatte und ein Modul sowie Verfahren zum Aufbau einer derartigen Vorrichtung
JP5582070B2 (ja) 2011-03-04 2014-09-03 三菱電機株式会社 電力用半導体装置と電力用半導体装置の製造方法
WO2015162712A1 (ja) * 2014-04-23 2015-10-29 株式会社日立製作所 半導体モジュールおよびそれを用いた電力変換器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198022A1 (en) * 2002-04-22 2003-10-23 Runqing Ye Power converter package with enhanced thermal management
JP2010129801A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置
JP2012231042A (ja) * 2011-04-27 2012-11-22 Mitsubishi Electric Corp 半導体装置
CN103633044A (zh) * 2012-08-24 2014-03-12 三菱电机株式会社 半导体装置
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール

Also Published As

Publication number Publication date
US20190157177A1 (en) 2019-05-23
DE102018217831B4 (de) 2022-11-03
JP6843731B2 (ja) 2021-03-17
JP2019096718A (ja) 2019-06-20
US10643918B2 (en) 2020-05-05
DE102018217831A1 (de) 2019-05-23
CN109817590B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN109817590A (zh) 半导体装置
CN104160504B (zh) 半导体装置和半导体装置的制造方法
US8670243B2 (en) Semiconductor memory device
CN110383612A (zh) 电气连接箱
US8422236B2 (en) Pin module and chip on board type use device
CN107251669A (zh) 基板单元
JP2017183460A (ja) 回路構成体
CN107112654B (zh) 模块-端子台连接结构及连接方法
CN106717135B (zh) 印刷电路板和印刷电路板布置
CN208690245U (zh) 发热电子部件的散热装置以及车载充电器
CN106961793B (zh) 电子模块及电路板
CN209787545U (zh) 印制电路板
JP2004247589A (ja) 半導体装置
JP6287659B2 (ja) 回路構成体
US7968984B2 (en) Universal pad arrangement for surface mounted semiconductor devices
US10453781B2 (en) Semiconductor device
CN106611752B (zh) 芯片正背面之间的电性连接结构及其制造方法
US20110149530A1 (en) Printed circuit board assembly
CN105280603A (zh) 电子封装组件
CN109643884A (zh) 电接线箱
CN112768417A (zh) 具有加热功能的转接板以及电子装置
CN110504818B (zh) 一种点电源模块及电源组件
CN109307179A (zh) 发光装置及其制造方法
JP6060053B2 (ja) パワー半導体装置
CN217468402U (zh) 一种功率半导体模组的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant